JP6673927B2 - 多層デバイスを製造するための方法および多層デバイス - Google Patents
多層デバイスを製造するための方法および多層デバイス Download PDFInfo
- Publication number
- JP6673927B2 JP6673927B2 JP2017544909A JP2017544909A JP6673927B2 JP 6673927 B2 JP6673927 B2 JP 6673927B2 JP 2017544909 A JP2017544909 A JP 2017544909A JP 2017544909 A JP2017544909 A JP 2017544909A JP 6673927 B2 JP6673927 B2 JP 6673927B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating material
- multilayer device
- external connection
- passivation layer
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000011810 insulating material Substances 0.000 claims description 67
- 238000002161 passivation Methods 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 21
- 229920002379 silicone rubber Polymers 0.000 claims description 14
- 239000011256 inorganic filler Substances 0.000 claims description 12
- 229910003475 inorganic filler Inorganic materials 0.000 claims description 12
- 238000000926 separation method Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 8
- 239000000945 filler Substances 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000008094 contradictory effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 238000001879 gelation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/88—Mounts; Supports; Enclosures; Casings
- H10N30/883—Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/02—Forming enclosures or casings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
- H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
- H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
- H10N30/088—Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Organic Insulating Materials (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
1 : 本体
2 : 基体
3 : 誘電性の層
4 : 第1の導電性の層
5 : 第2の導電性の層
6 : 第3の側面
7 : 第1の補助電極
8 : 第4の側面
10 : 凹部
11 : 第1の側面
12 : 第2の側面
13 : 外部接続部
15 : 間隙
15a : 第1の間隙
15b : 第2の間隙
16 : 絶縁材料
17 : パッシベーション層
18 : 活性な側面
19 : 端面
S : 積層方向
R : 積層方向Sに対し垂直な方法
T : 分離線
Claims (8)
- 多層デバイスを製造するための方法であって、
上下に重なって配設された複数の導電性の層(4,5)および複数の誘電性の層(3)を備える1つの本体(1)を製造するステップA)であって、当該本体(1)が少なくとも1つの凹部(10)を備えるステップA)と、
前記凹部(10)を、少なくとも部分的に1つの絶縁材料(16)を用いて、毛細管力を利用して充填するステップB)と、
前記本体(1)を、少なくとも2つの基体(2)に個々に分離するステップC)であって、当該ステップC)が、前記ステップB)の後に実施されるステップC)と、
個々に分離された前記基体(2)の表面上に1つのパッシベーション層(17)を取り付けるステップD)であって、当該パッシベーション層(17)は、前記絶縁材料(16)と異なる材料を含んでいるステップD)と、
を備え、
前記パッシベーション層(17)は、無機充填材を含むシリコーンエラストマーを含む、
ことを特徴とする方法。 - 前記ステップB)の前に、前記本体(1)上で、各々の基体(2)に対する第1の側面(11)および第2の側面(12)上に各々1つの外部接続部(13)が取り付けられ、当該外部接続部は前記凹部(10)を部分的に覆っており、そして積層方向に延伸していることを特徴とする、請求項1に記載の方法。
- 請求項2に記載の方法において、
隣り合って配設されている2つの外部接続部(13)の間には、それぞれ1つの間隙(15,15a,15b)が残っており、
前記ステップB)において、1つおきの各々の間隙(15a)上で積層方向(S)に前記絶縁材料(16)が取り付けられる、
ことを特徴とする方法。 - 前記絶縁材料(16)は、充填材を含まないシリコーンエラストマーであることを特徴とする、請求項1乃至3のいずれか1項に記載の方法。
- 前記凹部(10)は、1つの導電性の層(4,5)に接しており、そして当該導電性の層(4,5)の端部を覆っていることを特徴とする、請求項1乃至4のいずれか1項に記載の方法。
- 多層デバイスであって、
上下に重なって配設された複数の導電性の層(4,5)および複数の誘電性の層(3)を有する1つの基体(2)を備え、
前記基体(2)が1つの凹部(10)を備え、当該凹部は、少なくとも部分的に1つの絶縁材料(16)によって充填されており、
前記多層デバイスは、前記基体(2)の1つの側面(11,12)上に配設されている1つの外部接続部(13)をさらに備え、
前記多層デバイスは1つのパッシベーション層(17)を備え、当該パッシベーション層は、前記基体(2)を少なくとも部分的に覆っており、前記外部接続部(13)は覆っておらず、そして前記絶縁材料(16)と異なる材料を含んでおり、
前記パッシベーション層(17)は、無機充填材を含むシリコーンエラストマーを含む、
ことを特徴とする多層デバイス。 - 請求項6に記載の多層デバイスにおいて、
前記絶縁材料(16)は、前記導電性の層(4,5)と前記外部接続部(13)との間に配設されており、
前記パッシベーション層(17)は、前記外部接続部(13)によって覆われていない、前記基体(2)の表面を覆っている、
ことを特徴とする多層デバイス。 - 前記絶縁材料(16)は、充填材を含まないシリコーンエラストマーであることを特徴とする、請求項6又は7に記載の多層デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015102713.5 | 2015-02-25 | ||
DE102015102713.5A DE102015102713A1 (de) | 2015-02-25 | 2015-02-25 | Verfahren zur Herstellung von Vielschichtbauelementen und Vielschichtbauelement |
PCT/EP2016/052927 WO2016134978A1 (de) | 2015-02-25 | 2016-02-11 | Verfahren zur herstellung von vielschichtbauelementen und vielschichtbauelement |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018508121A JP2018508121A (ja) | 2018-03-22 |
JP6673927B2 true JP6673927B2 (ja) | 2020-03-25 |
Family
ID=55446737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017544909A Active JP6673927B2 (ja) | 2015-02-25 | 2016-02-11 | 多層デバイスを製造するための方法および多層デバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US10608161B2 (ja) |
EP (1) | EP3262698B1 (ja) |
JP (1) | JP6673927B2 (ja) |
DE (1) | DE102015102713A1 (ja) |
WO (1) | WO2016134978A1 (ja) |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02284433A (ja) | 1989-04-25 | 1990-11-21 | Nec Corp | 化合物半導体装置 |
US5163209A (en) | 1989-04-26 | 1992-11-17 | Hitachi, Ltd. | Method of manufacturing a stack-type piezoelectric element |
JPH02284483A (ja) | 1989-04-26 | 1990-11-21 | Hitachi Ltd | 積層型圧電素子とその製法 |
JPH04273485A (ja) | 1991-02-28 | 1992-09-29 | Nec Kansai Ltd | 積層型圧電アクチュエータ素子およびその製造方法 |
JP4737799B2 (ja) | 2000-04-28 | 2011-08-03 | 京セラ株式会社 | 積層型圧電アクチュエータおよび噴射装置 |
DE10231624A1 (de) | 2002-07-12 | 2004-01-29 | Robert Bosch Gmbh | Piezoelektrisches Bauelement |
JP2004119856A (ja) | 2002-09-27 | 2004-04-15 | Denso Corp | 積層型圧電素子及びその製造方法 |
JP4864899B2 (ja) * | 2005-10-28 | 2012-02-01 | 京セラ株式会社 | 積層型圧電素子およびこれを用いた噴射装置 |
JP5135679B2 (ja) | 2005-11-30 | 2013-02-06 | 株式会社村田製作所 | 積層型圧電素子の製造方法 |
JP5283161B2 (ja) | 2008-04-25 | 2013-09-04 | Necトーキン株式会社 | 積層型圧電セラミックス素子およびその製造方法 |
US8129682B2 (en) * | 2009-02-26 | 2012-03-06 | Texas Instruments Incorporated | On-chip calibration system and method for infrared sensor |
JPWO2011093293A1 (ja) | 2010-01-26 | 2013-06-06 | 京セラ株式会社 | 積層型圧電素子およびその製造方法、ならびにこの積層型圧電素子を備えた噴射装置、燃料噴射システム |
JP2011258681A (ja) | 2010-06-08 | 2011-12-22 | Nec Tokin Corp | 積層型圧電アクチュエータおよびその製造方法 |
JP2011176343A (ja) | 2011-04-12 | 2011-09-08 | Kyocera Corp | 積層型圧電素子およびその製造方法 |
DE102012101351A1 (de) | 2012-02-20 | 2013-08-22 | Epcos Ag | Vielschichtbauelement und Verfahren zum Herstellen eines Vielschichtbauelements |
DE102012105287B4 (de) | 2012-06-18 | 2020-07-02 | Tdk Electronics Ag | Verfahren zur Herstellung eines elektrischen Bauelements und Elektrisches Bauelement |
-
2015
- 2015-02-25 DE DE102015102713.5A patent/DE102015102713A1/de not_active Withdrawn
-
2016
- 2016-02-11 US US15/549,427 patent/US10608161B2/en active Active
- 2016-02-11 JP JP2017544909A patent/JP6673927B2/ja active Active
- 2016-02-11 EP EP16706991.3A patent/EP3262698B1/de active Active
- 2016-02-11 WO PCT/EP2016/052927 patent/WO2016134978A1/de active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2016134978A1 (de) | 2016-09-01 |
DE102015102713A1 (de) | 2016-08-25 |
US20180026174A1 (en) | 2018-01-25 |
JP2018508121A (ja) | 2018-03-22 |
EP3262698A1 (de) | 2018-01-03 |
EP3262698B1 (de) | 2021-05-19 |
US10608161B2 (en) | 2020-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107180835B (zh) | 半导体存储装置 | |
JP6425532B2 (ja) | 半導体装置 | |
JP5628899B2 (ja) | 電子装置 | |
CN110047761B (zh) | 半导体模块及其制造方法 | |
JP2009094451A (ja) | 耐クラック性半導体パッケージ及びその製造方法 | |
US20150325781A1 (en) | Method for producing an electric component and electric component | |
JP5599388B2 (ja) | 電力用半導体装置 | |
JP6673927B2 (ja) | 多層デバイスを製造するための方法および多層デバイス | |
JP2021048204A (ja) | 半導体装置及びその製造方法 | |
CN104425413A (zh) | 半导体装置及其制造和运行方法和制造半导体组件的方法 | |
US9111772B1 (en) | Electronic array and chip package | |
US20110181155A1 (en) | Piezoactuator with a Predetermined Breaking Layer | |
JP6155911B2 (ja) | 半導体装置 | |
KR20130128403A (ko) | 세라믹 다층 소자 및 세라믹 다층 소자의 제조 방법 | |
US10505099B2 (en) | Multi-layer component and method for producing a multi-layer component | |
JP6585526B2 (ja) | 配線基板の製造方法 | |
CN106688054A (zh) | 具有多层涂层的变阻器以及制造方法 | |
JP5697467B2 (ja) | 多数個取り配線基板 | |
CN107305881B (zh) | 半导体结构及其制造方法 | |
US11069627B2 (en) | Scribe seals and methods of making | |
US9230884B2 (en) | Semiconductor device | |
CN112242397A (zh) | 包括具有栅极区域和绝缘区域的堆叠结构的半导体器件 | |
CN105431917A (zh) | 具有外接触部的多层部件和用于制造具有外接触部的多层部件的方法 | |
TWI794747B (zh) | 半導體裝置及其製造方法 | |
CN102034807B (zh) | 栅极保护方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181121 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6673927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |