JP6673927B2 - 多層デバイスを製造するための方法および多層デバイス - Google Patents

多層デバイスを製造するための方法および多層デバイス Download PDF

Info

Publication number
JP6673927B2
JP6673927B2 JP2017544909A JP2017544909A JP6673927B2 JP 6673927 B2 JP6673927 B2 JP 6673927B2 JP 2017544909 A JP2017544909 A JP 2017544909A JP 2017544909 A JP2017544909 A JP 2017544909A JP 6673927 B2 JP6673927 B2 JP 6673927B2
Authority
JP
Japan
Prior art keywords
insulating material
multilayer device
external connection
passivation layer
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017544909A
Other languages
English (en)
Other versions
JP2018508121A (ja
Inventor
オットリンガー,マリオン
ヤグスト,イヴァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
TDK Electronics AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Electronics AG filed Critical TDK Electronics AG
Publication of JP2018508121A publication Critical patent/JP2018508121A/ja
Application granted granted Critical
Publication of JP6673927B2 publication Critical patent/JP6673927B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings
    • H10N30/883Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/02Forming enclosures or casings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Insulating Materials (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本出願は、電子多層デバイスを製造するための方法ならびに多層デバイスに関する。たとえばこの多層デバイスは、自動車における噴射バルブの駆動に使用することができるピエゾアクチュエータとして形成されている。
特許文献1には、このような多層デバイスを製造するための方法が開示されており、この方法では、毛細管効果を利用することで1つの絶縁領域が絶縁材料で充填される。
独国特許出願公開第102012105287号公報
本発明の課題は、多層デバイスの製造のための改善された方法および改善された特性を有する多層デバイスを提供することである。
これらの課題は、請求項1に記載の方法ならびに第2の独立請求項に記載の多層デバイスによって解決される。
多層デバイスを製造するための方法が提示され、この方法では、まず1つの本体が製造される。この本体は、上下に重なって配設された導電性の層(複数)および誘電性の層(複数)を備え、ここでこの本体は少なくとも1つの凹部を備える。次の処理ステップにおいて、この凹部は、少なくとも部分的に1つの絶縁材料を用いて、毛細管力を利用して充填される。次の処理ステップにおいて、上記の本体は、少なくとも2つの基体に個々に分離される。この個々に分離するステップは、上記の凹部の少なくとも部分的な充填が行われた後に漸く実施される。さらに、これらの個々に分離された基体の表面上に1つのパッシベーション層が取り付けられ、ここでこのパッシベーション層は、上記の絶縁材料と異なる材料を含んでいる。
これに対応して本方法を用いて製造される多層デバイスは、1つの基体を備え、この基体は上下に重なって積層された導電性の層(複数)および誘電性の層(複数)、ならびに少なくとも部分的に絶縁材料を用いて充填された凹部(複数)を備える。さらに本多層デバイスは、1つのパッシベーション層を備え、このパッシベーション層は、上記の基体の表面を覆っており、その材料は上記の絶縁材料とは異なっている。
従来技術で知られた製造方法では、上記の基体はまず多層デバイス(複数)に個々に分離され、そして続いて漸くその凹部(複数)が絶縁材料で充填されていた。
しかしながらこの従来のやり方は不利であることが判明した。この個々の分離では上記の基体がソーイングされる。このソーイングは、切削水の中で行われる、この切削水には特定の添加物質(複数)が添加されている。ここで上記の凹部(複数)の充填の前にこの個々の分離が行われると、この個々の分離の際に、この切削水がこれらの凹部に浸入する。特に上記の添加物質はこれらの凹部に残り、後でこれらの凹部から溶かし出すことはもはやできなくなる。これらの添加物質は、完成した多層デバイスにおいては、この多層デバイスの電気的特性の悪化をもたらす。
ここで本発明で提案するように、上記の凹部(複数)を、上記の個々の分離の前に絶縁材料で充填すると、これによりこの個々の分離の際に切削水がこれらの凹部に浸入しかねないことを防止することができる。これに対応して、この切削水に含まれる添加物質は、最早この基体においてその凹部の中に沈着せず、またこれに対応して最早この多層デバイスの電気特性を悪化させることがない。以上のように、ここに記載する方法は、改善された電気的特性を有する多層デバイスをもたらすものである。
さらに上記の本体を基体に個々に分離することによって、ソーイングによる個々の分離から生じる多数の鋭いエッジが生成される。これらのエッジは、機械的損傷を極めて受けやすい。したがってこれらの鋭いエッジでの損傷の虞を出来る限り低くするため、原則として、多数の多層デバイスがまとまっている上記の本体で製造方法の出来る限り多くのステップが前倒しで実施される。
さらにこのような本体を取り扱うための手間は、個々に分離された多層デバイスの場合に対する手間よりも大幅に少ない。この個々に分離された多層デバイスは、個々の部品の取り扱いを必要とする。
本方法のもう1つの利点は、この方法が上記の絶縁材料の材料を自由に選択することを可能とすることである。本方法は、この絶縁材料が上記の充填される凹部にのみ配設されるようにするために用いることができる。
ここに記載する方法によれば、上記の絶縁材料および上記のパッシベーション層は、2つの互いに分離された処理ステップにおいて取り付けられる。これに対応して上記の絶縁材料および上記のパッシベーション層の材料用に同じ材料を用いることは必要ではない。むしろ本発明による方法は、これら2つの層の各々に対し、それぞれの要求仕様に合わせた1つの材料を選択することを可能とする。
ここで上記の絶縁材料は、この絶縁材料が非常に良好な流動特性を備えるように選択されなければならない。これはその拡がりが数マイクロメータの範囲であり得る、極めて薄い凹部に中に浸入しなければならないからである。 これにはたとえば柔らかな、低粘度のエラストマが適している。この絶縁材料は、溶剤を全く含んではならず、そして無機充填材を全く含んではならない。さらにこの材料は、高い絶縁破壊耐性を備えなければならない。
1つの基体の活性な側面(複数)上に取り付けられている上記のパッシベーション層は特に、高い絶縁破壊耐性を示さなければならない。これはこのパッシベーションが上記の多層デバイスの損傷および/または故障を防止しなければならないからである。
上記のパッシベーション層の材料は、上記の多層デバイスへの幾何形状的な要求仕様に小さな許容誤差で適合することを可能とするために、好ましくは限定された流動性を備えなければならない。さらにこの材料は、上記の多層デバイスの運搬性および取扱いを容易とするために、規定された最小硬度を備えなければならない。
以上のように上記のパッシベーション層の材料および上記の絶縁材料への要求仕様は、部分的に相反するものであり、特にそれぞれの材料の流動特性に関して相反するものである。このため上記の絶縁材料および上記のパッシベーション層の材料には異なる材料が用いられる。
上記の本体においては、導電性の層(複数)と誘電性の層(複数)とが積層方向に上下に重なって積層されていてよく、ここで上記の凹部はこの積層方向に対して垂直な方向に延伸している。具体的にはこれらの凹部は、この本体の外面に配設されていてよい。これらの凹部は、上記の導電性の層(複数)に沿って延在してよく、そしてこれらの導電性の層の端部を覆っていてよい。
上記の凹部を上記の絶縁材料で充填する前に、上記の本体上で、各々の多層デバイスに対する第1および第2の外面上に各々1つの外部接続部が取り付けられてよく、この外部接続部は上記の凹部を部分的に覆っており、そして積層方向に延伸している。これらの外部接続部は、上記の導電性の層の電気的接続部として用いることができる。
上記の本体上に隣り合って配設されている2つの外部接続部の間には、それぞれ1つの間隙が残っており、「上記の凹部を上記の絶縁材料で充填する」処理ステップにおいて、1つおきの各々の間隙上で積層方向に絶縁材料を取り付けることができる。
各々の1つおきの間隙に狙いを定めて上記の絶縁材料を取り付けることによって、毛細管力を利用して上記の凹部(複数)への上記の絶縁材料の速い引き込みを可能とすることができる。ここでこの絶縁材料は、上記の絶縁材料で充填された間隙からそれぞれの凹部の中へ引き込まれ得る。同時にこれらの凹部からの空気は、絶縁材料で充填されていない間隙へ逃げ出す。このようにしてこれらの凹部に気泡が残ることを防ぐことができる。こうしてこれらの凹部の均等な充填を可能とすることができる。特にこのようなやり方の充填は、短時間の充填を行うことを可能とする。これに対応する処理ステップは20分未満で実施することができる。ここでこのステップは、上記の2つの外面の各々に対し、別々に実施することができ、ここでそれぞれの処理時間は20分未満となっている。
さらにここで上記の外部接続部は、バリヤとして利用することができる。具体的にはこの外部接続部は、上記の絶縁材料が、望ましくない上記の多層デバイスの領域への流れ込むことを防ぐことができる。ここでこの外部接続部は、この絶縁材料が上記の基体の反対側の面に到達することを防ぐこともできる。
上記の絶縁材料は、充填材を含まないシリコーンエラストマーであってよい。具体的には、この絶縁材料は、無機充填材料を含まないものであってよい。このような絶縁材料は、絶縁材料への上述の要求仕様を特に良好に満足し、そしてその低粘度を特徴としている。
上記のパッシベーション層は、無機充填材を含むシリコーンエラストマーを含んでよい。この充填材は、酸化ケイ素であってよい。この無機充填材は、このパッシベーション層の材料の30〜70重量%の分量を有してよく、好ましくは40〜60重量%の分量を有してよい。このパッシベーション層が、無機充填材を含む上記のシリコーンエラストマーから成っていると、このパッシベーション層は、上述の要求仕様を良好に満足することを可能とする大きな粘度を示す。さらにこのパッシベーション層は高い絶縁破壊耐性を示す。この充填材は、酸化ケイ素であってよい。
上記の凹部は、1つの導電性の層に接していてよく、そしてここでこの導電性の層の端部を覆っていてよい。これに対応して、絶縁材料で充填されているこれらの凹部は、外部接続部に対してこの導電性の層を絶縁するために用いることができる。
本発明のもう1つの態様は、多層デバイスに関する。ここで具体的にはこの多層デバイスは、上述の方法で製造された多層デバイスであってよい。これに応じて、上記の方法に関連して開示されたいかなる構造的または機能的特徴もこの多層デバイスにも当てはまるものであり、またこの逆も成り立つ。
上下に重なって配設された導電性の層(複数)と誘電性の層(複数)とを有する1つの多層デバイスが提示され、さらにここで上記の基体は、少なくとも部分的に1つの絶縁材料で充填されている1つの凹部を備え、そしてこの多層デバイスは、1つのパッシベーション層を備え、このパッシベーション層は、この基体を少なくとも部分的に覆っており、そしてこの絶縁層と異なる材料を含んでいる。
既に上記の方法に関連して説明されたように、上記のパッシベーション層用に、上記の絶縁材料と異なる材料を選択することが有利である。これはこれら両者の材料に対して異なる要求仕様、むしろ部分的に相反する要求仕様が設定されているからである。
さらに本多層デバイスは、この多層デバイスの1つの外面上に配設されている1つの外部接続部を備え、ここで上記の絶縁材料は、上記の導電性の層とこの外部接続部との間に配設されており、そして上記のパッシベーション層は、この外部接続部によって覆われていない、この多層デバイスの表面を覆っている。これに対応して、上記の基体の表面は、各々の部位でこのパッシベーション層かまたはこの外部接続部によって覆われていてよい。
上記のパッシベーション層は、1つの無機充填材を含む1つのシリコーンエラストマーを含んでよく、そして上記の絶縁材料は、充填材を含んでいない1つのシリコーンエラストマーを含んでよい。
以下に上記の多層デバイス多層および上記の製造方法を、概略的かつ寸法が正確でない図を参照して詳細に説明する。
最初の処理時点での1つの本体の斜視図を示す。この本体から多層デバイス(複数)が作製される。 後の処理時点での上記の本体の断面を示す。 さらに後の処理時点での上記の本体を示す。 図3に示す処理ステップの代替の処理ステップを示す。 完成した1つの多層デバイスを示す。 様々な材料組合せを有する多層デバイスに対する絶縁破壊による故障確率を示すグラフを示す。
以下に多層デバイス(複数)の製造のための方法が説明される。図1は、1つの本体1を示し、この本体は後の処理ステップにおいて複数の多層デバイスに個々に分離される。
図1に示す本体1は、棒状に形成されており、そして後で図示された分離線Tに沿って多層デバイス用の複数の基体2に分割される。たとえば、これらの多層デバイスは、圧電アクチュエータとして形成されている。
上記の本体1、および以上のように、後にこの本体から形成される基体2は、誘電性の層(複数)3を備え、これらの層は、積層方向Sに沿って上下に重なって配設されている。これらの誘電性の層3の間には第1および第2の導電性の層4,5が配設されている。これらの誘電性の層3は、たとえば1つのセラミック材料を含んでいる。好ましくはこれらの誘電性の層3は、圧電性の層として形成されており、具体的にはこれらは1つの圧電セラミック材料を含む。
図1に示す処理状態においては、本体1は既に焼結されている。とりわけ好ましくは、この本体1は、1つのモニリシックな焼結体であり、こうして上記の導電性の層4,5は、上記の誘電性の層3と一緒に焼結されている。1つの代替の実施形態例においては、図示されている本体1はグリーン状態で存在している。
第1の導電性の層(複数)4は、第2の導電性の層(複数)5と交互に、積層方向Sに沿って配設されている。これらの第1の導電性の層4は、第3の側面6まで達しており、これに対し第2の導電性の層(複数)5は、この第3の側面6から離間している。この第3の側面6上には、1つの第1の補助電極7が配設されており、この補助電極は第1の導電性の層4と接続されている。第2の導電性の層(複数)5は、第4の側面8まで達しており、これに対し第1の導電性の層(複数)4は、この第4の側面8から離間している。この第4の側面8上には、1つの第2の補助電極が配設されており、この補助電極は第2の導電性の層5と電気的に接続されている。
これらの導電性の層4,5は金属を含んでいる。好ましくはこれらの導電性の層4,5は、銅を含み、あるいは銅から成っている。他の実施形態においては、これらの導電性の層4,5は、たとえば銀または銀−パラジウムを含んでいてよい。
さらに図1には、1つの基体2に対し、1つの外部接続部13が示されている。ただしこの外部接続部は、この処理時点では、まだこの本体には取り付けられていない。
次の処理ステップにおいて、まず導電性の層4,5の材料が除去され、こうして凹部(複数)10が生成され、これらの凹部は、積層方向Sに対して垂直方向に延伸している。図2はこの処理ステップを実施した後の本体1を、1つの分離線Tに沿った断面で示している。
この材料除去は、たとえば電気的に制御されたエッチングプロセスによって行われる。この際、上記の第1の補助電極7を介して、上記の導電性の層(複数)4に、あるいは上記の第2の補助電極7を介して、上記の導電性の層(複数)5に、電流が印加され、そしてこれらの層が1つの化学エッチング溶液、たとえばNa228に浸漬され、こうしてこれらの電極、たとえばCu電極が、それぞれの導電性の層4,5から溶出される。このエッチングプロセスは、本体1が後の処理ステップにおいて個々に分離される前に、この本体1で実施される。
このエッチングプロセスでは、本体1の上記の第1の側面11上の第1の導電性の層(複数)4の領域が除去され、こうしてここで凹部(複数)10が生成される。さらにこの選択的エッチングプロセスでは、本体1の上記の第2の側面12上の第2の導電性の層(複数)5の領域が除去され、こうしてここで凹部(複数)10が生成される。これらの凹部10は、積層方向Sに沿って3μm〜5μmの幅を備える。
次の処理ステップにおいては、本体1の上記の第1の側面11上に第1の外部接続部13が配設され、そしてこの本体1の上記の第2の側面12上に第2の外部接続部が配設される。この第2の側面12は、上記の第1の側面11の反対側にある。第1の外部接続部13は、本体1が後で個々に分離されて上記の基体2となるように、これらの基体の各々が、それぞれ1つの第1の外部接続部13をこの第1の側面11上に備え、そして1つの第2の外部接続部をこの第2の側面上に備えるように取り付けられる。ここでこれらの外部接続部13は、それぞれの基体2上で、積層方向に延伸している。2つの隣接した外部接続部13の間には、それぞれ1つの間隙15があり、この間隙にはこの外部接続部13は無い。
以上に対応して、積層方向Sに垂直な方向において、上記の外部接続部13と上記の間隙15とが交互になっている。
各々の外部接続部13は、1つの焼結されたベースメタライジング部を備え、このベースメタライジング部は具体的には焼結された銀層から成っている。さらにこの外部接続部13は、1つのコンタクト部材を備え、このコンタクト部材は、この焼結されたベースメタライジング部と接続されている。
図3は、次の処理ステップを示し、この処理ステップでは、本体1の第1の側面11上の凹部(複数)10が充填される。この本体1は、第2の側面12で設置されており、こうして第1の側面11は地面側には向いていない。
この第1の側面11上に、積層方向Sに対し垂直な方向Rにおいて、1つおきの間隙15が、絶縁材料16で覆われる。この絶縁材料16は、シリコーンエラストマーであってよく、このシリコーンエラストマーには無機充填材料が含まれていない。
ここで毛細管力によって、この絶縁材料16が上記の凹部(複数)10に引き込まれる。この際この絶縁材料16は、第1の間隙15aから凹部10の中へ浸入し、ここで同時にこの第1の間隙15aに隣接し、かつ絶縁材料16が充填されていない第2の間隙15bにおいて、この投入される絶縁材料によって押されることによって空気が逃げ出すことができる。このようにして凹部(複数)10に気泡が残ることが防止される。この本体1の凹部10の充填の処理が終了すると、以上により第1の側面11上の全ての凹部10は、少なくとも部分的に絶縁材料16で充填されている。特に各々の凹部10は、完全に絶縁材料16で充填されていてよい。
続いて、ここでこの本体1は裏返されて、上記の第1の側面を地面側にして設置されるこうして図3に示す処理ステップは、第2の側面12に対して繰り返される。ここでも絶縁材料16が、この第2の側面12上で、積層方向Sに対して垂直な方向Rにおいて、1つおきの間隙15に、絶縁材料16が塗布される。毛細管力によって、この絶縁材料16は、この第2の側面12上の凹部(複数)10の中へ引き込まれ、こうしてこのステップが終了した後は、この第2の側面12上の全ての凹部10が、少なくとも部分的に、好ましくは完全に、絶縁材料16によって充填されている。
図4は、図3に示す、毛細管力を利用して凹部10を絶縁材料16で充填する処理ステップの、1つの代替の可能性を示す。この図4に示す実施形態例では、本体1は第3の側面6が、充填材16で満たされたシンクに浸漬される。毛細管力のために、この充填材16は、凹部(複数)10に沿って、上昇し、そしてここでこれらの凹部を少なくとも部分的に充填する。
この代替の実施形態例の利点は、これが第1および第2の側面11,12を、1つの単一の処理ステップにおいて、絶縁材料16で充填することを可能とするということである。しかしながら、図4に示す処理ステップは、凹部10を充填するために長い時間を必要とする。これはこの絶縁材料16が長い距離に渡って、この毛細管力によって移動しなければならないからである。これが、たとえ第1および第2の側面11,12がこうして互いに別々に処理されたとしても、図3に示す実施形態例の処理を速く実行することができる理由である。
凹部10絶縁材料16で充填した後、この絶縁材料は、たとえば80℃〜120℃の温度で、好ましくは100℃の温度で、10分〜20分、好ましくは15分間でゲル化される。このゲル化によって、気泡の形成が防止される。続いてこの絶縁材料16は、たとえば120℃〜180℃の温度で、好ましくは150℃の温度で、30分〜120分、好ましくは60分間で硬化される。
凹部(複数)10が絶縁材料16で充填され、場合により、この絶縁材料のゲル化および硬化のさらなるステップが行われた後、この本体1は、分離線Tに沿って基体2に個々に分離される。次の処理ステップにおいて、ここで1つのパッシベーション層17が、この基体2の、外部接続部13によって覆われていない側面(複数)上に取り付けられる。このパッシベーション層17は、1つの無機充填材を含む1つのシリコーンエラストマーである。
こうして図5に示す多層デバイスが生成される。図5に示すように、この多層デバイスの活性な側面(複数)18は、外部接続部13によって覆われていない領域においては、パッシベーション層17によって覆われている。この多層デバイスの端面19は、このパッシベーションが無いままとなっている。活性な側面18とは、圧電アクチュエータとしてこの多層デバイスの動作の際にその延びが変化する側面のことを意味する。これらの側面18は、それぞれ積層方向Sに対して垂直な方向となっている面法線を備える。端面19とは、圧電アクチュエータとしてこの多層デバイスの動作の際にその延びが殆ど変化しないままである、この多層デバイスの側面のことを意味する。これらの端面19は、それぞれ積層方向Sを示す面法線を備える。
図6は、絶縁材料16およびパッシベーション層17の材料の、様々な材料組合せを有する多層デバイスに対する絶縁破壊による故障確率に関するグラフを示す。ここで横軸には上記の多層デバイスに印加された電圧が対数表示で記載されている。縦軸上には、故障確率がパーセントで示されており、この故障確率は、検査されたそれぞれの材料組合せの多層デバイスのどの位の割合が、それぞれの印加される電圧で絶縁破壊のために故障するかを表している。これらの数値もまた同様に対数表示で記載されている。
曲線K1は、本多層デバイスの好ましい実施形態例に対する故障確率を表し、この多層デバイスでは、絶縁材料16として無機充填材を含まない1つのシリコーンエラストマーが塗布されており、そしてパッシベーション層17の材料として50重量%の酸化ケイ素を充填材として混入されているシリコーンエラストマーが塗布されている。
曲線KRは、比較例を示し、この比較例では上記の絶縁材料16およびパッシベーション層17に同じ材料が用いられている。ここではそれぞれ、無機充填材を含んでいない1つのシリコーンエラストマーが用いられている。図6は、本発明の好ましい実施形態例では、大幅に大きな印加電圧で、漸く絶縁破壊による故障が起こることが明らかである。
ここに記載する方法は、上記のパッシベーション層17に対し、上記の絶縁材料16に対するものとは別の材料を利用することを可能とする。凹部10を充填するための毛細管力を利用することを可能とするため、この絶縁材料16は、低粘度でなくてはならず、すなわちこの絶縁材料は、大きな流動性を備えていなければならない。ここで記載する方法は、このパッシベーション層17に別の材料を使用することを可能とするので、このパッシベーション層17にはこのような制限は適用されない。これに対応して、このパッシベーション層17は、これが高い電気的絶縁破壊耐性を備えるように、そして本多層デバイスが、衝撃による損傷に対しより良好に保護され得るように選択することができる。さらにこのパッシベーション層17の材料は、機械的な損傷に対する保護用に最適化することもできる。

1 : 本体
2 : 基体
3 : 誘電性の層
4 : 第1の導電性の層
5 : 第2の導電性の層
6 : 第3の側面
7 : 第1の補助電極
8 : 第4の側面
10 : 凹部
11 : 第1の側面
12 : 第2の側面
13 : 外部接続部
15 : 間隙
15a : 第1の間隙
15b : 第2の間隙
16 : 絶縁材料
17 : パッシベーション層
18 : 活性な側面
19 : 端面

S : 積層方向
R : 積層方向Sに対し垂直な方法
T : 分離線

Claims (8)

  1. 多層デバイスを製造するための方法であって、
    上下に重なって配設された複数の導電性の層(4,5)および複数の誘電性の層(3)を備える1つの本体(1)を製造するステップA)であって、当該本体(1)が少なくとも1つの凹部(10)を備えるステップA)と、
    前記凹部(10)を、少なくとも部分的に1つの絶縁材料(16)を用いて、毛細管力を利用して充填するステップB)と、
    前記本体(1)を、少なくとも2つの基体(2)に個々に分離するステップC)であって、当該ステップC)が、前記ステップB)の後に実施されるステップC)と、
    個々に分離された前記基体(2)の表面上に1つのパッシベーション層(17)を取り付けるステップD)であって、当該パッシベーション層(17)は、前記絶縁材料(16)と異なる材料を含んでいるステップD)と、
    を備え
    前記パッシベーション層(17)は、無機充填材を含むシリコーンエラストマーを含む、
    ことを特徴とする方法。
  2. 前記ステップB)の前に、前記本体(1)上で、各々の基体(2)に対する第1の側面(11)および第2の側面(12)上に各々1つの外部接続部(13)が取り付けられ、当該外部接続部は前記凹部(10)を部分的に覆っており、そして積層方向に延伸していることを特徴とする、請求項1に記載の方法。
  3. 請求項2に記載の方法において、
    隣り合って配設されている2つの外部接続部(13)の間には、それぞれ1つの間隙(15,15a,15b)が残っており、
    前記ステップB)において、1つおきの各々の間隙(15a)上で積層方向(S)に前記絶縁材料(16)が取り付けられる、
    ことを特徴とする方法。
  4. 前記絶縁材料(16)は、充填材を含まないシリコーンエラストマーであることを特徴とする、請求項1乃至3のいずれか1項に記載の方法。
  5. 前記凹部(10)は、1つの導電性の層(4,5)に接しており、そして当該導電性の層(4,5)の端部を覆っていることを特徴とする、請求項1乃至4のいずれか1項に記載の方法。
  6. 多層デバイスであって、
    上下に重なって配設された複数の導電性の層(4,5)および複数の誘電性の層(3)を有する1つの基体(2)を備え、
    前記基体(2)が1つの凹部(10)を備え、当該凹部は、少なくとも部分的に1つの絶縁材料(16)によって充填されており、
    前記多層デバイスは、前記基体(2)の1つの側面(11,12)上に配設されている1つの外部接続部(13)をさらに備え、
    前記多層デバイスは1つのパッシベーション層(17)を備え、当該パッシベーション層は、前記基体(2)を少なくとも部分的に覆っており、前記外部接続部(13)は覆っておらず、そして前記絶縁材料(16)と異なる材料を含んでおり
    前記パッシベーション層(17)は、無機充填材を含むシリコーンエラストマーを含む、
    ことを特徴とする多層デバイス。
  7. 請求項に記載の多層デバイスにおいて、
    前記絶縁材料(16)は、前記導電性の層(4,5)と前記外部接続部(13)との間に配設されており、
    前記パッシベーション層(17)は、前記外部接続部(13)によって覆われていない、前記基体(2)の表面を覆っている、
    ことを特徴とする多層デバイス。
  8. 前記絶縁材料(16)は、充填材を含まないシリコーンエラストマーであることを特徴とする、請求項6又は7に記載の多層デバイス。
JP2017544909A 2015-02-25 2016-02-11 多層デバイスを製造するための方法および多層デバイス Active JP6673927B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015102713.5 2015-02-25
DE102015102713.5A DE102015102713A1 (de) 2015-02-25 2015-02-25 Verfahren zur Herstellung von Vielschichtbauelementen und Vielschichtbauelement
PCT/EP2016/052927 WO2016134978A1 (de) 2015-02-25 2016-02-11 Verfahren zur herstellung von vielschichtbauelementen und vielschichtbauelement

Publications (2)

Publication Number Publication Date
JP2018508121A JP2018508121A (ja) 2018-03-22
JP6673927B2 true JP6673927B2 (ja) 2020-03-25

Family

ID=55446737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017544909A Active JP6673927B2 (ja) 2015-02-25 2016-02-11 多層デバイスを製造するための方法および多層デバイス

Country Status (5)

Country Link
US (1) US10608161B2 (ja)
EP (1) EP3262698B1 (ja)
JP (1) JP6673927B2 (ja)
DE (1) DE102015102713A1 (ja)
WO (1) WO2016134978A1 (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284433A (ja) 1989-04-25 1990-11-21 Nec Corp 化合物半導体装置
US5163209A (en) 1989-04-26 1992-11-17 Hitachi, Ltd. Method of manufacturing a stack-type piezoelectric element
JPH02284483A (ja) 1989-04-26 1990-11-21 Hitachi Ltd 積層型圧電素子とその製法
JPH04273485A (ja) 1991-02-28 1992-09-29 Nec Kansai Ltd 積層型圧電アクチュエータ素子およびその製造方法
JP4737799B2 (ja) 2000-04-28 2011-08-03 京セラ株式会社 積層型圧電アクチュエータおよび噴射装置
DE10231624A1 (de) 2002-07-12 2004-01-29 Robert Bosch Gmbh Piezoelektrisches Bauelement
JP2004119856A (ja) 2002-09-27 2004-04-15 Denso Corp 積層型圧電素子及びその製造方法
JP4864899B2 (ja) * 2005-10-28 2012-02-01 京セラ株式会社 積層型圧電素子およびこれを用いた噴射装置
JP5135679B2 (ja) 2005-11-30 2013-02-06 株式会社村田製作所 積層型圧電素子の製造方法
JP5283161B2 (ja) 2008-04-25 2013-09-04 Necトーキン株式会社 積層型圧電セラミックス素子およびその製造方法
US8129682B2 (en) * 2009-02-26 2012-03-06 Texas Instruments Incorporated On-chip calibration system and method for infrared sensor
JPWO2011093293A1 (ja) 2010-01-26 2013-06-06 京セラ株式会社 積層型圧電素子およびその製造方法、ならびにこの積層型圧電素子を備えた噴射装置、燃料噴射システム
JP2011258681A (ja) 2010-06-08 2011-12-22 Nec Tokin Corp 積層型圧電アクチュエータおよびその製造方法
JP2011176343A (ja) 2011-04-12 2011-09-08 Kyocera Corp 積層型圧電素子およびその製造方法
DE102012101351A1 (de) 2012-02-20 2013-08-22 Epcos Ag Vielschichtbauelement und Verfahren zum Herstellen eines Vielschichtbauelements
DE102012105287B4 (de) 2012-06-18 2020-07-02 Tdk Electronics Ag Verfahren zur Herstellung eines elektrischen Bauelements und Elektrisches Bauelement

Also Published As

Publication number Publication date
WO2016134978A1 (de) 2016-09-01
DE102015102713A1 (de) 2016-08-25
US20180026174A1 (en) 2018-01-25
JP2018508121A (ja) 2018-03-22
EP3262698A1 (de) 2018-01-03
EP3262698B1 (de) 2021-05-19
US10608161B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
CN107180835B (zh) 半导体存储装置
JP6425532B2 (ja) 半導体装置
JP5628899B2 (ja) 電子装置
CN110047761B (zh) 半导体模块及其制造方法
JP2009094451A (ja) 耐クラック性半導体パッケージ及びその製造方法
US20150325781A1 (en) Method for producing an electric component and electric component
JP5599388B2 (ja) 電力用半導体装置
JP6673927B2 (ja) 多層デバイスを製造するための方法および多層デバイス
JP2021048204A (ja) 半導体装置及びその製造方法
CN104425413A (zh) 半导体装置及其制造和运行方法和制造半导体组件的方法
US9111772B1 (en) Electronic array and chip package
US20110181155A1 (en) Piezoactuator with a Predetermined Breaking Layer
JP6155911B2 (ja) 半導体装置
KR20130128403A (ko) 세라믹 다층 소자 및 세라믹 다층 소자의 제조 방법
US10505099B2 (en) Multi-layer component and method for producing a multi-layer component
JP6585526B2 (ja) 配線基板の製造方法
CN106688054A (zh) 具有多层涂层的变阻器以及制造方法
JP5697467B2 (ja) 多数個取り配線基板
CN107305881B (zh) 半导体结构及其制造方法
US11069627B2 (en) Scribe seals and methods of making
US9230884B2 (en) Semiconductor device
CN112242397A (zh) 包括具有栅极区域和绝缘区域的堆叠结构的半导体器件
CN105431917A (zh) 具有外接触部的多层部件和用于制造具有外接触部的多层部件的方法
TWI794747B (zh) 半導體裝置及其製造方法
CN102034807B (zh) 栅极保护方法和装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200305

R150 Certificate of patent or registration of utility model

Ref document number: 6673927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250