CN110047761B - 半导体模块及其制造方法 - Google Patents

半导体模块及其制造方法 Download PDF

Info

Publication number
CN110047761B
CN110047761B CN201910037329.8A CN201910037329A CN110047761B CN 110047761 B CN110047761 B CN 110047761B CN 201910037329 A CN201910037329 A CN 201910037329A CN 110047761 B CN110047761 B CN 110047761B
Authority
CN
China
Prior art keywords
layer
substrate
inorganic filler
housing
casting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910037329.8A
Other languages
English (en)
Other versions
CN110047761A (zh
Inventor
G·伦加拉詹·特里奇
S·米查尔斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110047761A publication Critical patent/CN110047761A/zh
Application granted granted Critical
Publication of CN110047761B publication Critical patent/CN110047761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供了半导体模块及其制造方法。一种用于制造功率半导体模块装置的方法包括通过在壳体内的第一表面上沉积无机填料来形成预层，其中无机填料对于腐蚀性气体是不可渗透的。该方法进一步包括向壳体中填充浇铸材料，从而利用浇铸材料填充预层的无机填料中存在的任何空间，以及硬化浇铸材料，从而形成第一层。

Description

半导体模块及其制造方法
技术领域
本公开涉及半导体模块及其制造方法。
背景技术
功率半导体模块装置通常包括布置在壳体中的至少一个半导体衬底。包括多个可控半导体元件(例如，半桥配置中的两个IGBT)的半导体装置布置在至少一个衬底中的每一个上。每个衬底通常包括衬底层(例如，陶瓷层)、沉积在衬底层的第一侧上的第一金属化层和沉积在衬底层的第二侧上的第二金属化层。可控半导体元件例如安装在第一金属化层上。第二金属化层可以可选地附接到底板。可控半导体器件通常通过焊接或烧结技术安装到半导体衬底。
电线或电连接用于连接功率半导体装置的不同半导体器件。这种电线和电连接可以包括金属和/或半导体材料。功率半导体模块装置的壳体通常在一定程度上可透过气体。例如，诸如含硫气体等一些气体可以与壳体内的金属部件发生反应。这导致这些部件的化学降解，这可能导致单个部件的失效并且最终导致整个半导体装置的失效。
需要一种功率半导体模块，其中保护半导体部件免受腐蚀，使得功率半导体模块装置的总寿命增加。
发明内容
一种用于制造功率半导体模块装置的方法包括通过在壳体内的第一表面上沉积无机填料来形成预层，其中无机填料对于腐蚀性气体是不可渗透的。该方法进一步包括向壳体中填充浇铸材料，从而利用浇铸材料填充预层的无机填料中存在的任何空间，以及硬化浇铸材料，从而形成第一层。
一种功率半导体模块装置包括布置在壳体内的半导体衬底、布置在半导体衬底的顶表面上的至少一个半导体本体、以及布置在壳体内的第一表面上的第一层，其中第一层包括对于腐蚀性气体不可渗透的无机填料、以及填充无机填料中存在的任何空间的浇铸材料。
参考附图和描述可以更好地理解本发明。附图中的部件不一定按比例绘制，而是将重点放在说明本发明的原理上。此外，在附图中，相同的附图标记在不同视图中表示相应的部分。
附图说明
图1是功率半导体模块装置的截面图。
图2是另一功率半导体模块装置的截面图。
图3至图5示出了用于制造功率半导体模块装置的方法的步骤。
图6示例性地示出了功率半导体模块装置中的气体的扩散路径。
图7示意性地示出了另一示例性半导体模块装置的截面图。
具体实施方式
在以下详细描述中，参考附图。附图示出了其中可以实践本发明的具体示例。应当理解，除非另有特别说明，否则关于各种示例描述的特征和原理可以彼此组合。在说明书以及权利要求书中，作为“第一元件”、“第二元件”、“第三元件”等的某些元件的指定不应当被理解为列举。相反，这种指定仅用于解决不同的“元件”。也就是说，例如，“第三元件”的存在不需要“第一元件”和“第二元件”的存在。如本文所述的电线或电连接可以是单个导电元件，或者包括串联和/或并联连接的至少两个单独的导电元件。电线和电连接可以包括金属和/或半导体材料，并且可以是永久导电的(即，不可切换的)。如本文所述的半导体本体可以由(掺杂的)半导体材料制成，并且可以是半导体芯片或者被包括在半导体芯片中。半导体本体具有电连接焊盘并且包括具有电极的至少一个半导体元件。
参考图1，示出了功率半导体模块装置100的截面图。功率半导体模块装置100包括壳体7和半导体衬底10。半导体衬底10包括电介质绝缘层11、附接到电介质绝缘层11的(结构化)第一金属化层111、以及附接到电介质绝缘层11的第二(结构化)金属化层112。电介质绝缘层11设置在第一金属化层111与第二金属化层112之间。
第一金属化层111和第二金属化层112中的每一个可以由以下材料中的一种组成或包括以下材料中的一种：铜；铜合金；铝；铝合金；在功率半导体模块装置的操作期间保持固态的任何其他金属或合金。半导体衬底10可以是陶瓷衬底，即，其中电介质绝缘层11是陶瓷(例如，薄陶瓷层)的衬底。陶瓷可以由以下材料中的一种组成或包括以下材料中的一种：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或任何其他电介质陶瓷。例如，电介质绝缘层11可以由以下材料中的一种组成或包括以下材料中的一种：Al2O3、AlN、SiC、BeO或Si3N4。例如，衬底10可以是例如直接铜键合(DCB)衬底、直接铝键合(DAB)衬底或活性金属钎焊(AMB)衬底。此外，衬底10可以是绝缘金属衬底(IMS)。绝缘金属衬底通常包括电介质绝缘层11，电介质绝缘层11包括(填充)材料，诸如环氧树脂或聚酰亚胺。例如，电介质绝缘层11的材料可以填充有陶瓷颗粒。这种颗粒可以包括例如Si2O、Al2O3、AlN或BrN，并且可以具有介于约1μm和约50μm之间的直径。衬底10也可以是具有非陶瓷电介质绝缘层11的传统印刷电路板(PCB)。例如，非陶瓷电介质绝缘层11可以由固化树脂组成或包括固化树脂。
半导体衬底10布置在壳体7中。在图1所示的示例中，半导体衬底10形成壳体7的接地表面，而壳体7本身仅包括侧壁和盖子。然而，这只是一个示例。壳体7还可以进一步包括接地表面，并且半导体衬底10可以布置在壳体7内部。根据另一示例，半导体衬底10可以安装在底板(未示出)上。在一些功率半导体模块装置100中，多于一个半导体衬底10布置在单个底板上。例如，底板可以形成壳体7的接地表面。
一个或多个半导体本体20可以布置在半导体衬底10上。布置在半导体衬底10上的每个半导体本体20可以包括二极管、IGBT(绝缘栅双极晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)或任何其它合适的可控半导体元件。
一个或多个半导体本体20可以在半导体衬底10上形成半导体装置。在图1中，仅两个半导体本体20被示例性地示出。图1中的半导体衬底10的第二金属化层112是连续层。第一金属化层111是图1所示的示例中的结构化层。“结构化层”表示第一金属化层111不是连续层，但是在层的不同部分之间包括凹部。这种凹部在图1中被示意性地示出。该示例中的第一金属化层111包括三个不同的部分。不同的半导体本体20可以安装到第一金属化层111的相同或不同部分。第一金属化层的不同部分可以没有电连接，或者可以使用例如接合线3电连接到一个或多个其他部分。电连接3还可以包括连接板或导电轨，例如，仅举几个示例。一个或多个半导体本体20可以通过导电连接层30电连接和机械连接到半导体衬底10。这种导电连接层可以是焊料层、导电粘合剂层或烧结金属粉末(例如，烧结银粉末)层。
图1所示的功率半导体模块装置100进一步包括端子元件4。端子元件4电连接到第一金属化层111并且在壳体7的内部与外部之间提供电连接。端子元件4可以通过第一端部电连接到第一金属化层111，而端子元件4的第二端部41突出到壳体7之外。端子元件4可以在其第二端部41处从外部电接触。然而，图1所示的端子元件4仅是示例。端子元件4可以以任何其他方式实现，并且可以布置在壳体7内的任何位置。例如，一个或多个端子元件4可以布置成靠近或邻近壳体7的侧壁。端子元件4也可以突出以穿过壳体7的侧壁，而不是穿过盖子。任何其他合适的实现是可能的
半导体本体20各自可以包括芯片焊盘金属化部，例如源极、漏极、阳极、阴极或栅极金属化部。芯片焊盘金属化部通常提供用于电连接半导体本体20的接触表面。芯片焊盘金属化部可以例如电接触连接层30、端子元件4或电连接3。例如，芯片焊盘金属化部可以由诸如铝、铜、金或银等金属组成或包括这样的金属。例如，电连接3和端子元件4也可以由诸如铜、铝、金或银等金属组成或包括这样的金属。
上面提到的部件以及壳体7内部的功率半导体模块装置100的其他部件在与腐蚀性气体接触时可能会腐蚀。例如，腐蚀性气体可以包括例如硫或含硫化合物，诸如硫化氢H2S。功率半导体模块装置100的周围区域中的腐蚀性气体可以穿透到壳体7内部。用于功率半导体模块装置100的壳体7通常不能完全防止侵入气体。此外，例如，当壳体7打开时或在壳体7关闭之前，腐蚀性气体可以进入壳体7。在壳体7内部，腐蚀性气体可以形成酸或溶液，例如，与可能存在于壳体7内部的水分相结合。腐蚀性气体或所得到的溶液可能导致一些或全部部件的腐蚀。在腐蚀过程中，部件的金属成分可以被氧化成它们各自的硫化物。硫化物的形成可能改变部件的电特性，或者可能导致在功率半导体模块装置100内形成新的导电连接以及导致短路。
此外，当暴露于腐蚀性气体并且进一步受到电场和可能的水分的影响时，枝晶结构可以从包括功率半导体模块装置100的部件和结构的金属的移动金属离子(例如，Cu、Ag等)以及存在于腐蚀性气体中的阴离子(例如，S2-)形成。枝晶是晶体的特征树状结构。金属层中的枝晶生长在材料性质方面具有很大的后果，并且通常是不希望的。
腐蚀性气体的示例是硫化氢(H2S)、硫化羰(OCS)或气态硫(S8)。在一些应用中，例如，功率半导体模块装置可以暴露于腐蚀性气体，诸如Cl-、SOx或NOx。通常，硫也可以作为固体材料或液体的组分进入壳体7内部。
包括一种或多种金属(诸如铜(例如，第一金属化层111、电连接3、端子元件4、连接层30、芯片焊盘金属化部)、银(例如，第一金属化层111、电连接3、端子元件4、连接层30、芯片焊盘金属化部)或铅(例如，包括含铅焊料的连接层30))的部件和结构可能对腐蚀特别敏感。诸如铝等其他金属例如可以具有覆盖其表面区域的薄氧化物层，这可以提供至少一定量的保护以免受腐蚀气体的影响。
传统功率半导体模块装置100通常进一步包括浇铸化合物5。浇铸化合物5可以由硅凝胶组成或包括硅凝胶，或者可以是例如刚性模塑化合物。浇铸化合物5可以至少部分地填充壳体7的内部，从而覆盖布置在半导体衬底10上的部件和电连接。端子元件4可以部分地嵌入浇铸化合物5中。然而，至少它们的第二端部41没有被浇铸化合物5覆盖，并且从浇铸化合物5通过壳体7突出到壳体7外部。浇铸化合物5被配置为保护功率半导体模块100内部、特别是壳体7内部的部件和电连接免于某些环境条件和机械损坏。浇铸化合物5进一步提供壳体7内部的部件的电隔离。然而，腐蚀性气体通常能够穿透浇铸化合物5。因此，浇铸化合物5通常不能保护部件和电气连接免受腐蚀性气体的影响。
浇铸化合物5可以在半导体衬底10的垂直方向上形成保护层。垂直方向是基本上垂直于半导体衬底10的顶表面的方向。半导体衬底10的顶表面是半导体本体20安装或可以安装在其上的表面。第一保护层5至少部分地覆盖布置在半导体衬底10的顶表面上的任何部件以及半导体衬底10的任何暴露表面。
为了更好地保护功率半导体模块装置100的金属部件免受腐蚀性气体的影响，浇铸化合物5可以进一步包括例如反应物61。这在图2中被示例性地示出。反应物61可以被配置为与腐蚀性气体或者特别地与腐蚀性气体的硫或含硫化合物发生化学反应。腐蚀性气体也可以被反应物61捕获、吸附或吸收。通过与腐蚀性气体发生化学反应，反应物61防止有害物质到达壳体7内部的(金属)部件，并且从而保护部件免受腐蚀。例如，反应物61可以是遍及浇铸化合物5的第一材料而分布的第二材料的粉末。第二材料可以包括任何材料，例如金属材料，其与腐蚀性气体反应并且可以例如当暴露于腐蚀性气体时形成金属硫化物。反应物61可以基本上均匀地遍布浇铸化合物5。例如，浇铸化合物5的第一材料可以由诸如硅凝胶或硅橡胶等非反应性聚合物组成或者包括这样的非反应性聚合物。其他浇铸材料也是可能的，诸如例如环氧树脂。
然而，包括反应物61的这种浇铸化合物5在某种程度上也可以对腐蚀性气体是可渗透的。这表示，如图1和图2所示的功率半导体模块装置100可能不能充分地保护免受腐蚀性气体的影响。
因此，一种功率半导体模块装置100可以包括第一层800和第二层801，如图5中示例性地示出。第一层800可以与半导体衬底10相邻布置，并且第二层801可以与第一层800相邻布置，使得第一层800布置在半导体衬底10与第二层801之间。例如，第一层800可以包括诸如非反应性软或硬交联聚合物等浇铸材料。非反应性聚合物可以包括例如硅凝胶或硅橡胶。其他浇铸材料也是可能的，诸如例如环氧树脂。第一层800进一步包括填料81，诸如例如无机填料。无机填料可以包括非熔融无机材料，诸如例如二氧化硅、熔融二氧化硅、结晶二氧化硅、沉淀二氧化硅、氧化铝、铍、氮化硼、氮化铝、氮化硅、碳化硅、碳化硼、碳化钛、氧化镁、氧化锌、或玻璃纤维。填料81可以以颗粒的形式被提供，其中颗粒具有的直径例如介于1μm和50μm之间或约4μm和20μm之间。在包括浇铸材料和填料81的混合物中，填料81的量可以介于例如约40体积％和90体积％之间或60体积％和80体积％之间。一般而言，第一层800可以包括相对高量的填料81。
如果无机填料81包括导电材料，诸如例如金属材料，则第一层800中的无机填料81的浓度可以使得第一层800作为整体仍然是电绝缘的。
第一层800可以在第一垂直方向上具有第一厚度d1。第一垂直方向是基本上垂直于半导体衬底10的顶表面的方向。半导体衬底10的顶表面是半导体本体20安装或可以安装到其上的表面。第一层800至少部分地覆盖布置在半导体衬底10的顶表面上的任何部件以及半导体衬底10的任何暴露表面。例如，第一厚度d1可以介于1mm和10mm之间或2mm和6mm之间。
第二层801布置在第一层800之上。在该上下文中，在第一层800之上表示第二层801在第一垂直方向上与第一层800相邻布置使得第一层800布置在第二层801与半导体衬底10之间。第二层801可以包括浇铸材料，诸如例如非反应性软或硬交联聚合物。非反应性聚合物可以包括例如硅凝胶或硅橡胶。其他浇铸材料也是可能的，诸如例如环氧树脂。第二层801的材料可以与第一层800的第一材料相同。第二层801可以在第一垂直方向上具有第二厚度d2。第二厚度d2可以等于或大于第一厚度d1。例如，第二厚度d2可以介于1mm和10mm之间或2mm和6mm之间。
如图5的示例中所示，仅功率半导体模块装置100的壳体7的底部可以填充有包括第一材料和填料81两者的第一层800。第一层800的高度d1远小于图2所示装置中的浇铸化合物的高度，其中壳体7的主要部分填充有包括反应物61的浇铸化合物5。图2的功率半导体模块装置的单个层5的相对较大的厚度可能导致功率半导体模块装置100的偏转，特别是半导体衬底10和/或底板(如果适用的话)的偏转。图5的功率半导体模块装置的相对薄的第一层800通常引起功率半导体模块装置100的较少偏转或甚至没有偏转。
图5示出了在形成第一层800和第二层801之后的功率半导体模块装置100的一个示例。现在借助于图3至图5来解释用于制造图5的功率半导体模块装置的方法。图3示出了在形成第一层800和第二层801之前的功率半导体模块装置100。功率半导体模块装置100包括半导体衬底10。半导体衬底10可以对应于如上面已经关于图1和图2描述的半导体衬底10。如上所述，一个或多个半导体本体20可以布置在半导体衬底10上。功率半导体模块装置100可以进一步包括如上面已经描述的端子元件4。功率半导体模块装置100的壳体7基本上对应于如上面已经关于图1和图2描述的壳体7。然而，在形成第一层800和第二层801之后的后期阶段，可以向壳体7添加盖子。如图3所示的装置的壳体7还可以进一步包括底部。相反，半导体衬底10也可以布置在底板(未示出)上。如图3中示意性地所示，无机填料81可以沉积在半导体衬底10和布置在半导体衬底10上的诸如半导体本体20等任何部件上。沉积的无机填料81在半导体衬底10上形成预层811，如图4中示意性地所示。
无机填料81可以包括堆叠在彼此之上的颗粒。例如，颗粒可以具有大致圆形或椭圆形的形状。因此，预层811是多孔层，其包括无机填料81的不同颗粒之间的空间或间隙。在随后的步骤中，可以向壳体7中填充复合材料。复合材料(第一材料)可以填充无机填料81的颗粒之间的空间和间隙。第二层801可以通过向壳体7中填充更多的浇铸材料而在相同的步骤中形成，而不需要填充无机填料81的颗粒之间的空间和间隙。在填充空间和间隙之后，任何剩余的复合材料将填充第一层800上方的空间，从而形成第二层801。
随后可以进行固化步骤(未示出)。当固化浇铸材料时，浇铸材料与无机填料81交联。这显著降低了无机填料81的流动性。通过基本上填充无机填料81的颗粒之间的所有剩余空间和间隙，以及通过交联浇铸材料和无机填料，任何气体都难以或甚至不可能扩散通过第一层800。
这在图6中被示例性地示出。图6示意性地示出了第一层800和第二层801的截面。无机填料81的颗粒以随机方式堆叠在彼此之上。因此，气体不能以直线方式扩散通过第一层800。通常，气体不能穿透无机填料81，而是仅穿透填料81周围的浇铸材料。因此，气体必须在无机填料81周围扩散，这导致相对长的扩散路径D。这使得气体更加难以扩散通过第一层800。通常，由于第一层800中无机填料81的量相对较高，因此气体扩散通过第一层800的空间非常小。这使得腐蚀性气体几乎不可能扩散通过第一层800。
然而，图5的功率半导体模块装置100仅是示例。第一层800不一定必须与半导体衬底10相邻布置。如图7中示例性地所示，第二层801可以与半导体衬底10相邻布置。第一层800可以与第二层801相邻地布置使得第二层801布置在第一层800与半导体衬底10之间。如图7所示，功率半导体模块装置100甚至可以包括多于一个的第一层800和多于一个的第二层801。例如，另外的第二层801可以与第一层800相邻布置使得第一层800布置在两个第二层801之间。甚至另外的第一层800可以布置在另一个第一层800和第二层801之上。以这种方式，功率半导体模块装置100包括交替的第一层800和第二层801。图5的装置也可以包括堆叠在第二层801之上的其他层。
如果功率半导体模块装置100包括与半导体衬底10相邻布置的第二层801，则这需要另外的工艺步骤。例如，首先，可以在半导体衬底10上形成第二层801。可以固化和硬化第二层801。然后，可以在第二层801上沉积无机填料81。然后可以利用浇铸材料填充无机填料81的颗粒之间的空间和间隙。可选地，可以在填充无机填料81之间的空间和间隙的同时形成另外的第二层801，如上面参考图5所述。然后可以重复这些步骤以形成另外的第一层800和另外的第二层801。
一般而言，功率半导体模块装置100包括至少一个第一层800。例如，该第一层800可以以三个步骤来形成。在第一步骤中，可以通过在壳体7内的第一表面上沉积无机填料81来形成预层811，其中无机填料81对于腐蚀性气体是不可渗透的。在第二步骤中，向壳体7中填充浇铸材料，从而利用浇铸材料填充预层811的无机填料81中存在的任何空间。接着是硬化步骤，在硬化步骤期间硬化浇铸材料，从而形成第一层800。
第一表面可以是布置在壳体7中的半导体衬底10的顶表面。在这种情况下，第一层800与半导体衬底10相邻布置，并且与安装在半导体衬底10上的任何部件相邻布置。在这种情况下，该方法可以进一步包括在第一层800上形成第二层801使得第一层800布置在第二层801与半导体衬底10之间。第二层801可以包括浇铸材料但不包括填料。因此，第一层800在第二层801之前形成。
根据替代实施例，第一表面可以是覆盖被布置在壳体7中的半导体衬底10的第二层801的顶表面。在这种情况下，第二层801在第一层之前形成，并且在形成第一层800之后，第二层801布置在第一层800与半导体衬底10之间。

Claims (13)

1.一种用于制造功率半导体模块装置(100)的方法，包括：
通过在壳体(7)内的第一表面上沉积无机填料来形成预层(811)，其中衬底(10)布置在所述壳体(7)内，所述衬底(10)包括第一金属化层(111)、第二金属化层(112)和设置在所述第一金属化层(111)和所述第二金属化层(112)之间的电介质绝缘层(11)，所述第一金属化层(111)和所述第二金属化层(112)被附接到所述电介质绝缘层(11)，并且至少一个半导体主体(20)布置在所述衬底(10)的顶表面上，并且其中所述无机填料对于腐蚀性气体是不可渗透的；
向所述壳体(7)中填充浇铸材料，从而利用所述浇铸材料填充所述预层(811)的所述无机填料中存在的任何空间；
硬化所述浇铸材料，从而形成第一层(800)，
在形成所述预层(811)之前，形成覆盖布置在所述壳体(7)中的所述衬底(10)的第二层(801)，使得所述第二层(801)布置在所述第一层(800)和所述衬底(10)之间，其中所述第一表面是所述第二层(801)的顶表面，其中所述第二层(801)包括不含填料的浇铸材料，并且其中所述第二层(801)邻近所述衬底(10)布置。
2.根据权利要求1所述的方法，其中所述预层(811)是多孔层。
3.根据权利要求1或2所述的方法，其中所述浇铸材料包括以下中的至少一种：
非反应性软聚合物；
非反应性硬聚合物；以及
环氧树脂。
4.根据权利要求3所述的方法，其中所述非反应性软聚合物或所述非反应性硬聚合物包括硅凝胶或硅橡胶。
5.根据权利要求1或2所述的方法，其中所述无机填料包括以下中的至少一种：二氧化硅、氧化铝、铍、氮化硼、氮化铝、氮化硅、碳化硅、碳化硼、碳化钛、氧化镁、氧化锌或玻璃纤维。
6.根据权利要求5所述的方法，其中所述二氧化硅包括以下中的至少一种：熔融二氧化硅、结晶二氧化硅和沉淀二氧化硅。
7.根据权利要求1或2所述的方法，其中所述无机填料包括具有的直径介于1μm和50μm之间的颗粒。
8.根据权利要求1或2所述的方法，其中所述无机填料包括具有的直径介于4μm和20μm之间的颗粒。
9.根据权利要求1或2所述的方法，其中在包括所述浇铸材料和所述填料的所述第一层(800)中，所述无机填料的量介于40体积％和90体积％之间。
10.根据权利要求1或2所述的方法，其中在包括所述浇铸材料和所述填料的所述第一层(800)中，所述无机填料的量介于60体积％和80体积％之间。
11.根据权利要求1或2所述的方法，其中
所述第一层(800)在垂直于所述第一表面的方向上具有第一厚度(d1)；
所述第二层(801)在垂直于所述第一表面的方向上具有第二厚度(d2)；以及
所述第二厚度(d2)等于或大于所述第一厚度(d1)。
12.根据权利要求1或2所述的方法，进一步包括以下中的至少一项：
形成至少一个另外的第一层(800)，以及
形成至少一个另外的第二层(801)。
13.一种功率半导体模块装置(100)，包括：
衬底(10)，包括第一金属化层(111)，第二金属化层(112)，以及设置在所述第一金属化层(111)和所述第二金属化层(112)之间的电介质绝缘层(11)，所述电介质绝缘层(11)布置在壳体(7)内，所述第一金属化层(111)和所述第二金属化层(112)被附接到所述电介质绝缘层(11)；
至少一个半导体本体(20)，布置在所述衬底(10)的顶表面上；以及
第一层(800)，布置在所述壳体(7)内的第一表面上；以及
第二层(801)，其中
所述第一层(800)包括对于腐蚀性气体不可渗透的无机填料、以及填充所述无机填料中存在的任何空间的浇铸材料，
所述第二层(801)被布置在所述第一层(800)下方，使得所述第二层(801)被安排在所述第一层(800)与所述衬底(10)之间，并且所述第二层(801)包括不含填料的浇铸材料，其中所述第二层(801)被布置成邻近所述衬底(10)，并且
所述第一表面是覆盖布置在所述壳体(7)内的所述衬底(10)的所述第二层(801)的顶表面。
CN201910037329.8A 2018-01-16 2019-01-15 半导体模块及其制造方法 Active CN110047761B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18151788.9 2018-01-16
EP18151788.9A EP3511977B1 (en) 2018-01-16 2018-01-16 Semiconductor module and method for producing the same

Publications (2)

Publication Number Publication Date
CN110047761A CN110047761A (zh) 2019-07-23
CN110047761B true CN110047761B (zh) 2024-01-09

Family

ID=60997341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910037329.8A Active CN110047761B (zh) 2018-01-16 2019-01-15 半导体模块及其制造方法

Country Status (3)

Country Link
US (2) US11121004B2 (zh)
EP (1) EP3511977B1 (zh)
CN (1) CN110047761B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3731267A1 (en) * 2019-04-25 2020-10-28 Infineon Technologies AG Semiconductor module and method for producing the same
CN110867415A (zh) * 2019-12-16 2020-03-06 中国电子科技集团公司第四十三研究所 一种立体集成整流阵列及其制作方法
EP3886156B1 (en) * 2020-03-26 2022-06-08 Infineon Technologies AG Power semiconductor module arrangement and method of forming such an arrangement
DE102020205982A1 (de) 2020-05-12 2021-11-18 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Ausbildung einer Umhausung eines Elektronikmoduls
EP3958305B1 (en) * 2020-08-17 2023-09-27 Infineon Technologies AG Power semiconductor module arrangement and method for producing the same
US20230326820A1 (en) * 2022-04-07 2023-10-12 Infineon Technologies Ag Anti-Corrosion Particles in Semiconductor Device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430330A (en) * 1992-06-22 1995-07-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, resin for sealing same and method of fabricating same
CN104810360A (zh) * 2014-01-28 2015-07-29 三星电机株式会社 电源模块封装以及制造电源模块封装的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145851A (ja) * 1984-12-20 1986-07-03 Toshiba Corp 半導体モジユ−ル
JP2927081B2 (ja) * 1991-10-30 1999-07-28 株式会社デンソー 樹脂封止型半導体装置
JP3223835B2 (ja) * 1997-03-28 2001-10-29 三菱電機株式会社 パワー半導体装置及びその製造方法
DE10130517C2 (de) * 2001-06-25 2003-07-24 Eupec Gmbh & Co Kg Hochspannungsmodul und Verfahren zu dessen Herstellung
US7061103B2 (en) * 2003-04-22 2006-06-13 Industrial Technology Research Institute Chip package structure
JP4421972B2 (ja) * 2004-04-30 2010-02-24 日東電工株式会社 半導体装置の製法
US7768109B2 (en) * 2007-08-24 2010-08-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP5532419B2 (ja) * 2010-06-17 2014-06-25 富士電機株式会社 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法
CN102763328B (zh) * 2010-12-16 2015-12-02 天工松下滤波方案日本有限公司 弹性波装置
JP2013055150A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 半導体装置及びその製造方法
US9147637B2 (en) * 2011-12-23 2015-09-29 Infineon Technologies Ag Module including a discrete device mounted on a DCB substrate
DE102014104856B4 (de) * 2014-04-04 2024-08-08 Infineon Technologies Ag Explosionsgeschütztes Leistungshalbleitermodul
TWI563517B (en) * 2015-05-22 2016-12-21 Chuan Hsi Res Co Ltd Conductive paste composition, conductive structure and method of producing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430330A (en) * 1992-06-22 1995-07-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, resin for sealing same and method of fabricating same
CN104810360A (zh) * 2014-01-28 2015-07-29 三星电机株式会社 电源模块封装以及制造电源模块封装的方法

Also Published As

Publication number Publication date
US20210366730A1 (en) 2021-11-25
EP3511977B1 (en) 2021-11-03
US20190221449A1 (en) 2019-07-18
US11121004B2 (en) 2021-09-14
CN110047761A (zh) 2019-07-23
US11848213B2 (en) 2023-12-19
EP3511977A1 (en) 2019-07-17

Similar Documents

Publication Publication Date Title
CN110047761B (zh) 半导体模块及其制造方法
US11437311B2 (en) Semiconductor module and method for producing the same
EP3422399B1 (en) Method for producing a device for protecting a semiconductor module and semiconductor module comprising said device
US20150001700A1 (en) Power Modules with Parylene Coating
US20060056213A1 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US9466542B2 (en) Semiconductor device
US11699625B2 (en) Power semiconductor module arrangement
CN107665867A (zh) 双包封的功率半导体模块及其制造方法
US11581230B2 (en) Power semiconductor module and a method for producing a power semiconductor module
JP2019153782A (ja) パワー半導体モジュール装置及びその製造方法
US20200343107A1 (en) Semiconductor Module and Method for Producing the Same
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
US20220310536A1 (en) Housing, semiconductor module and methods for producing the same
EP3806142A1 (en) Semiconductor module and method for producing the same
EP4084062A1 (en) Power semiconductor module arrangement
CN221529923U (zh) 一种功率半导体模块
US20230343681A1 (en) Power Semiconductor Module Arrangements and Methods for Producing Power Semiconductor Module Arrangements
CN117038476A (zh) 用于制造功率半导体模块的方法
CN118053849A (zh) 衬底装置以及生产衬底装置的方法
CN117727703A (zh) 一种功率半导体模块及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant