JP5283161B2 - 積層型圧電セラミックス素子およびその製造方法 - Google Patents

積層型圧電セラミックス素子およびその製造方法 Download PDF

Info

Publication number
JP5283161B2
JP5283161B2 JP2008115546A JP2008115546A JP5283161B2 JP 5283161 B2 JP5283161 B2 JP 5283161B2 JP 2008115546 A JP2008115546 A JP 2008115546A JP 2008115546 A JP2008115546 A JP 2008115546A JP 5283161 B2 JP5283161 B2 JP 5283161B2
Authority
JP
Japan
Prior art keywords
piezoelectric ceramic
ceramic element
exterior resin
layer
multilayer piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008115546A
Other languages
English (en)
Other versions
JP2009267114A (ja
Inventor
崇行 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
NEC Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Tokin Corp filed Critical NEC Tokin Corp
Priority to JP2008115546A priority Critical patent/JP5283161B2/ja
Publication of JP2009267114A publication Critical patent/JP2009267114A/ja
Application granted granted Critical
Publication of JP5283161B2 publication Critical patent/JP5283161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、積層型圧電センサや、積層型圧電アクチュエータ等に用いられる積層型圧電セラミックス素子およびその製造方法に関するものである。
従来、外部からの応力で電圧を発生したり、電圧の印加により変位や力を発生したりする圧電セラミックス素子は、圧力センサや圧電アクチュエータ等に実用化されてきた。また、近年、センサの感度向上やアクチュエータの変位特性向上のため、積層型圧電セラミックス素子の普及が著しい。
図9は、従来の積層型圧電セラミックス素子を示す図で、図9(a)は、従来の積層型圧電セラミックス素子の上面図で、図9(b)は、従来の積層型圧電セラミックス素子の斜視図である。図9に示すように、従来の積層型圧電セラミックス素子1は、複数の圧電セラミックス層2と複数の内部電極層3を交互に積層した積層体4を構成している。内部電極層3は圧電セラミックス層2の全面に配置されているため、積層体4の側面には、内部電極層3の端面が露出している。積層体4の一対の対向面には、露出した内部電極層3を一層おきに絶縁樹脂等によって被覆する絶縁部6が設けられている。この絶縁部6を覆うように、内部電極層3と電気的に接続する一対の外部電極5が形成されている。外部電極5の適所には、外部機器と電気的に接続するためのリード線等(図示せず)が半田付けや導電性接着剤で接合される。さらに、絶縁部6と、外部電極5が形成されていないもう一対の対向面には、外装樹脂層8cが形成される構造となっている。
図10は、従来の積層型圧電セラミックス素子の角部の上面拡大図である。外装樹脂層8cは、耐湿度性と外部応力からの保護が主な目的であり、湿度や外力による特性劣化、破壊等が発生しないことを要件としていた。また、この外装樹脂層8cは、積層体の内部電極層3の露出した側面に、外装樹脂ペーストをディスペンサーや、スクリーン印刷等で塗布し形成するのが一般的である。しかし、このような塗布方法では、外装樹脂ペーストが表面張力により流れることや、熱硬化時の収縮、更には、外装樹脂内の気泡、塗布工程での気泡の巻き込み等が原因で、図10に示すように、積層体の角部において、外装樹脂層8cの厚さが極端に薄くなる、または外層樹脂層8cが無く、内部電極層3が露出するという問題があった。
一方、近年、積層型圧電アクチュエータは、小型で、かつ大きな変位量を必要とする用途が更に拡大している。用途の拡大に伴い、積層型圧電セラミックス素子は、高湿度環境下での使用や、外部電極にリード線やフレキシブルケーブルを半田付けまたは導電性接着剤で接合して使用することが増加してきている。このように使用する場合には、積層型圧電セラミックス素子の角部に、半田または導電性接着剤が回りこむことによる、積層型圧電セラミックス素子の絶縁抵抗等の圧電特性や信頼性の劣化の対策が必要だった。
一般的に、絶縁抵抗等の圧電特性や信頼性が劣化する原因は、高湿度環境下で積層型圧電セラミックス素子に電圧を印加すると、内部電極、外部電極、半田、導電性接着剤に含まれる金属イオン(銀イオン)が、負極から正極に移動して電気的短絡に至る、所謂シルバーマイグレーションを発生することである。
上述した問題を改善するために、特許文献1では、積層圧電アクチュエータにおいて、外部電極にリード線を接続した後、外部電極の形成面を含む積層体の全周面に外装を施し、さらに積層体の角部には、電着法により絶縁層を形成する構造が提案されている。この構造によって、高湿度環境下においても絶縁抵抗が劣化しない耐湿性に優れた積層型圧電セラミックス素子の提供が可能となった。
特開2003−347621公報
現在、リード線が接続された状態の積層型圧電セラミックス素子の他に、リード線等が接続されていない状態で製品となるリードレスの積層型圧電セラミック素子の需要が増加してきている。リードレスの積層型圧電セラミックス素子は、最終工程または客先で、外部電極とリード線やフレキシブルケーブル等の外部端子との接続を行うため、外部電極は表面に露出させておく必要がある。更に、外部電極の露出した部分には外装樹脂を付着させず、表面に露出させた状態にし、内部電極が露出している側面にのみ、外装樹脂層を形成することが必要である。
従来技術の電着法による積層体の角部の外装は、積層型圧電セラミックス素子を電着液に浸漬し、電気的に外装樹脂を付着させる方法である。この方法では、リード線のある積層型圧電セラミックス素子には、製造が可能であるが、リードレスの積層型圧電セラミックス素子では、外部電極にも外装樹脂が付着してしまうため、製造が非常に困難であった。
そこで、本発明が解決しようとする課題は、上記の場合においても製造が容易で、高湿度環境下においても絶縁抵抗が劣化しない、信頼性に優れた積層型圧電セラミックス素子とその製造方法を提供することである。
上記課題を解決するため、本発明によると、複数の圧電セラミックス層と複数の内部電極層とを交互に積層し一体化した前駆体素子を所定の寸法に切断して形成される積層体を備え、前記内部電極層を対向電極とし、前記前駆体素子の側面に露出した前記内部電極層を一層おきに絶縁部で被覆し、前記絶縁部を覆い前記内部電極層と電気的に接続する対の外部電極を形成し、前記前駆体素子を切断して前記積層体を形成し、前記外部電極は、外部機器と電気的に接続される外部端子接続部を有し、前記外部端子接続部となる外部電極を表面に露出させる積層型圧電セラミックス素子の製造方法であって、前記積層型圧電セラミックス素子の前駆体素子の側面に形成した外部電極の両側に第1の外装樹脂層を形成した後、前記前駆体素子を切断して前記積層体を形成し、前記前駆体素子の切断面に第2の外装樹脂層を形成することを特徴とする積層型圧電セラミックス素子の製造方法が得られる。
また、本発明によると、前記外装樹脂層の厚さは、10μm以上、200μm以下とすることを特徴とする積層型圧電セラミックス素子の製造方法が得られる。
本発明は、外部電極が表面に露出している積層型圧電セラミックス素子において、外装樹脂層を、積層体に形成された外部電極の両側、角部および内部電極が露出した側面に形成し、角部の外装樹脂層の厚さを確保する構造である。この構造を採用することにより、半田や導電性接着剤が積層圧電セラミックス素子の角部に回りこんでも、絶縁抵抗が劣化しにくい、信頼性に優れた積層型圧電セラミックス素子を提供することができる。また、外部電極が表面に露出しているため、リード線の接続された従来の積層型圧電セラミックス素子だけでなく、リードレスの積層型圧電セラミックス素子も容易な製造方法で提供することが可能となる。
本発明の実施の形態について、図面を参照して説明する。図1は、本発明の積層型圧電セラミックス素子を示す図で、図1(a)は、本発明の積層型圧電セラミックス素子の上面図で、図1(b)は、本発明の積層型圧電セラミックス素子の斜視図である。また、図2は、本発明の積層型圧電セラミックス素子の外装前の状態を示す図である。
図1、図2に示すように、本発明の積層型圧電セラミックス素子1は、複数の圧電セラミックス層2と複数の内部電極層3を交互に積層した積層体4を備えている。内部電極層3は圧電セラミックス層2の全面に配置されているため、積層体4の側面には、内部電極層3の端面が露出している。積層体4の一対の対向面には、露出した内部電極層3を一層おきに絶縁樹脂等によって被覆する絶縁部6が設けられている。この絶縁部6を覆うように、内部電極層3と電気的に接続する一対の外部電極5が形成されている。積層体4に形成された外部電極5の両側には、第1の外装樹脂層8aが形成され、内部電極層3が露出しているもう一対の対向面には、第2の外装樹脂層8bが形成されている。外部電極5は表面に露出しており、外部電極5の適所には、用途に応じて、リード線やフレキシブルケーブル等が接合され、外部機器との電気的な接続がなされる構造となっている。
積層型圧電セラミックス素子1は、分極処理が施されており、電圧を印加すると、圧電セラミックス層2は、内部電極層3間の距離にかかる電界強度に応じて、図2の変位方向7a−7b方向に伸び、その伸び量は電界強度に比例して増加する。
次に、本発明の積層型圧電セラミックス素子の製造方法について、図面を参照して説明する。図3は、本発明の積層型圧電セラミックス素子の前駆体素子の一部を示す図である。圧電セラミックス材料から作製されたグリーンシートと、このグリーンシート上に電極ペーストを印刷形成した電極ペースト層とを所定の枚数に積層し、熱プレス後、1000℃〜1300℃の範囲で焼結し前駆体素子9を作製する。焼結後の前駆体素子9において、焼結前のグリーンシート層が圧電セラミックス層2、電極ペースト層が内部電極層3となる。前駆体素子9は、所定の寸法で切断されて積層体4になる。図3は、前駆体素子9の一部のみを示したが、前駆体素子9は、切断して積層体4を複数個とれるように、ある程度、横長のほうが生産性が高く望ましい。
圧電セラミックス層2に使用される材料としては、圧電定数が高い値を示す材料を使用するのが好ましく、例えば、ニッケルニオブ酸鉛やチタン酸ジルコン酸鉛を主成分とする圧電セラミック粉末が使用される。また、内部電極層3に使用される材料としては、Cu、Ag、Pdや、これらの合金からなる電極ペーストが好適に使用できる。
次に、前駆体素子9の側面に露出した内部電極層3に、絶縁部6を一層おきに電気泳動法等の方法により絶縁物を付着させて、焼き付けすることにより形成する。さらに、絶縁部6を覆って一層おきに内部電極層3と導通するように、積層体4に対して一対の外部電極5が形成される。
絶縁部6は、無機酸化物、特にSiO2を主成分とする無機酸化物が好適に使用でき、絶縁樹脂であっても良い。また、外部電極5に使用される材料としては、Ag、Au、Niやこれらの合金からなる電極ペーストが好適に用いられる。また、外部電極5の形成は、スクリーン印刷、スパッタ、蒸着等の方法が好適に用いられる。
図4は、本発明の積層型圧電セラミックス素子の前駆体素子に第1の外装樹脂層を形成した状態を示す図である。また、図5は、本発明の積層型圧電セラミックス素子の前駆体素子を切断加工した状態を示す図である。絶縁部6と外部電極5が形成された前駆体素子9において、外部電極5の両側に、ディスペンサーまたはスクリーン印刷により、外装樹脂ペーストを塗布、硬化させ、第1の外装樹脂層8aを形成する。その後、図4の切断位置10a、10bをダイヤモンドブレード等を用いて、所定の寸法に切断加工し、図5の積層体4を作製する。このように切断した切断面には、内部電極層3が露出した構造となっている。
図6は、本発明の積層型圧電セラミックス素子の積層体に第2の外装樹脂層を形成した状態を示す図で、図6(a)は、本発明の積層型圧電セラミックス素子の斜視図で、図6(b)は、本発明の積層型圧電セラミックス素子の角部の上面拡大図である。第1の外装樹脂層8aを形成し、切断加工した積層体4の内部電極層3が露出した切断面に、ディスペンサーまたはスクリーン印刷により、外装樹脂ペーストを塗布、硬化させ、第2の外装樹脂層8bを形成する。以上の製造方法を採用することにより、図6(b)に示すように、外部電極5の両側に形成した第1の外装樹脂層8aの厚みの分も、第2の外装樹脂層8bを形成することが出来る。このため、積層型圧電セラミック素子の角部の厚さが安定して確保でき、角部の厚さが極端に薄くなることや露出することが無くなる。
第1の外装樹脂層8a、第2の外装樹脂層8bに使用される材質としては、耐湿度性の良い樹脂が望ましく、フッ素系樹脂、エポキシ系樹脂、シリコン系樹脂等が挙げられるが、これらに限定されるものではない。また、第1の外装樹脂層8aと第2の外装樹脂層8bは、異なる材質を用いてもよいし、これらの樹脂を複数組み合わせて、多層構造としてもよい。
本発明の積層型圧電セラミック素子について、実施例を挙げて具体的に説明する。
(実施例1)
まず、ジルコン酸チタン酸鉛とニッケルニオブ酸鉛とを主成分とする圧電セラミックス粉末を使用し、バインダーと共に有機溶剤中で分散混合させ、スラリーを作製した。このスラリーをドクターブレード法にて成膜し、厚さ50μmのグリーンシートを作製した。グリーンシート上にAg/Pdからなる電極ペーストを厚さ5μmにスクリーン印刷し、乾燥させた。次に、電極ペーストが印刷されたグリーンシートを積層し、熱プレス後、1100℃で焼成した。焼成された前駆体素子9をガラス粉末が分散された浴槽内に浸漬させ、電気泳動法により、前駆体素子9の対向する一対の側面の内部電極層3が露出した箇所に、一層おきに絶縁部6を形成した。その後、前駆体素子9の対向する側面の絶縁部6を覆うように、Agからなる電極ペーストをスクリーン印刷により、5μmの厚さに塗布し、500℃で焼き付けし、外部電極5を形成した。前述した製造方法で、図3に示す、高さ3mm、横方向長さ2mm、縦方向長さ1.2mmの前駆体素子9を作製した。このとき、前駆体素子9の横方向長さは、量産上、製造し易い寸法にすることができ、一定の間隔で外部電極5を形成し、後述する第1の外装樹脂層8aの形成後、所定の位置で切断加工し、複数個の積層体4を製造することができる。
前駆体素子9の外部電極5の両側に、外装樹脂ペーストをスクリーン印刷、硬化し、図4に示すように、第1の外装樹脂層8aを形成した。外装樹脂ペーストは、フッ素系樹脂、エポキシ系樹脂、シリコン系樹脂を用いてそれぞれ作製した。外装樹脂ペーストの硬化条件は、150℃、1時間とし、硬化後の厚さ、即ち第1の外装樹脂層8aの厚さが20μmとなるように調整した。
次に、前駆体素子9を、図5に示すように、横方向長さが1.2mmになるように、ダイヤモンドブレードにて切断加工し、積層体4を作成した。従って、積層体4の寸法は高さ3mm、縦横長さ1.2mmの角柱状となる。
さらに、内部電極層3が露出している切断面に、外装樹脂ペーストをスクリーン印刷、硬化し、図6に示すように、第2の外装樹脂層8bを形成し、本発明の積層型圧電セラミックス素子1を作製した。外装樹脂ペーストは、フッ素系樹脂、エポキシ系樹脂、シリコン系樹脂を用いて、それぞれ作製した。外装樹脂ペーストの硬化条件は、150℃、1時間とし、硬化後の厚さ、即ち第2の外装樹脂層8bの厚さが20μmとなるように調整した。なお、本実施例では、第1の外装樹脂層8aと第2の外装樹脂層8bに使用する外装樹脂ペーストは同一のものを使用した。
(比較例1)
比較例として、図9に示す、従来の積層型圧電セラミックス素子を作製した。積層体4を構成する材料と製造方法は、本発明の実施例と同様としたので、説明を省略する。積層体4は、高さ3mm、縦横長さ1.2mmの角柱状とした。この積層体4の内部電極層3が露出した一対の側面にのみ、外装樹脂ペーストをスクリーン印刷、硬化し、外装樹脂層8cを20μmの厚さで形成した。外装樹脂ペーストは、エポキシ系樹脂を使用し、硬化条件は150℃、1時間とした。
上述した方法で作製した実施例1の積層型圧電セラミックス素子と、比較例1として作製した従来の積層型圧電セラミックス素子について、高湿度負荷試験を行った。高湿度負荷試験は、40℃、90%RHの空気雰囲気の恒温層中で、積層型圧電セラミックス素子に、直流50Vを印加し、1000時間駆動させた。所定の時間の経過時に、それぞれの積層型圧電セラミックス素子について、絶縁抵抗を測定した。
図7は、実施例1に係る積層型圧電セラミックス素子の高湿度負荷試験の結果である。図7示すように、従来の積層型圧電セラミックス素子と比較して、本発明の積層型圧電セラミックス素子は、500時間を経過しても絶縁抵抗が低下しにくく、耐湿度性が改善されていることがわかった。従って、本発明の積層型セラミックス素子の構造を採用することによって、高湿度環境下においても、絶縁抵抗が劣化しにくい、長期間に亘る信頼性に優れた積層型セラミックス素子が得られることが確認できた。また、フッ素系樹脂、エポキシ系樹脂、シリコン系樹脂ともに従来素子に比べ、耐湿度性が改善されているが、フッ素系樹脂を用いた場合が耐湿度性が最も良いことも確認できた。
(実施例2)
実施例2に係る積層型圧電セラミックス素子について、具体的に説明する。実施例2は、実施例1の積層型圧電セラミックス素子と材質、製造方法は同様であるため、説明を省略する。実施例2では、第1の外装樹脂層8aと第2の外装樹脂層8bの厚さを1μmから1000μmまで変化させて、各外装樹脂層の厚さの異なる積層型圧電セラミックス素子1をそれぞれ作製した。外装樹脂ペーストは、フッ素系樹脂、エポキシ系樹脂、シリコン系樹脂をそれぞれ使用した。
(比較例2)
比較例2についても、比較例1の積層型圧電セラミックス素子と同様の材質、製造方法であるため、説明を省略する。比較例2では、外装樹脂層8cの厚さを、1μmから1000μmまで変化させて、外装樹脂層8cの厚さの異なる積層型圧電セラミックス素子1をそれぞれ作製した。外装樹脂ペーストは、エポキシ系樹脂を使用した。
図8は、実施例2に係る積層型圧電セラミックス素子で高湿度負荷試験を500時間行った結果である。図8に示すように、外装樹脂層8(8a,8b)、8cの厚みを10μm以上、200μm以下にすることにより、絶縁抵抗は高い値を示すことがわかった。また、従来の積層型圧電セラミックス素子と比較して、本発明の積層型圧電セラミックス素子は、耐湿度性が改善されていることがわかった。10μm未満、200μm超では絶縁抵抗の値が低く、耐湿度性が悪い。これは、外装樹脂層8(8a,8b)、8c内の気泡は3μm〜10μmの大きさであることが確認されているため、10μm未満では、外装樹脂層8(8a,8b)、8cに含まれる気泡などの欠陥に水分が浸入し、絶縁抵抗が低下するためである。さらに、各外装樹脂層8(8a,8b)、8cの厚みが200μmを超えると、外装樹脂自身が水分を吸収するため、マイグレーションを促進させ、絶縁抵抗が低下する。
即ち、外装樹脂層8(8a,8b)、8cの厚みを10μm以上とすることにより、気泡などの欠陥があった場合でも、十分な外装樹脂厚みがあるため、高湿度環境下においても、絶縁抵抗が劣化しにくい。また、外装樹脂層8(8a,8b)、8cの厚みを200μm以下とすることにより、外装樹脂が吸収した水分量が微量であるためマイグレーションが発生しにくい。従って、外装樹脂層8(8a,8b)、8cの厚みは10μm以上200μm以下が好ましい。
以上説明したように、本発明の積層型圧電セラミックス素子の構造と製造方法を採用することによって、外部電極が表面に露出した構造の積層型圧電セラミックス素子においても、容易な製造方法で、積層型圧電セラミック素子の角部の外装樹脂層の厚さを確保することが可能となった。従って、高湿度環境下で使用される場合においても、絶縁抵抗が劣化しにくい、信頼性に優れた積層型圧電セラミックス素子を提供することが可能となった。
本発明の積層型圧電セラミックス素子を示す図。図1(a)は、本発明の積層型圧電セラミックス素子の上面図。図1(b)は、本発明の積層型圧電セラミックス素子の斜視図。 本発明の積層型圧電セラミックス素子の外装前の状態を示す図。 本発明の積層型圧電セラミックス素子の前駆体素子の一部を示す図。 本発明の積層型圧電セラミックス素子の前駆体素子に第1の外装樹脂層を形成した状態を示す図。 本発明の積層型圧電セラミックス素子の前駆体素子を切断加工した状態を示す図。 本発明の積層型圧電セラミックス素子の積層体に第2の外装樹脂層を形成した状態を示す図。図6(a)は、本発明の積層型圧電セラミックス素子の斜視図。図6(b)は、本発明の積層型圧電セラミックス素子の角部の上面拡大図。 実施例1に係る積層型圧電セラミックス素子の高湿度負荷試験の結果。 実施例2に係る積層型圧電セラミックス素子で高湿度負荷試験を500時間行った結果。 従来の積層型圧電セラミックス素子を示す図。図9(a)は、従来の積層型圧電セラミックス素子の上面図。図9(b)は、従来の積層型圧電セラミックス素子の斜視図。 従来の積層型圧電セラミックス素子の角部の上面拡大図。
符号の説明
1 積層型圧電セラミックス素子
2 圧電セラミックス層
3 内部電極層
4 積層体
5 外部電極
6 絶縁部
7a 変位方向
7b 変位方向
8a 第1の外装樹脂層
8b 第2の外装樹脂層
8、8c 外装樹脂層
9 前駆体素子
10a 切断位置
10b 切断位置

Claims (2)

  1. 複数の圧電セラミックス層と複数の内部電極層とを交互に積層し一体化した前駆体素子を所定の寸法に切断して形成される積層体を備え、前記内部電極層を対向電極とし、前記前駆体素子の側面に露出した前記内部電極層を一層おきに絶縁部で被覆し、前記絶縁部を覆い前記内部電極層と電気的に接続する対の外部電極を形成し、前記前駆体素子を切断して前記積層体を形成し、前記外部電極は、外部機器と電気的に接続される外部端子接続部を有し、前記外部端子接続部となる外部電極を表面に露出させる積層型圧電セラミックス素子の製造方法であって、前記積層型圧電セラミックス素子の前駆体素子の側面に形成した外部電極の両側に第1の外装樹脂層を形成した後、前記前駆体素子を切断して前記積層体を形成し、前記前駆体素子の切断面に第2の外装樹脂層を形成することを特徴とする積層型圧電セラミックス素子の製造方法。
  2. 前記外装樹脂層の厚さは、10μm以上、200μm以下とすることを特徴とする請求項1に記載の積層型圧電セラミックス素子の製造方法。
JP2008115546A 2008-04-25 2008-04-25 積層型圧電セラミックス素子およびその製造方法 Active JP5283161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008115546A JP5283161B2 (ja) 2008-04-25 2008-04-25 積層型圧電セラミックス素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008115546A JP5283161B2 (ja) 2008-04-25 2008-04-25 積層型圧電セラミックス素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009267114A JP2009267114A (ja) 2009-11-12
JP5283161B2 true JP5283161B2 (ja) 2013-09-04

Family

ID=41392581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008115546A Active JP5283161B2 (ja) 2008-04-25 2008-04-25 積層型圧電セラミックス素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP5283161B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006062076A1 (de) * 2006-12-29 2008-07-10 Siemens Ag Piezokeramischer Vielschichtaktor und Verfahren zu seiner Herstellung
JPWO2011093293A1 (ja) * 2010-01-26 2013-06-06 京セラ株式会社 積層型圧電素子およびその製造方法、ならびにこの積層型圧電素子を備えた噴射装置、燃料噴射システム
JP2011258681A (ja) * 2010-06-08 2011-12-22 Nec Tokin Corp 積層型圧電アクチュエータおよびその製造方法
DE102011090156A1 (de) 2011-12-30 2013-07-04 Continental Automotive Gmbh Piezostack mit Passivierung und Verfahren zur Passivierung eines Piezostacks
DE102015102713A1 (de) * 2015-02-25 2016-08-25 Epcos Ag Verfahren zur Herstellung von Vielschichtbauelementen und Vielschichtbauelement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472684A (ja) * 1990-07-12 1992-03-06 Nec Corp 電歪効果素子
JPH04273485A (ja) * 1991-02-28 1992-09-29 Nec Kansai Ltd 積層型圧電アクチュエータ素子およびその製造方法
JP2003017768A (ja) * 2001-06-28 2003-01-17 Kyocera Corp 積層型圧電素子及び噴射装置
JP4063594B2 (ja) * 2002-05-31 2008-03-19 Necトーキン株式会社 積層圧電アクチュエータの製造方法
JP4864899B2 (ja) * 2005-10-28 2012-02-01 京セラ株式会社 積層型圧電素子およびこれを用いた噴射装置
JP2008066560A (ja) * 2006-09-08 2008-03-21 Nec Tokin Corp 積層型圧電アクチュエータ

Also Published As

Publication number Publication date
JP2009267114A (ja) 2009-11-12

Similar Documents

Publication Publication Date Title
JP5206440B2 (ja) セラミック電子部品
TWI486981B (zh) Laminated ceramic electronic parts and manufacturing method thereof
CN107968149B (zh) 压电元件单元
US20010015597A1 (en) Piezoelectric conversion element
JP5556857B2 (ja) 積層型圧電素子
US9698333B2 (en) Piezoelectric element unit and driving device
JP5283161B2 (ja) 積層型圧電セラミックス素子およびその製造方法
US9123880B2 (en) Laminated piezoelectric actuator
CN112185692A (zh) 电容器组件
JP2011233696A (ja) 積層電子部品
JP2002203737A (ja) 積層セラミック電子部品及びその製造方法
JP5974598B2 (ja) 圧電素子ユニット
JP5546967B2 (ja) 圧電積層素子
JP4427960B2 (ja) 薄膜積層電子部品の製造方法
JPS63153870A (ja) 電歪効果素子
JPH0666483B2 (ja) 電歪効果素子
JP2013518422A (ja) 圧電素子
JP6451657B2 (ja) 圧電アクチュエータ
US20150048720A1 (en) Piezoelectric actuator module and method of manufacturing the same
WO2021070868A1 (ja) 積層型圧電素子
JP4063594B2 (ja) 積層圧電アクチュエータの製造方法
JP2024119222A (ja) 圧電アクチュエータ、及び圧電アクチュエータの製造方法
CN115512965B (zh) 多层陶瓷电容器
JPH08130149A (ja) 積層セラミック電子部品
JP2016207727A (ja) リード端子付き積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130523

R150 Certificate of patent or registration of utility model

Ref document number: 5283161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250