JP6664431B2 - インクカートリッジチップ短絡検出方法、チップ、インクカートリッジ及び記録設備 - Google Patents

Description

本発明は、記録設備検出技術に関し、特に、インクカートリッジチップ短絡検出方法、チップ、インクカートリッジ及び記録設備に関する。

記録設備(「記録装置」、「プリンター」とも称する)は現代の生活、仕事におけるよく見かけるツールであり、多種多様で、例えば、印刷機、複写機、ファクシミリがいずれも記録された情報を、イメージング材料を通じて、紙に表示させる設備である。記録設備の主な構造は記録設備の本体及び取り外し可能なインクカートリッジを含む。記録設備の本体は、記録情報のソース及びイメージング方式に基づいてそれぞれ設計され、インクカートリッジは通常言われているインクカートリッジである。

記録設備が装着されたインクカートリッジの適否を判定できるようにするために、インクカートリッジにはよくチップが配置される。該チップにはインクカートリッジの関連情報を記憶する記憶素子が設けられている。インクカートリッジの関連情報は例えばインクタイプ、インク残量、インク消耗量などがある。なお、上記インクカートリッジが記録設備に装着された後、上記チップと記録設備の本体との間に電気接続が確立されて、実時間でのデータ交換が行われて、インクカートリッジの一部可変情報、例えばインク残量又は消耗量の実時間更新を確保することができる。具体的には、インクカートリッジと記録設備の本体との間では通常端子を通じて電気接続を行う。例えば、インクカートリッジのチップ上には通常、電源端子（ＶＣＣ）、データ端子（ＤＡＴＡ）、クロック端子（ＣＬＫ）、リセット端子（ＲＳＴ）及び接地端子（ＶＤＤ）などが設けられ、かつ各端子いずれもインクカートリッジの記憶素子に接続される。

しかし、既存のインクカートリッジは下記のような問題がある。液滴又は粉塵が電圧差のある２つの端子の間に、例えば電源端子及び接地端子の間に落ちるため、短絡が容易に発生して記憶素子の毀損(破損)をもたらす。

そのほか、記録技術の発展ニーズにつれて、インクカートリッジには上記の素子の以外、その他の装置もよく設置されている。例えば記憶素子の駆動電圧より高い又は低い電圧を印加された高圧回路又は低圧回路、例えばインク残量の検出を行う圧電センサ又は誘導コイルなどが設置される。このような状況において、上述のように、インクカートリッジ及び記録設備の間でよく端子を介して電気接続を行うので、このような容器に関して、１つの装置に使用される複数の端子ともう１つの装置に使用される複数の端子との間に短絡が発生するリスクが存在し、かつこのような短絡がインクカートリッジ又は記録設備の毀損をもたらしうる。

明らかに、インクカートリッジ又は記録設備の毀損を防止するために、前もって上述の短絡現象の発生を検出する必要がある。既存の技術には記録設備に短絡検出回路を設置する提案があり、記録設備側の短絡検出回路は、記録設備側の端子の電圧変化を検出することにより、インクカートリッジチップ上の接続端子が短絡したか否かを判定する。しかし、上述の短絡検出は、記録設備においてインクカートリッジのインストール検出を終えた後に行われるので、このとき、たとえ短絡現象を検出できたとしても、記憶素子はすでに毀損された可能性がある。この場合、そのインクカートリッジはもう継続して使い続けることができない。

さらに、上述の短絡検出回路が記録設備に設けられるため、すでにマーケットで流通され、短絡検出回路が設置されていない記録設備に対しては、例えば２種類の記録設備が同様のインクカートリッジを適用する場合、短絡検出回路が設置されていない記録設備では同様に、短絡現象をタイムリーに検出することができないために記録設備又はインクカートリッジチップが毀損されてしまうという問題が存在する。すなわち、大きな安全欠陥リスクが存在する。

本発明は、インクカートリッジチップ上の端子の短絡検出方法を最適化できる、インクカートリッジチップ短絡検出方法、チップ、インクカートリッジ及び記録設備を提供することを目的とする。

本発明はインクカートリッジに取り外し可能に装着されたインクカートリッジチップを提供し、インクカートリッジチップが回路基板を備え、回路基板上に記録設備本体の装置側端子と接触して接続する少なくとも２つの接続端子が配置され、このインクカートリッジチップは、さらに、
回路基板上に、接続端子と所定の距離間隔で隣接して配置される検出端子と、
検出端子及び／又は接続端子と電気接続し、検出端子及び／又は接続端子上の電気信号の変化に基づいて検出端子及び接続端子の間に短絡が存在するか否かを判定するための短絡検出部と、
短絡検出部に接続され、短絡の存在を検出したときに短絡異常処理を行うための短絡制御部と、を備える。

本発明はインクカートリッジ本体及び電気素子を有するインクカートリッジを提供し、該インクカートリッジは、本発明の任意の実施例によるインクカートリッジチップをさらに備え、電気素子がインクカートリッジチップの回路基板上に及び／又はインクカートリッジ本体上に設置される。

また、本発明は、装置側端子が配置されている記録設備本体とインクカートリッジとを有する記録設備を提供し、上記インクカートリッジは本発明に係る任意の実施例によるインクカートリッジを採用し、インクカートリッジが記録設備に装着された状態では、上記装置側端子と上記接続端子は１対１のように接触して接続する。

また、本発明は、インクカートリッジチップ短絡検出方法を提供し、該方法は、
検出端子及び／又は接続端子上の電気信号の変化を取得し、該検出端子及び接続端子の間に短絡の有無を検出するステップと、
検出端子及び接続端子の間に短絡を検出したとき、短絡異常処理を実施するステップと、を含み、
検出端子がインクカートリッジチップの回路基板上に、かつ該回路基板上に配置された接続端子とは所定の距離間隔で隣接して配置される。

本発明の提供する技術方案によれば、インクカートリッジが記録設備に装着された初期にインクカートリッジチップ側が能動的に短絡現象を検出し、記録設備が短絡を検出した場合におけるインクカートリッジ上の電気素子がすでに毀損された可能性を低減させる効果が得られる。さらに、短絡検出回路が設置されていない記録設備に対してもそのインクカートリッジ使用の安全ファクターを向上させ、前触れのない状況において記録設備が故障するのを回避することができる。

本発明に係る実施例１によるインクカートリッジチップが適用されるインクカートリッジの構造概略図である。 図１ａに示されたインクカートリッジが適用されるインクジェットプリンターの装置側端子の配列の構造概略図である。 本発明に係る実施例１によるインクカートリッジチップの構造の正面概略図である。 本発明に係る実施例１によるインクカートリッジチップの構造の側面概略図である。 本発明に係る実施例１によるインクカートリッジチップの回路構造の概略図である。 本発明に係る実施例１によるインクカートリッジとプリンターが対応した装着構造の概略図である。 本発明に係る１つの実施例によるインクカートリッジチップの構造概略図である。 図２ａ中の検出端子の構造を示す拡大概略図である。 本発明に係る実施例２によるインクカートリッジチップが適用されるインクカートリッジの構造概略図である。 図３ａに示されたインクカートリッジが適用されるインクジェットプリンター中の装置側端子の配列構造の概略図である。 本発明に係る実施例２によるインクカートリッジチップの構造の正面概略図である。 本発明に係る実施例２によるインクカートリッジチップの構造の側面概略図である。 本発明に係る実施例２によるインクカートリッジチップの回路構造の概略図である。 本発明に係る実施例３において適用されるインクジェットプリンター中の装置側端子の配列構造の概略図である。 本発明に係る実施例３によるインクカートリッジチップの構造の正面概略図である。 本発明に係る実施例３によるインクカートリッジチップの構造の側面概略図である。 本発明に係る実施例３によるインクカートリッジチップの回路の構造概略図である。 本発明に係る実施例３における、プリンターによってすべてのインクカートリッジが装着されたかを検出する検出原理を説明するための概略図ある。 本発明に係る実施例によるインクカートリッジチップの接続端子の第１概略図である。 本発明に係る実施例によるインクカートリッジチップの接続端子の第２概略図である。 本発明に係る実施例４によるインクカートリッジチップ内の制御可能なスイッチの構造概略図である。 本発明に係る実施例６によるインクカートリッジチップ短絡検出方法を説明するフローチャートである。 本発明に係る実施例５によるインクカートリッジチップの制御可能なスイッチの構造概略図である。

ありがちな記録設備がレーザープリンター、インクジェットプリンターなど、紙を利用して画像又は文字の記録を行う各種の設備を含む。このため、それに対応して、よく見かけるインクカートリッジも、インクを収容するインクカートリッジ、トナーを収容するトナーカートリッジなどを含む。記述プロセスを簡略化するために、また技術方案が明瞭に表されるために、以下において、インクジェットプリンター及びインクジェット式インクカートリッジのみを例として、添付図面を参照しながら各実施例の技術方案を詳細に説明する。当業者が理解できるように、下記の実施例の技術方案の記述は同様に、その他の種類の印刷材料収容容器及び対応する記録設備に適用できる。同様に、インクカートリッジは、印刷用の材料、例えばトナーを収容するその他のカートリッジであってもよい。

（実施例１）
図１ａは、本発明に係る実施例１によるインクカートリッジチップが適用されるインクカートリッジの構造概略図である。図１ｂは、図１ａに示されたインクカートリッジが適用されるインクジェットプリンター中の装置側端子の配列構造の概略図である。図１ｃは、本発明に係る実施例１によるインクカートリッジチップの構造の正面概略図である。図１ｄは、本発明に係る実施例１によるインクカートリッジチップの構造の側面概略図である。図１ｅは、本発明に係る実施例１によるインクカートリッジチップの回路構造の概略図である。図１ｆは、本発明に係る実施例１によるインクカートリッジとプリンターが対応した装着の構造の概略図である。

複数のインクジェット式インクカートリッジを搭載するために、インクジェットプリンターはしばしば複数のインクカートリッジ装着部を備え、かつ各インクカートリッジ装着部にはインクジェットプリンターのプリントヘッドに接続されるインク供給針が設けられており、インクジェット式インクカートリッジから汲み取ったインクをプリントヘッド輸送するために使用される。さらに、各インクカートリッジ装着部には接触機構４が設けられる。図１ｂに示されているように、該接触機構４上には複数の装置側端子が形成され、本実施例では７個の端子を例にする。接触機構４中の７個の装置側端子４１０〜４７０は、インクカートリッジがインクジェットプリンターに挿入される挿入方向Ａにおいて所定の間隔で、挿入方向Ａに垂直する２つの行に配列される。

（第１の実施形態）
図１ａに示されているように、インクカートリッジ１は、プリント用のインクを収容するためのインクカートリッジ本体１１、上記インクカートリッジ本体１１の底壁に形成されるインク供給部１２、及びインクカートリッジ本体１１の外壁に取り外し可能に設置されるインクカートリッジチップ２を備える。インク供給部１２は、インクカートリッジ１がインクジェットプリンターに装着された後、インク供給ダクトと接続して、インクカートリッジ本体１１内のインクをプリントヘッドに輸送する。インクカートリッジチップ２は、インクカートリッジ１がインクジェットプリンターに装着された後、接触機構４と対向する。

本実施例の提供するインクカートリッジチップ２がインクカートリッジに取り外し可能に装着される。該インクカートリッジチップ２は回路基板２０１を備え、該回路基板２０１には記録設備本体の装置側端子と接触して接続するための少なくとも２つの接続端子が配置されている。インクカートリッジチップ２は、検出端子３０１、短絡検出部３０２及び短絡制御部を備える。検出端子３０１は回路基板２０１上に、接続端子と所定の間隔を隔てて隣接し、配置される。短絡検出部３０２は検出端子３０１及び／又は接続端子と電気接続し、検出端子３０１及び／又は接続端子上の電気信号変化に基づいて該検出端子３０１と接続端子との間に短絡が存在するか否かを判定するのに使用される。短絡制御部は、短絡検出部３０２と接続し、短絡の存在が検出されたときに短絡異常処理を行うのに使用される。

具体的には、図１ｃに示されているように、接続端子が配置されている表面は、回路基板２０１がインクカートリッジ本体に装着されたときに外側に露出している表面である。電気素子が回路基板２０１上に、又はインクカートリッジ本体１１上に配置されて各接続端子と接続する。接続端子はインクカートリッジがプリンターに装着されたとき装置側端子と接続して電気素子及びプリンターの間に信号を伝送する。本実施例では電気素子が回路基板２０１上に配置された記憶素子２０２であり、その接続端子２１０〜２７０が７個であることを例に、説明を行う。図１ｃ及び図１ｄに示されているように、記憶素子２０２が回路基板２０１の背面に配置され、７個の接続端子２１０〜２７０が端子組を構成し、回路基板２０１の正面に設置され、かつ図１ｅに示されているように、該７個の接続端子２１０〜２７０はプリンター上の７個の装置側端子４１０〜４７０とそれぞれ対応して接触する。記憶素子２０２はＥＥＰＲＯＭ、ＲＡＭと電池、ＦＬＡＳＨなど各性質の記憶媒体であってもよく、主にインクカートリッジの関連情報を記憶するのに使用される。関連情報は例えばインク量情報、インクカートリッジ種類などがある。７個の接続端子２１０〜２７０はいずれも上記記憶素子２０２と接続し、かつ通常長方形の形状に設置され、さらに、好ましくは、インクカートリッジがプリンターに挿入される挿入方向Ａにおいて所定の間隔で、挿入方向Ａに垂直な２行に配列される。挿入方向Ａに沿ってインク供給部１２から比較的に近い行は、下側行Ｒ１と記し、インク供給部１２から比較的に遠い行は、上側行Ｒ２と記す。図１ｃの接続端子の配列によれば、上側行Ｒ２に配置されている端子が、左から右へ順に電源端子（ＶＣＣ）２１０、リセット端子（ＳＴ）２２０及びリード／ライト端子（Ｗ／Ｏ）２３０であり、下側行Ｒ１に配置されている端子が、左から右へ順にクロック端子（ＣＬＫ）２４０、第一接地端子（ＧＮＤ）２５０、第二接地端子（ＧＮＤ）２６０、及び入力／出力端子（Ｉ／Ｏ）２７０である。かつ、上側行Ｒ２を形成する接続端子２１０〜２３０と下側行Ｒ１を形成する接続端子２４０〜２７０が互いに交互して配置されており、接続端子の中心が挿入方向Ａにおいて互いに整列しないようにしている。上述のように、７個の接続端子２１０〜２７０が７個の装置側端子とそれぞれ対応して接触しているため、各接続端子２１０〜２７０の中心部分には対応の装置側端子４１０〜４７０と接触する接触部分（ＣＰ）が形成され、かつ上側行Ｒ２に形成される接触部分と下側行Ｒ１に形成される接触部分も同様に交互配置の構成を有する。

本実施例では下記を提案する。短絡検出回路が設置されていない一部のプリンターにおける短絡によるプリンター又はインクカートリッジチップの毀損現象を低減するために、インクカートリッジチップが単独的かつ能動的に自身の短絡の有無を検出することによって、プリンターがインクカートリッジチップの異常をタイムリーに発見し、ユーザに知らせてユーザがインクカートリッジチップに対して検査をタイムリーに行い、プリンターの内部回路又はインクカートリッジチップの毀損を回避することを可能にする。

そのために、本実施例では、回路基板上に上述の接続端子の以外、検出端子と、検出端子及び／又は接続端子に接続される短絡検出部とがさらに設けられている。検出端子の数は一個又は複数個であってもよく、検出端子は、上述の複数の装置側端子のいずれとも接触しないように、上記任意の一個又は複数個の接続端子に隣接して設置されてもよい。短絡検出部は任意の検出端子とその近隣の接続端子との間の短絡状況を検出するために使用される。短絡制御部は短絡検出部の検出結果を受信した後に異常処理を行い、これにより、インクカートリッジチップの毀損を回避し、又はプリンターに例えば「インクカートリッジ装着異常」、「インクカートリッジ短絡発生」などのエラー提示（報知）を促すことができる。したがって、プリンターが印刷を継続できなくなり、ユーザはインクカートリッジに対して検査又は交換を行う。

各検出端子が任意の形状に構成されてもよく、検出を行われる接続端子に近接して配置さえされればよいのである。かつ、上述の検出端子は、検出を行われる接続端子の任意の方向に近接してもよく、ある特定の方向に設置されたときには該方向において該検出端子及び接続端子の間の短絡を検出することができる。図１ｃに示されているように、検出端子が電源端子の右側に設置されており、このため、電源端子の右側の短絡発生を検出することができる。したがって、隣接の端子との間の任意方向の短絡発生を検出可能なことを確保することができる。

図２ａは、本発明に係る１つの実施例によるインクカートリッジチップの構造概略図である。図２ｂは、図２ａ中の検出端子の構造を示す拡大概略図である。図２ａ及び図２ｂに示されているように、検出端子３０１ａは、形状が環状であり、接続端子２１０の外側に設置され、かつ、接続端子２１０との間に所定の間隔を維持している。検出端子３０１ａが接続端子２１０を囲んで設置される方式は好ましい方式であって、該接続端子の各方向における短絡現象の有無を検出するのに使用されることができる。

接続端子間の大きな電圧差による短絡は危険性がより大きいため、好ましくは、図１ｃに示されているように、上記の検出端子３０１が２つの上記接続端子の間に設置され、かつ、該２つの接続端子とはそれぞれ所定の間隔を隔てる。検出端子３０１は任意の２つの接続端子の間に設置されてもよく、特に電圧差のある２つの接続端子の間に設置されて、接続端子間の短絡の有無を検出するのに使用されることができ、図１ｃに示されているように、検出端子３０１が電源端子２１０及びリセット端子２２０の間に設置される。当業者が理解できるように、検出端子３０１が隣接する２つの接続端子の間に設置されるとき、該検出端子と該２つの接続端子のうちいずれか１つの接続端子との間の短絡を検出することによって、該２つの隣接する接続端子の間の短絡を防止するのである。

上述の各実施例では検出端子は形状が曲線の形状又は直線の形状であってもよく、短絡検出の機能さえ果たせばよいのである。

本発明に係る実施例による技術方案において、短絡検出部が検出端子及び／又は接続端子の電気信号の変化に基づいて短絡発生を判定する。短絡検出部は、ハードウェアの回路によって実現されることができ、回路基板上に配置され、好ましくは、電圧ソースと接続し、かつ検出端子及び／又は接続端子とともに電気回路を形成して電気信号の変化を検出する。この電圧ソースは別途配置されてもよく、電源端子と接続して検出用の電圧ソースとすることもできる。

検出用電気回路の形成方法は多くの種類がある。例えば、短絡検出部と検出端子を接続させ、該検出端子には初期状態では電圧がなく、又は電圧値が一定であり、該検出端子と隣接の接続端子は短絡した後、所定の電圧が印加されて、電圧又は電圧値の変化を生じさせ、これにより、短絡を検出するのである。あるいは、短絡検出部は、初期状態において検出端子に隣接する１個又は２個の接続端子に電気信号を印加してから、上述の検出端子に電気信号が存在するか否かを検出し、又はリターンしてきた電気信号が所定の値であるか否かを検出する。更なる方法では、短絡検出部は検出端子に電気信号を印加して、該検出端子よりリターンしてきた電気信号が所定の値を満足するか否かを検出する。そのほか、短絡検出部は、すべての接続端子に順に電気信号を印加して、電気信号を印加する度に検出端子での電気信号の変化を検出し、上述の検出端子と具体的にどの接続端子との間に短絡が発生したかを判定してもよい。当業者が理解できるように、上記の検出方法はそれぞれ個別に使用してもよく、組み合わせて使用してもよい。

本発明に係る実施例では、短絡制御部が短絡異常処理を行う方法も多くの種類があり、複数の方法によってプリンターにエラー提示(報知)を行わせることができる。例えば、エラーの情報をプリンターに送信する。あるいは、プリンティングの制御回路が上述の検出結果を識別できる状況では、直接に上述の検出結果をプリンター側に送信する。あるいは、チップとプリンター側との信号伝送チャンネルを切断して、チップの信号をプリンター側に送信できないようにする。

短絡制御部の具体的な実現方法も多くある。例えば、短絡制御部は、制御ユニット及び制御可能なスイッチを備えることができる。制御ユニットはハードウェア又はソフトウェアによって実現されることが可能であり、短絡検出部と接続し、短絡検出の結果が存在するか否かという制御のもとで制御可能なスイッチを制御して閉合又は開放を切り替えさせることができる。

具体的に、上記の制御ユニットと制御可能なスイッチは相互に独立した２つの部分であってもよく、例えば制御ユニットは短絡検出部の検出結果を受信しかつ判定を行う集積回路であることができる。

あるいは、短絡制御部は単に制御可能なスイッチであってもよく、該制御可能なスイッチは上記の短絡検出部と接続し、短絡検出の結果が存在するか否かという制御のもとで閉合又は開放を切り替える

短絡制御部はＮＣ型リレーであることが可能であり、通常では閉合状態にあり、短絡検出部が短絡発生を検出したときに電流を流して「開放」状態に切り替えることができる。

例えば図１ｆに示されているように、制御可能なスイッチＫ１を短絡制御部とする場合、制御可能なスイッチＫ１は上記の短絡検出部３０２と接続し、短絡検出の結果が存在するか否かという制御のもとで閉合又は開放を切り替えるために使用される。当業者が理解できるように、このとき、制御可能なスイッチＫ１は、電気信号によって閉合又は開放を直接に制御するスイッチであってもよく、また判定機能を有し、短絡検出結果を識別できたときにスイッチの切断又は接続を制御する集積回路であってもよい。

上記制御可能なスイッチＫ１を設ける目的は下記の側面にある。１つの側面では、その電気構造が簡単で制御しやすく、別の側面では、短絡が発生したときに重要な回路を切断することによりインクカートリッジの電気素子を保護し、更なる別の側面では、制御可能なスイッチがインクカートリッジとプリンターとの間の信号伝送チャンネルに設置されることが可能なため、信号伝送を切断することによってプリンターにエラー情報を送ることができる。

本実施例の電気素子は記憶素子２０２であって、記憶素子２０２と１つ又は複数の接続端子との間にそれぞれ直列に上記制御可能なスイッチが接続されて、短絡時に記憶素子２０２の毀損を回避する。

また、インクカートリッジチップには記憶素子と接続し、上記短絡制御部と異なる読み書きアクセス制御部を設けてもよい。この読み書きアクセス制御部は、プリンター側の制御指令に応じて、プリンターが記憶素子に対して読み書きの操作を行うことを許可する。さらに、短絡制御部と読み書きアクセス制御部は相互に独立して設置されても、一緒に集積されてもよい。さらに言えば、短絡制御部が制御可能なスイッチであるとき、短絡制御部と読み書きアクセス制御部は相互に独立し、短絡制御部の制御ユニットが制御可能なスイッチと分けて設置されるとき、制御ユニットと読み書きアクセス制御部が１つの素子に集積されることができる。

通常、記憶素子は、接続端子とプリンター側の対応する装置側端子との間に確立された電気接続を介してプリンターとの通信を行う。言い換えれば、記憶素子が接続端子と接続しているため、上述の制御可能なスイッチは記憶素子と接続端子との接続チャンネルに設置されて、短絡検出部の検出結果に基づいて記憶素子及びプリンターの間の通信を接続、又は切断し、これにより、短絡発生のときにインクカートリッジチップが異常処理をタイムリーに行い、プリンターにエラー提示を促すことができるのである。

本実施例では、端子組の全部の接続端子すべてが記憶素子と接続する、すなわち、記憶素子は、全部の接続端子と装置側端子との間に確立された電気接続を介してプリンターとの通信を行う。このため、本実施例では、上記端子組の任意の１つの接続端子と記憶素子との間に制御可能なスイッチを設置し、インクカートリッジチップとプリンターとの間の信号伝送チャンネルを選択的に接続又は切断することにしてもよい。当業者が理解できるように、インクカートリッジチップの安全を多重に保護するために、上記検出端子は複数個として設置されてもよく、また上記制御可能なスイッチも複数個として設置されてもよい。

好ましくは、本実施例における上記記憶素子に接続される接続端子は、電源端子、リセット端子、読み書き端子、クロック端子、第一接地端子、第二接地端子及び入出力端子を含む。好ましくは、上記検出端子が上記電源端子、第一接地端子又は第二接地端子に近接して設置される。制御可能なスイッチは３つであってもよく、それぞれ電源端子、第一接地端子及び第二接地端子と記憶素子との接続チャンネルに設置される。

下記において、本実施例の添付図面を参照してインクカートリッジチップ２の短絡検出原理を完全に説明する。

図１ｅに示されているように、インクＳ１が電源端子２１０及び検出端子３０１の間に滴下し、電源端子２１０及び記憶素子の間の接続チャンネルにスイッチが設けられており、プリンターがチップに関して短絡がないことを確認できた状況で初期化操作又は印刷操作を再度行うことを可能にするために、好ましくは、本実施例では、上記スイッチＫ１の初期状態は開放である。短絡検出部３０２の構造を簡略化するために、好ましくは、本実施例では、検出端子３０１の初期電圧が０に設定される。これにより、液滴Ｓ１又はほかの導電物質が回路基板２０１上に堆積し、電源端子２１０及び検出端子３０１をブリッジングするとき、電源端子２１０の、装置側端子４１０〜４７０を介して受け取った電圧は検出端子３０１に印加し、そして、短絡検出部３０２は検出端子３０１の電圧がゼロ値ではないことに変わったことをモニターできて、電源端子２１０との間に短絡が発生したことを判定し、かつ上記検出結果をスイッチＫ１に送信して、スイッチＫ１を開放状態に維持させる。記憶素子２０２に電源が供給されないため起動されず、これにより、プリンターは記録素子２０２との通信チャンネルを始終確立できず、即ち、記憶素子２０２に対して読み書きを始終行えず、そして、プリンターはエラーを示す。反対に、短絡検出部３０２が検出端子３０１の電圧変化をモニターできなかった場合、即ち、検出端子３０１の電圧が０を維持する場合、制御スイッチＫ１は閉合し、即ち、プリンターと記憶素子２０２との間は正常な通信が行われる。

当業者が理解できるように、検出端子は自身と第一接地端子、第二接地端子との間の短絡も検出することができる。それは検出端子の配置位置及び予め決定していた所定値を変更さえすればできるのである。上記スイッチＫ１はその他の接続端子、例えばクロック端子、第一接地端子、第二接地端子などと記憶素子との間に設置されてもよく、プリンターの装置側端子との間の信号伝送チャンネルを変更さえできればよいのである。

上述の技術方案を採用すると、インクカートリッジが記録設備に装着された初期にインクカートリッジチップ側は能動的に短絡現象を検出し、記録設備が短絡を検出したときにインクカートリッジ上の電気素子が既に毀損された可能性を低減し、かつ短絡検出回路が設置されていない記録設備に対してもそのインクカートリッジ使用安全ファクターを向上させ、記録設備が前触れなく故障する状況を回避することができる。

（実施例２）
図３ａは、本発明に係る実施例２によるインクカートリッジチップが適用されるインクカートリッジの構造概略図である。図３ｂは、図３ａに示されたインクカートリッジが適用されるインクジェットプリンターの装置側端子の配列構造の概略図である。図３ｃは、本発明に係る実施例２によるインクカートリッジチップの構造の正面概略図である。図３ｄは、本発明に係る実施例２によるインクカートリッジチップの構造の側面概略図である。図３ｅは、本発明に係る実施例２によるインクカートリッジチップの回路の構造概略図である。

本発明の実施例２では、短絡制御部の制御ユニット及び読み書きアクセス制御部は一緒に集積されて「制御部」と称され、例えば図３ｅに示された制御部３０３ｂである。明らかに、この時の制御可能なスイッチＫ２は制御ユニットと分けて設置され、即ち、制御部３０３ｂと接続している。

本発明の実施例２では、電気素子の種類は具体的には２つであり、それぞれ第一電気素子及び第二電気素子であり、かつ該第一電気素子の駆動電圧が第二電気素子の駆動電圧より小さい。上記接続端子の種類は２つであり、それぞれ第一電気素子に接続された第一接続端子、及び第二電気素子に接続された第二接続端子である。上記検出端子は上記第一接続端子及び第二接続端子の間に接続される。本実施例では、検出端子を駆動電圧の異なる電気素子に対応する異なる接続端子の間に設置しているため、短絡時に高電圧が電気素子を毀損してしまうことを有効に回避することができる。

本実施例では、好ましくは、上記第二接続端子の数量は少なくとも２つであり、上記制御可能なスイッチは２つの第二接続端子の間に直列に接続され、閉合又は開放を切り替えることにより上記第二電気素子から記録設備本体に送られた信号を変更するために使用される。下記の点において実施例１と異なる、即ち、制御可能なスイッチは接続端子と任意の１つの電気素子との間に設置されても該電気素子と記録設備本体との間の信号伝送チャンネルを変更することができ、また２つ以上の接続端子の間に設置されても信号伝送チャンネルを変更することができる。

本実施例では、記憶素子５０２は依然回路基板５０１上に設置され、第二電気素子はインクカートリッジ本体１１上に設置されてもよく、又はチップ上に設置されてもよく、具体的な要求に応じて選択が行われ得る。それに対応して、チップ上には記憶素子５０２に接続される複数の第一接続端子５３０、５７０以外、第二電気素子に接続される複数の第二接続端子５１０、５２０、５４０−５６０がさらに設置されており、かつ、該複数の第二接続端子５１０、５２０、５４０−５６０は同様にプリンター側の対応する装置側端子６１０、６２０、６４０−６６０と接触して電気接続を確立する。第二電気素子と記憶素子５０２との間に電圧差が存在するため、第一接続端子と第二接続端子との間に短絡が発生した場合、第二電気素子又は記憶素子５０２は毀損を受ける可能性がある。

本実施例では、２つの電気素子の間の短絡に関してできるだけ早く警報を出すために、好ましくは、検出端子３０１ｂは、異なる電気素子に接続される２つの隣接する接続端子の間に設置され、そうすることにより、第二電気素子も対応する接続端子を介してプリンターと通信するため、したがって、このような状況では、チップ及びプリンターの間の通信を接続又は切断するための制御可能なスイッチは、記憶素子５０２及びその対応する接続端子の間のみではなく、第二電気素子及びその対応する接続端子の間にも設置されてよい。さらに、第二電気素子の両端がそれぞれ２つの接続端子と接続しているとき、２つの第二接続端子の間に設置されてもよく、あるいは、第二電気素子からプリンターに出力される信号を直接に修正して１つのエラー信号とし、これにより、チップが異常処理を行い、プリンターがエラーを報告する。

実施例では、第一電気素子が記憶素子５０２であり、第二電気素子が圧電センサ１０であることを例に説明を行う。該圧電センサはインク量の多少を実時間で検出するために使用される。

図３ａに示されているように、インクカートリッジ本体１１に圧電センサ１０が設けられている。プリンター側の複数の装置側端子６１０−６７０は同様にインクカートリッジの挿入方向Ａに沿って２行に配列され、それに対応して、チップの回路基板５０１上には同様な配列方式の２行の接続端子が設けられており、そのうち、リセット端子５１０、クロック端子５２０、第一接地端子５４０、電源端子５５０、及びデータ端子（Ｉ／Ｏ）５６０はいずれも記憶素子５０２と接続するが、第一センサ端子５３０及び第二センサ端子５７０が第二接続端子として圧電センサ１０と接続し、かつ、挿入方向Ａにおいて前端側の一行の両側に位置する。そのほか、圧電センサ１０がインク量の検出を行うときの動作電圧は約３６Ｖ、記憶素子５０２の駆動電圧３．６Ｖよりはるかに高い。

上述の構造が設置されているインクカートリッジがプリンターに装着された後、プリンターは記憶素子５０２をアクセスする必要があるのみならず、予め設定されたリターン信号を受信できるか否かを検出するために、圧電センサ１０に対して電圧（動作電圧３６Ｖ、又はその他の比較的に低い電圧、例えば５Ｖ）を印加する必要もあり、これによって、該圧電センサ１０が正常であるか否かを判定する。上述の２つの操作がいずれも正常であるときのみ、プリンターはインクカートリッジが正常に使用できると判定し、それ以外は、インクカートリッジに異常が存在するとして判定し、エラーを示す。

上述の予め設定された条件に基づいて、本実施例では、制御可能なスイッチＫ２は第一センサ端子５３０及び第二センサ端子５７０の間に設置され、かつ制御可能なスイッチＫ２の初期状態が開放である。図３ｅに示されているように、インクＳ２が第一センサ端子５３０及び検出端子３０１ｂの間に滴下したとき、プリンターが装置側端子４１０〜４７０を経由して第一センサ端子５３０に印加した高電圧は、検出端子３０１ｂに印加し、検出端子３０１ｂの電気信号を変更させ、これにより、短絡検出部３０２ｂは短絡の発生を判定し、かつ検出結果を制御部３０３ｂに送信し、制御可能なスイッチＫ２を制御して開放の状態に維持させて、圧電センサ１０はフィードバック信号をプリンターに送信できずに、そして、プリンターはエラーを示す。

当業者が理解できるように、もし上述の電気素子がアナログ回路である場合、即ち、常に特定周波数の信号をプリンターに送信する場合、該特定周波数の信号と異なる偽信号を予め記憶することによって、短絡検出部３０２ｂが検出端子３０１ｂと高電圧端子又は定電圧端子との間の短絡の存在を検出したとき、制御部は上述予め記憶された偽信号をプリンターに送信して、プリンターにエラーを警報させる。

（実施例３）
図４ａは、本発明に係る実施例３において適用されるインクジェットプリンター中の装置側端子の配列の構造概略図である。図４ｂは、本発明に係る実施例３によるインクカートリッジチップの構造の正面概略図である。図４ｃは、本発明に係る実施例３によるインクカートリッジチップの構造の側面概略図である。図４ｄは、本発明に係る実施例３によるインクカートリッジチップの回路の構造概略図である。

本発明に係る実施例３において、上述の接続端子は２種類があり、それぞれインストール検出接続端子と、電気素子に接続される電気接続端子とである。該検出端子は上記インストール検出接続端子及び電気接続端子の間に設置される。

インストール検出接続端子は、通常記録設備がチップ上の接続端子の短絡を検出するために使用するものであって、回路基板上に設置され、かつその他の電気接続端子と近く隣接して配置され、隣接の接続端子の短絡情報を検出するために使用され、かつ検出結果を記録設備にフィードバックして、記録設備がインクカートリッジに短絡が存在するか否かを検出できるようにする。

好ましくは、上記インストール検出接続端子７１０、７４０の数量が２であり、上記制御可能なスイッチＫ３は２つのインストール検出接続端子７１０、７４０の間に直列に接続されて、閉合又は開放を切り替えることによって該インストール検出接続端子７１０、７４０より記録設備本体に伝送されたインストール信号を変更する。

図４ａに示されているように、本実施例では、プリンター側は、短絡検出回路、少なくとも１つの第一装置側端子８２０、８３０、８６０−８８０、少なくとも１つの第二装置側端子８５０、８９０、及び少なくとも１つの第三装置側端子８１０、８４０を備え、かつ上記少なくとも１つの第三装置側端子８１０、８４０は短絡検出回路と接続する。

図４ｂ〜図４ｄに示されているように、本実施例では、電気素子が記憶素子７０２と、回路基板７０１上に設置された抵抗Ｒとを含むことを例に説明を行う。抵抗Ｒが動作状態では比較的に高い電圧、例えば４２Ｖを印加されている。記憶素子７０２の第一接続端子７２０、７３０、７６０〜７８０が５つあり、それぞれ第一装置側端子８２０、８３０、８６０〜８８０と対応して接触する。抵抗Ｒの第二接続端子７５０、７６０が２つあり、それぞれ第二装置側端子８５０、８９０と対応して接触する。そのほかに設置されている２つのインストール検出接続端子７１０、７４０はそれぞれ第三装置側端子８１０、８４０と対応して接触する。

通常、インストール検出接続端子は、第二接続端子との間に短絡が存在するかを検出するために使用され、第二接続端子と隣接のインストール検出接続端子との間に短絡が発生したとき、プリンターの短絡検出回路は第三装置側端子の電圧変化、又は第二装置側端子の電圧変化、又は出力信号の変化に基づいて上述の短絡発生を検出する。しかし、上述の短絡検出はしばしばプリンターが初期検出を終えた後に行われるので、時期的に遅く、そのため、上述の短絡が検出されたときに記憶素子又はその他の電気素子が既に毀損された可能性がある。

上述の状況の発生を回避するために、本実施例では、回路基板上に検出端子、短絡検出部、及び短絡制御部をさらに設置する。そのうち、検出端子は第二接続端子及びインストール検出接続端子の間に設置され、かつ本実施例では、短絡制御部と読み書きアクセス制御部が一緒に集積され、「制御部」と称され、即ち、図４ｅに示されている制御部３０３ｃである。明らかに、この時の制御可能なスイッチＫ２の制御ユニットが分けて設置され、即ち、制御部３０３と接続する。

本実施例では、プリンターは、インクカートリッジの装着状況を確認するために、上記の実施例２において説明した記憶素子のアクセス及びセンサ検出の動作の以外、しばしばすべてのインクカートリッジがプリンターに装着されたか否かのことについても検出を行う。図５は、本発明に係る実施例３におけるすべてのインクカートリッジがプリンターに装着されたか否かのことについてプリンターが検出を行う検出原理を示す概念図である。以下、プリンター側がブラック（ＢＫ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）等の４つのインクカートリッジを装着することを例に、図５に基づいてプリンターの検出原理を説明する。

図５に示されているように、各インクカートリッジにはプリンター側の対応する第三装置側端子８１０、８４０にそれぞれ接続される２つのインストール検出接続端子７１０、７４０が設置され、かつ各インクカートリッジの２つのインストール検出接続端子７１０、７４０は導線によって互いに接続している。図５から分かるように、第ｎインクカートリッジの第二インストール検出接続端子７４０と第ｎ＋１インクカートリッジの第一インストール検出接続端子７１０が、対応する第三装置側端子８１０、８４０によって互いに接続し、ここでは、ｎ＝１、２、３である。第一インクカートリッジの第一インストール検出接続端子７１０がプリンター側に設置された波形発生部と接続し、第四インクカートリッジの第二インストール検出接続端子７４０がプリンター側に設置された装着検出部と接続する。すべてのインクカートリッジが正確にプリンターのインクカートリッジ装着部に装着された場合、波形発生部と装着検出部は順に各インクカートリッジのインストール検出接続端子を介して互いに接続される。このため、インクカートリッジが１つでも装着されなかった、又は装着が不良の場合、第三装置側端子又はインクカートリッジのインストール検出接続端子のうちの１つは未接触又は接触不良となり、波形発生部と装着検出部が非接続状態にある。したがって、装着検出部は、波形発生部が発生した検査信号Ｄｉｎに対応する応答信号Ｄｏｕｔを受信したか否かに基づいて、すべてのインクカートリッジが装着されたか、及び各インクカートリッジのインストール検出接続端子のうち未接触又は接触不良の端子がないかを判定することができる。

このため、上述の原理によれば、図４ｄに示されているように、短絡検出部３０２が検出端子３０１ｃとインストール検出接続端子又は第二接続端子との間の短絡を検出し、プリンター及びインクカートリッジの間の通信を中断しなければならないとき、実施例１又は２において述べた、制御可能なスイッチが記憶素子及び任意の第一接続端子との間、又は２つの第二接続端子の間に設置され得ることの以外、制御可能なスイッチＫ３は、２つのインストール検出接続端子７１０、７４０の間に設置されてもよい。このため、インクＳ３がインストール検出接続端子７１０及び検出端子３０１ｃ上に付着する場合、短絡検出部３０２は上述の短絡を検出したとき、すぐに制御可能なスイッチＫ３を制御して開放させ、そして、プリンター側の装着検出部は特定の期間内に対応する出力信号Ｄｏｕｔを受信できず、インクカートリッジの装着に異常ありと認識してエラーを示し、これにより、ユーザにインクカートリッジの再度チェックを促す。

当業者が理解できるように、仮にプリンター側に図５に示されているような装着検出部が設置されなくても、上述の２つのインストール検出接続端子の間が依然として互いに接続して信号をプリンターにフィードバックするならば、上記制御可能なスイッチは同様に２つのインストール検出接続端子の間に設置されてもよい。

当業者が理解できるように、チップ上に１つのインストール検出接続端子のみが設置され、かつ該インストール検出接続端子がその他の接続端子と接続してインクカートリッジの装着（インストール）の検出を行う場合、上述の制御可能なスイッチは、インストール検出接続端子及び該接続端子の間に設置されてもよく、即ち、その他の接続端子はインストール検出接続端子を兼ねていることに相当する。

上述の実施例に基づいて、当業者が理解できるように、記憶素子及びその接続端子に対して、制御可能なスイッチは任意の１つ又は複数の接続端子と記憶素子との間に設置されてもよい。２つの電気素子とその各自の接続端子に対しては、制御可能なスイッチは任意の１つ又は複数の第一接続端子と記憶素子との間に、及び／又は２つの直列に接続される第二接続端子の間に設置されてもよい。２つの電気素子及びインストール検出接続端子が存在する場合、任意の１つ又は複数の接続端子と記憶素子との間に、２つの直列に接続される第二接続端子の間に、及び／又は２つの直列に接続されるインストール検出接続端子の間に設置されてもよい。上記の制御可能なスイッチの設置位置は要求に応じて調整することができる。

当業者が理解できるように、端子組の各接続端子と対応する装置側端子との接触を確保する前提のもとで、上述の端子組の接続端子７１０’〜 ７９０’は図６に示されているように一列に配列される配列方式を採用してもよく、検出端子３０１ｄが接続端子７１０’の外側を囲んで設置される。上述の端子組の接続端子９１０〜 ９９０の形状が図７に示されているように（検出端子が図において示されていない）不規則な形状に設置されることができる。

当業者が理解できるように、上述のインクカートリッジチップはインクカートリッジ上のみではなく、インクカートリッジを収容する構造体上にも設置されることができる。

（実施例４）
図８は、本発明に係る実施例４によるインクカートリッジチップ内の制御可能なスイッチの構造概略図である。上述の実施例の制御可能なスイッチが、好ましくは、電界効果型トランジスターであり、該電界効果型トランジスターの制御ポートが上記検出端子と接続する。

図８に示されているように、該電界効果型トランジスターは、具体的にはＰＭＯＳトランジスター（Ｐ型電界効果型トランジスター）であり、ＰＭＯＳトランジスターの制御端が検出端子３０１ｃと接続する。

当業者が理解できるように、上述の短絡検出部、短絡制御部はハードウェア回路によって構成されることができる。図８に示されているように、上述の実施例３を例として、２つのインストール検出接続端子７１０、７４０の間にＰＭＯＳトランジスターが短絡制御部として設置され、かつＰＭＯＳトランジスターは、Ａ、Ｂ、Ｃの３つのポートを有し、ポートＡとポートＢがそれぞれ２つのインストール検出接続端子７１０、７４０と接続し、制御ポートＧが検出端子３０１ｃと接続する。２つのインストール検出接続端子７１０、７４０がそれぞれ対応する第三装置側端子を介してプリンターに接続され、かつ２つのインストール検出接続端子７１０、７４０が互いに接続されるため、ポートＡがプリンターの信号入力端に相当し、ポートＢがプリンターの信号出力端に相当し、このため、ポートＡが信号を受信しなかったときは、ポートＡとポートＢとの間が開放であり、反対に、ポートＡが信号を受信するときは、ポートＡとポートＢが接続しており、２つのインストール検出接続端子７１０、７４０の間は導通している。また、検出端子３０１ｃとインストール検出接続端子７１０、７４０との間に短絡が発生したとき、即ち、制御ポートＧがハイレベルのとき、このときのポートＡとポートＢの間の通信がストップし、即ち、両者間が切断されていることに相当する。明らかに、上述のＰＭＯＳトランジスターの制御ポートＧと検出端子３０１ｃとの接続は短絡検出部と短絡制御部に相当する。当業者が理解できるように、上述のハードウェア回路がその他の電気素子又はロジック回路構成を採用してもよい。

上述の各実施例の技術方案では、上記短絡制御部が信号送信ユニットであってもよく、上記短絡検出部と接続し、かつ接続端子とも接続して、短絡が検出されたときに上記接続端子を介してインクカートリッジチップに接続される記録設備本体へ検出結果又は短絡異常信号を送信するために使用される。短絡異常信号はインクカートリッジチップと記録設備本体との間の既に存在している信号を改変することによって得られてもよく、短絡制御部が自ら生成した信号又は予め記憶したエラー信号であってもよく、あるいは短絡制御部が短絡検出部の検出結果を、記録設備本体の識別及びエラー提示のために該記録設備本体に送信したものであってもよい。

本発明に係る実施例はインクカートリッジをさらに提供し、該インクカートリッジはインクカートリッジ本体及び電気素子を備え、かつ本発明に係る任意の実施例が提供するインクカートリッジチップをさらに備え、上記電気素子が上記インクカートリッジチップの回路基板上及び／又はインクカートリッジ本体上に設置される。

また、本発明に係る実施例は、記録設備をさらに提供し、該記録設備が記録設備本体及びインクカートリッジを含み、該記録設備本体上には装置側端子が設置され、該インクカートリッジが本発明に係る任意の実施例の提供するインクカートリッジを採用する。インクカートリッジが記録設備に装着された状態において、装置側端子と接続端子は１対１のように対応して接触し、互いに接続される。

（実施例５）
図１０は、本発明に係る実施例５によるインクカートリッジチップの制御可能なスイッチの構造概略図である。本実施例では、上述の実施例における２つのインストール検出接続端子の間に設置された制御可能なスイッチを例として説明を行う。

上述の短絡制御部が制御ユニット及び制御可能なスイッチを備え、かつ該制御可能なスイッチは第一電界効果型トランジスターＫ３であり、第一電界効果型トランジスターＫ３は入力端及び出力端を介して２つのインストール検出接続端子７１０、７４０の間に接続される。上述の制御ユニットは第一ダイオード１０１、第一キャパシタ１０２及び第二電界効果型トランジスターＫ４を備え、該第一電界効果型トランジスターＫ３は、その入力端が第一ダイオード１０１を介して制御端に接続され、その制御端が第一キャパシタ１０２を通じて接地される。第二電界効果型トランジスターＫ４は入力端及び出力端を介して第一電界効果型トランジスターＫ３の制御端及びグランドの間に接続される。短絡検出部３０２は第二ダイオードであり、第二電界効果型トランジスターＫ４の制御端に接続される。

本実施例では、第一電界効果型トランジスターＫ３及び第二電界効果型トランジスターＫ４は具体的にはＮＭＯＳ（Ｎ型電界効果型トランジスター）である。図１０より分かるように、チップにおいて短絡が発生していないとき、即ち、短絡検出部３０２が短絡を検出していないとき、第二電界効果型トランジスターＫ４は開放状態にあり、このとき、インクジェットプリンターがインストール検出接続端子７１０より検査信号Ｄｉｎを入力されたとき、即ち、プリンターが該チップに電気を供給するとき、第一電界効果型トランジスターＫ３の制御端Ｂ点はハイレベルに変化し、第一電界効果型トランジスターＫ３の入力端と出力端の間が導通し、即ち、２つのインストール検出接続端子７１０、７４０が第一電界効果型トランジスターＫ３を介して互いに接続し、上述の検査信号Ｄｉｎをインストール検出接続端子７４０より出力する。上述のＢ点が常に安定的にハイレベルにあることを確保するために、好ましくは、Ｂ点が第一キャパシタ１０２と直列に接続し、即ち、プリンターがチップに電力を供給するとき、第一キャパシタ１０２は蓄電状態にある。

検出端子３０１ｃ上に短絡が発生したとき、このときの短絡検出部３０２はブレークダウンし、第二電界効果型トランジスターＫ４は閉合し、その一端がグランドに接地されるため、Ｂ点とは短絡したＡ点を直接に接地させる。言い換えれば、このとき、第一電界効果型トランジスターＫ３の、Ｂ点に接続される制御端がハイレベルからローレベルに変化し、そのため、第一電界効果型トランジスターＫ３が開放となる。明らかに、２つのインストール検出接続端子７１０、７４０が互いに接続できない。即ち、検査信号Ｄｉｎはインストール検出接続端子７４０を介して出力できず、これにより、プリンターがエラーを示して、ユーザにインクカートリッジのチェックを促す。

当業者が理解できるように、上述の第一電界効果型トランジスターＫ３及び第二電界効果型トランジスターＫ４はＰＭＯＳを採用してもよく、ただし、このときの上記第一キャパシタ１０２は無視されてもよい。さらに、上記第一ダイオード１０１は、端子７１０より入力される電流の安定を防止するために設置されるため、同様に無視されてもよい。

（実施例６）
図９は、本発明に係る実施例６によるインクカートリッジチップ短絡検出方法を説明するためのフローチャートである。本方法は上述の実施例の提供するインクカートリッジチップに基づいて実施される。該方法は下記のステップを含む：
ステップ９１０：検出端子及び／又は接続端子上の電気信号の変化を取得し、該検出端子及び接続端子の間に短絡の有無を検出し、ここでは、検出端子がインクカートリッジチップの回路基板上に配置され、かつ該回路基板上に配置された接続端子とは所定の間隔で隣接して配置される；
ステップ９２０：検出端子及び接続端子の間に短絡を検出したとき、短絡異常処理を実施する。

上述の実施例１に示されたインクカートリッジチップによれば、回路基板上に配置された電気素子が記憶素子であり、記憶素子と任意の１つ又は複数の接続端子との間に制御可能なスイッチがそれぞれ直列に接続され、この場合、検出端子及び接続端子の間に短絡を検出したとき、短絡異常処理を実施することは好ましくは下記を含む：
検出端子及び接続端子の間に短絡を検出したとき、制御可能なスイッチが開放状態にあるように該制御可能なスイッチを制御する。

上述の実施例２に示されたインクカートリッジチップによれば、インクカートリッジに配置された電気素子は２種類があり、それぞれ第一電気素子及び第二電気素子であり、かつ第一電気素子の駆動電圧が第二電気素子の駆動電圧より小さい。上述の接続端子は２種類があり、それぞれ第一電気素子に接続された第一接続端子及び第二電気素子に接続された第二接続端子である。上述の検出端子が第一接続端子及び第二接続端子の間に接続される。第二接続端子の数は少なくとも２つであり、制御可能なスイッチは２つの第二接続端子の間に設置される。

この場合、検出端子及び接続端子の間に短絡を検出したとき、短絡異常処理を実施することは具体的に下記を含む：
検出端子及び第二接続端子の間に短絡を検出したとき、制御可能なスイッチが開放状態にあるように該制御可能なスイッチを制御して、第二電気素子より記録設備本体に伝送した信号を変化させる。

上述の実施例３に示されたインクカートリッジチップによれば、上述の接続端子は２種類があり、それぞれインストール検出接続端子及び電気素子に接続される電気接続端子である。上述の検出端子がインストール検出接続端子及び電気接続端子の間に接続される。インストール検出接続端子の数は２つであり、制御可能なスイッチは２つのインストール検出接続端子の間に直列に接続される。

この場合、検出端子及び接続端子の間に短絡を検出したとき、短絡異常処理を実施することは具体的に下記を含む：
検出端子及び第二接続端子の間に短絡を検出したとき、制御可能なスイッチが開放状態にあるように該制御可能なスイッチを制御して、インストール検出接続端子より記録設備本体に伝送したインストール信号を変化させる。

検出端子及び接続端子の間に短絡を検出したとき、短絡異常処理を実施する操作は上述の複数の好ましい方式に限定されない。検出端子及び接続端子の間に短絡を検出したとき、接続端子を通じて検出結果又はエラー信号を記録設備本体に伝送してもよい。あるいは、検出端子及び接続端子の間に短絡を検出したとき、インクカートリッジチップと記録設備本体との間の信号伝送チャンネルを切断（開放）してもよい。

明らかに、本発明に係る実施例の技術方案を採用すると、インクカートリッジが記録設備に装着されたとき、その上のチップが能動的かつ独立的に短絡検出を行うことが可能であり、記録設備側に短絡検出回路を設ける必要がなく、かつ任意の時刻に短絡検出を行うことができ、例えば、記録設備がチップに対して初期検出を行う前に、印刷を行う時など、これにより、短絡検出を行う時点が遅いために記録設備又はインクカートリッジ上の素子が毀損されることを回避することが可能となり、かつ、すでにマーケットで流通し、短絡検出回路が設置されていない記録設備も実時間（リアルタイム）で短絡検出を行うことができ、このタイプの記録設備の安全性を大きく向上させることができる。

当業者が理解できるように、上述の各方法実施例を実現する全部又は部分のステップは、プログラムによって関連のハードウェアを指示しても実現できる。該プログラムはコンピュータが読み出し可能な記録媒体に記憶されてもよい。該プログラムが実施されるとき、実施されるのは、上述の各方法実施例のステップを含む。また、記録媒体は、ＲＯＭ、ＲＡＭ、磁気ディスク又は光ディスクなど、プログラムコードを記憶できる各種類の媒体を含む。

最後に説明しなければならないことは下記である。以上の各実施例が本発明の技術方案を説明するためのみに使用されるものであって、それを限定するものではない。上述の各実施例を参照しながら本発明を詳細に説明したが、当業者が理解すべきように、当業者が依然として上述の各実施例に記載の技術方案を改変し、又はその中の一部もしくは全部の技術的特徴を均等的に置換することができる。しかし、このような改変又は置換は、対応の技術方案の本質を、本発明に係る各実施例の技術方案の範囲から逸脱させるものではない。

Claims (17)

1. インクカートリッジに取り外し可能に装着されたインクカートリッジチップであって、前記インクカートリッジチップが回路基板を備え、前記回路基板上に記録設備本体の装置側端子と接触して接続する少なくとも２つの接続端子が配置され、
   前記回路基板上に、前記少なくとも２つの接続端子のうち検出すべき接続端子と所定の距離間隔で隣接して配置され、前記記録設備本体の装置側端子と接触接続しない検出端子と、
   前記検出端子及び／又は前記検出すべき接続端子と電気接続し、前記検出端子及び／又は前記検出すべき接続端子上の電気信号の変化に基づいて前記検出端子及び前記検出すべき接続端子の間に短絡が存在するか否かを判定するための短絡検出部と、
   前記短絡検出部に接続され、前記２つの接続端子のうちの少なくとも１つに接続され、短絡の存在を検出したときに短絡異常処理を行うための短絡制御部と、を備え、
   前記短絡異常処理は、前記短絡制御部に接続された接続端子から前記記録設備本体に伝送された信号を変更させる処理、又は、前記短絡制御部に接続された接続端子を介して前記記録設備本体に検出結果もしくは短絡異常信号を送信する処理であることを特徴とするインクカートリッジチップ。
2. 前記検出端子は、形状が環状形であり、前記検出すべき接続端子の外側を囲んで設置され、かつ前記検出すべき接続端子から所定の距離間隔を維持する、ことを特徴とする請求項１に記載のインクカートリッジチップ。
3. 前記検出端子は、２つの前記検出すべき接続端子の間に設置され、かつ２つの前記検出すべき接続端子からそれぞれ所定の距離間隔を維持する、ことを特徴とする請求項１に記載のインクカートリッジチップ。
4. 前記短絡制御部は制御ユニットと制御可能なスイッチとを備え、前記制御ユニットは前記短絡検出部と接続し、短絡検出結果が存在するか否かという制御のもとで前記制御可能なスイッチを制御して閉合又は開放を切り替えさせるために使用され、あるいは、前記短絡制御部は制御可能なスイッチであり、該制御可能なスイッチは前記短絡検出部と接続し、短絡検出結果が存在するか否かという制御のもとで閉合又は開放を切り替えるために使用され、
   前記制御可能なスイッチは、前記少なくとも２つの接続端子のうちの、前記短絡制御部に接続された少なくとも１つの接続端子と、前記インクカートリッジチップの電気素子との間に接続され、又は、前記少なくとも２つの接続端子のうちの、前記短絡制御部に接続された少なくとも２つの接続端子の間に接続されることを特徴とする請求項１〜３のいずれか一項に記載のインクカートリッジチップ。
5. インクカートリッジに配置された電気素子は２種類があり、それぞれ第一電気素子及び第二電気素子であり、かつ前記第一電気素子の駆動電圧が第二電気素子の駆動電圧より小さく、
   前記少なくとも２つの接続端子は２種類があり、それぞれ第一電気素子に接続される第一接続端子、及び第二電気素子に接続される第二接続端子であり、
   前記検出端子は前記第一接続端子と第二接続端子との間に設置される、ことを特徴とする請求項４に記載のインクカートリッジチップ。
6. 前記第二電気素子に接続される第二接続端子の数量が少なくとも２であり、
   前記制御可能なスイッチが２つの第二接続端子の間に直列に接続され、開放又は閉合を切り替えることにより前記第二電気素子から記録設備本体に伝送された信号を変更させるために使用される、ことを特徴とする請求項５に記載のインクカートリッジチップ。
7. 前記第一電気素子が記憶素子であり、前記第二電気素子が圧電センサである、ことを特徴とする請求項６に記載のインクカートリッジチップ。
8. 前記接続端子は２種類があり、それぞれインストール検出接続端子、及び電気素子に接続される電気接続端子であり、
   前記検出端子は前記インストール検出接続端子と電気接続端子との間に設置される、ことを特徴とする請求項４に記載のインクカートリッジチップ。
9. 前記インストール検出接続端子の数量が２であり、
   前記制御可能なスイッチが、２つのインストール検出接続端子の間に直列に接続され、開放又は閉合を切り替えることにより前記インストール検出接続端子から記録設備本体に伝送されたインストール信号を変更させるために使用される、ことを特徴とする請求項８に記載のインクカートリッジチップ。
10. 前記短絡制御部は信号送信ユニットであり、短絡の存在を検出したときに、前記少なくとも２つの接続端子のうちの、前記短絡制御部に接続された前記少なくとも１つの接続端子を介して前記記録設備本体に検出結果又は短絡異常信号を送信するために使用される、ことを特徴とする請求項１〜３のいずれか一項に記載のインクカートリッジチップ。
11. インクカートリッジ本体及び電気素子を有するインクカートリッジであって、
    前記請求項１〜３、１０のいずれか一項に記載のインクカートリッジチップをさらに備え、
    前記電気素子が前記インクカートリッジチップの回路基板上に及び／又は前記インクカートリッジ本体上に設置される、ことを特徴とするインクカートリッジ。
12. インクカートリッジ本体を有するインクカートリッジであって、
    前記請求項４〜９のいずれか一項に記載のインクカートリッジチップ及び電気素子をさらに備え、
    前記電気素子が前記インクカートリッジチップの回路基板上に及び／又は前記インクカートリッジ本体上に設置される、ことを特徴とするインクカートリッジ。
13. インクカートリッジチップ短絡検出方法であって、
    インクカートリッジチップにおける短絡検出部は、検出端子及び／又は検出すべき接続端子上の電気信号の変化を取得し、前記検出端子及び前記検出すべき接続端子の間に短絡の有無を検出するステップと、
    前記短絡検出部が前記検出端子及び前記検出すべき接続端子の間に短絡を検出したとき、インクカートリッジチップにおける短絡制御部が接続された少なくとも１つの接続端子を通じて短絡異常処理を実施するステップと、を含み、
    前記検出端子が前記インクカートリッジチップの回路基板上に、かつ該回路基板上に配置された検出すべき接続端子とは所定の距離間隔で隣接して配置され、前記検出端子は記録設備本体の装置側端子と接触接続せず、前記短絡検出部は前記検出端子及び／又は前記検出すべき接続端子と電気接続し、前記短絡制御部は前記短絡検出部と電気接続し、前記接続端子は前記記録設備本体の装置側端子と接触して接続するために使用され、前記接続端子は前記検出すべき接続端子を含み、
    前記短絡異常処理は、前記短絡制御部に接続された接続端子から前記記録設備本体に伝送された信号を変更させる処理、又は、前記短絡制御部に接続された接続端子を介して前記記録設備本体に検出結果もしくは短絡異常信号を送信する処理である、ことを特徴とするインクカートリッジチップ短絡検出方法。
14. 前記短絡制御部は制御可能なスイッチを備え、前記回路基板上に配置された電気素子は記憶素子であり、該記憶素子と任意の１つ又は複数の接続端子との間に前記制御可能なスイッチがそれぞれ直列に接続され、この場合、前記短絡検出部が前記検出端子及び前記検出すべき接続端子の間に短絡の存在を検出したとき、インクカートリッジチップにおける短絡制御部が短絡異常処理を実施するステップは、
    前記短絡検出部が前記検出端子及び前記検出すべき接続端子の間に短絡の存在を検出したとき、前記短絡制御部が前記制御可能なスイッチが開放状態にあるように該制御可能なスイッチを制御して前記記憶素子を保護するステップを含む、
    ことを特徴とする請求項１３に記載のインクカートリッジチップ短絡検出方法。
15. 前記短絡制御部は制御可能なスイッチを備え、インクカートリッジに配置された電気素子は２種類があり、それぞれ第一電気素子及び第二電気素子であり、かつ前記第一電気素子の駆動電圧が第二電気素子の駆動電圧より小さく、
    前記接続端子は２種類があり、それぞれ第一電気素子に接続された第一接続端子及び第二電気素子に接続された第二接続端子であり、
    前記検出端子が前記第一接続端子及び第二接続端子の間に設置され、
    前記第二接続端子の数は少なくとも２であり、
    前記制御可能なスイッチは２つの第二接続端子間に直列に設置され、
    この場合、前記短絡検出部が前記検出端子及び前記検出すべき接続端子の間に短絡の存在を検出したとき、インクカートリッジチップにおける短絡制御部が短絡異常処理を実施するステップは、
    前記短絡検出部が前記検出端子及び前記第二接続端子の間に短絡の存在を検出したとき、前記短絡制御部が該制御可能なスイッチが開放状態にあるように該制御可能なスイッチを制御して、前記第二電気素子より記録設備本体に伝送した信号を変化させるステップを含む、
    ことを特徴とする請求項１３に記載のインクカートリッジチップ短絡検出方法。
16. 前記短絡制御部は制御可能なスイッチを備え、前記接続端子は２種類があり、それぞれインストール検出接続端子及び電気素子に接続される電気接続端子であり、
    前記検出端子が前記インストール検出接続端子及び電気接続端子の間に設置され、
    前記インストール検出接続端子の数は２つであり、前記制御可能なスイッチは２つのインストール検出接続端子間に直列に接続され、
    この場合、前記短絡検出部が前記検出端子及び前記検出すべき接続端子の間に短絡の存在を検出したとき、インクカートリッジチップにおける短絡制御部が短絡異常処理を実施するステップは、
    前記短絡検出部が前記検出端子及び第二接続端子の間に短絡の存在を検出したとき、前記短絡制御部が前記制御可能なスイッチが開放状態にあるように該制御可能なスイッチを制御して、前記インストール検出接続端子より記録設備本体に伝送したインストール信号を変更させるステップを含む、
    ことを特徴とする請求項１３に記載のインクカートリッジチップ短絡検出方法。
17. 前記短絡検出部が前記検出端子及び前記検出すべき接続端子の間に短絡の存在を検出したとき、インクカートリッジチップにおける短絡制御部が短絡異常処理を実施するステップは、
    前記短絡検出部が前記検出端子及び接続端子の間に短絡の存在を検出したとき、インクカートリッジチップにおける短絡制御部が接続された接続端子を通じて検出結果又はエラー信号を記録設備本体に伝送するステップ、あるいは、
    前記短絡検出部が前記検出端子及び接続端子の間に短絡の存在を検出したとき、インクカートリッジチップにおける短絡制御部がインクカートリッジチップと記録設備本体との間の信号伝送チャンネルを切断するステップを含む、
    ことを特徴とする請求項１３に記載のインクカートリッジチップ短絡検出方法。

Images