JP6610962B2 - 固体撮像素子、ａｄ変換器、および電子機器 - Google Patents

固体撮像素子、ａｄ変換器、および電子機器 Download PDF

Info

Publication number
JP6610962B2
JP6610962B2 JP2016535875A JP2016535875A JP6610962B2 JP 6610962 B2 JP6610962 B2 JP 6610962B2 JP 2016535875 A JP2016535875 A JP 2016535875A JP 2016535875 A JP2016535875 A JP 2016535875A JP 6610962 B2 JP6610962 B2 JP 6610962B2
Authority
JP
Japan
Prior art keywords
signal
pixel
converter
side capacitor
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016535875A
Other languages
English (en)
Other versions
JPWO2016013413A1 (ja
Inventor
裕介 池田
大二郎 穴井
玲 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2016013413A1 publication Critical patent/JPWO2016013413A1/ja
Application granted granted Critical
Publication of JP6610962B2 publication Critical patent/JP6610962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Description

本開示は、固体撮像素子、ＡＤ変換器、および電子機器に関し、特に、クロストーク特性の改善を図ることができるようにした固体撮像素子、ＡＤ変換器、および電子機器に関する。
従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子が使用されている。固体撮像素子は、光電変換を行うＰＤ（photodiode：フォトダイオード）と複数のトランジスタとが組み合わされた画素を有しており、平面的に配置された複数の画素から出力される画素信号に基づいて画像が構築される。また、画素から出力される画素信号は、例えば、画素の列ごとに配置された複数のＡＤ（Analog to Digital）変換器によりＡＤ変換されて出力される。
また、近年、固体撮像素子を搭載する電子機器の小型化に伴って、固体撮像素子の小型化または小面積化が行われており、画素やＡＤ変換器などが配置される間隔の狭ピッチ化が進められている。これにより、例えば、隣接する画素どうしの間や、隣接するＡＤ変換器どうしの間においてクロストークが発生していた。これに対し、画素間のクロストークについては、画素の境界にトレンチを形成するプロセスを導入することによって改善が図られている。
さらに、本願出願人は、例えば、所定の列のコンパレータを構成する複数の分割トランジスタの配置パターンと、その列に隣接する隣接列のコンパレータを構成する複数の分割トランジスタの配置パターンを異なるものとすることで、クロストーク特性を改善した固体撮像装置を提案している（例えば、特許文献１参照）。
特開２０１４−２３０６５号公報
上述したように、従来からも、クロストーク特性を改善することが行われていたが、例えば、ＡＤ変換器が備える容量間の寄生容量によるカップリングにより発生するクロストークを抑制することは困難であった。
本開示は、このような状況に鑑みてなされたものであり、クロストーク特性のさらなる改善を図ることができるようにするものである。
本開示の一側面の固体撮像素子は、照射される光の光量に応じた画素信号を出力する複数の画素がアレイ状に配置された画素領域と、前記画素の列数に応じた複数のＡＤ変換器により並列的に前記画素信号のＡＤ変換を行うカラム信号処理回路と、前記ＡＤ変換器が前記画素信号をＡＤ変換する際に参照する参照信号を生成する参照信号生成回路とを備え、前記ＡＤ変換器は、前記画素信号と前記参照信号とを比較する比較器と、前記画素信号を伝送する画素信号用信号線と前記比較器の一方の入力端子との間に接続される画素信号側キャパシタと、前記参照信号を伝送する参照信号用信号線と前記比較器の他方の入力端子との間に接続される参照信号側キャパシタとを有し、所定のＡＤ変換器について、隣接する他のＡＤ変換器に接続される画素信号側キャパシタの画素信号用信号線側のノードとの間において、前記参照信号側キャパシタの前記比較器側のノードとの間で発生する第１の寄生容量と、前記画素信号側キャパシタの前記比較器側のノードとの間で発生する第２の寄生容量とが、前記隣接する他のＡＤ変換器に接続される前記画素信号用信号線を介して伝送される前記画素信号が前記所定のＡＤ変換器に接続される前記画素信号用信号線を介して伝送される前記画素信号に与える影響を打ち消すことができる程度に略同一となるように、前記画素信号側キャパシタおよび前記参照信号側キャパシタが形成される。
本開示の一側面のＡＤ変換器は、第１の信号と第２の信号とを比較する比較器と、前記第１の信号を伝送する第１の信号用信号線と前記比較器の一方の入力端子との間に接続される第１の信号側キャパシタと、前記第２の信号を伝送する第２の信号用信号線と前記比較器の他方の入力端子との間に接続される第２の信号側キャパシタとを有し、所定のＡＤ変換器について、隣接する他のＡＤ変換器に接続される第１の信号側キャパシタの第１の信号用信号線側のノードとの間において、前記第２の信号側キャパシタの前記比較器側のノードとの間で発生する第１の寄生容量と、前記第１の信号側キャパシタの前記比較器側のノードとの間で発生する第２の寄生容量とが、前記隣接する他のＡＤ変換器に接続される前記第１の信号用信号線を介して伝送される前記第１の信号が前記所定のＡＤ変換器に接続される前記第１の信号用信号線を介して伝送される前記第１の信号に与える影響を打ち消すことができる程度に略同一となるように、前記第１の信号側キャパシタおよび前記第２の信号側キャパシタが形成される。
本開示の一側面の電子機器は、照射される光の光量に応じた画素信号を出力する複数の画素がアレイ状に配置された画素領域と、前記画素の列数に応じた複数のＡＤ変換器により並列的に前記画素信号のＡＤ変換を行うカラム信号処理回路と、前記ＡＤ変換器が前記画素信号をＡＤ変換する際に参照する参照信号を生成する参照信号生成回路とを有し、前記ＡＤ変換器は、前記画素信号と前記参照信号とを比較する比較器と、前記画素信号を伝送する画素信号用信号線と前記比較器の一方の入力端子との間に接続される画素信号側キャパシタと、前記参照信号を伝送する参照信号用信号線と前記比較器の他方の入力端子との間に接続される参照信号側キャパシタとを有し、所定のＡＤ変換器について、隣接する他のＡＤ変換器に接続される画素信号側キャパシタの画素信号用信号線側のノードとの間において、前記参照信号側キャパシタの前記比較器側のノードとの間で発生する第１の寄生容量と、前記画素信号側キャパシタの前記比較器側のノードとの間で発生する第２の寄生容量とが、前記隣接する他のＡＤ変換器に接続される前記画素信号用信号線を介して伝送される前記画素信号が前記所定のＡＤ変換器に接続される前記画素信号用信号線を介して伝送される前記画素信号に与える影響を打ち消すことができる程度に略同一となるように、前記画素信号側キャパシタおよび前記参照信号側キャパシタが形成される固体撮像素子を備える。
本開示の一側面においては、画素信号（第１の信号）と参照信号（第２の信号）とを比較する比較器と、画素信号を伝送する画素信号用信号線と比較器の一方の入力端子との間に接続される画素信号側キャパシタと、参照信号を伝送する参照信号用信号線と比較器の他方の入力端子との間に接続される参照信号側キャパシタとを有し、所定のＡＤ変換器について、隣接する他のＡＤ変換器に接続される画素信号側キャパシタの画素信号用信号線側のノードとの間において、参照信号側キャパシタの比較器側のノードとの間で発生する第１の寄生容量と、画素信号側キャパシタの比較器側のノードとの間で発生する第２の寄生容量とが、隣接する他のＡＤ変換器に接続される画素信号用信号線を介して伝送される画素信号が所定のＡＤ変換器に接続される画素信号用信号線を介して伝送される画素信号に与える影響を打ち消すことができる程度に略同一となるように、画素信号側キャパシタおよび参照信号側キャパシタが形成される。
本開示の一側面によれば、クロストーク特性の改善を図ることができる。
本技術を適用した固体撮像素子の一実施の形態の構成例を示すブロック図である。 固体撮像素子のカラムの構成について説明する図である。 従来の固体撮像素子の構成例を示すブロック図である。 従来の固体撮像素子におけるキャパシタの平面的なレイアウトを示す図である。 キャパシタの平面的なレイアウトを示す図である。 HDR画像を撮像する際に、全ての画素それぞれの画素信号を読み出す読み出し方式について説明する図である。 HDR画像を撮像する際に、ＦＤにおいて画素加算を行って画素信号を読み出す読み出し方式について説明する図である。 電子機器に搭載される撮像装置の構成例を示すブロック図である。
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
図１は、本技術を適用した固体撮像素子の一実施の形態の構成例を示すブロック図である。
図１において、固体撮像素子１１は、画素領域１２、垂直駆動回路１３、カラム信号処理回路１４、水平駆動回路１５、出力回路１６、ランプ信号生成回路１７、および制御回路１８を備えて構成される。
画素領域１２には、複数の画素２１がアレイ状に配置されており、それぞれの画素２１は、水平信号線２２を介して垂直駆動回路１３に接続されるとともに、垂直信号線２３を介してカラム信号処理回路１４に接続される。複数の画素２１は、図示しない光学系を介して照射される光の光量に応じた画素信号をそれぞれ出力し、それらの画素信号から、画素領域１２に結像する被写体の画像が構築される。
画素２１は、例えば、図１の右側に拡大して示されているように構成されており、光電変換部であるＰＤ３１で発生した電荷は、垂直駆動回路１３による駆動に従って転送トランジスタ３２を介し、浮遊拡散領域であるＦＤ（Floating Diffusion）３３に転送される。その後、画素２１が読み出し対象となると、垂直駆動回路１３による駆動に従って選択トランジスタ３５がオンにされ、ＦＤ３３に蓄積されている電荷に応じた信号レベルの画素信号（Ｄ相）が、増幅トランジスタ３４から選択トランジスタ３５を介して垂直信号線２３に出力される。また、リセットトランジスタ３６をオンにすることでＦＤ３３に蓄積されている電荷がリセットされ、リセットレベルの画素信号（Ｐ相）が、増幅トランジスタ３４から選択トランジスタ３５を介して垂直信号線２３に出力される。
垂直駆動回路１３は、画素領域１２に配置される複数の画素２１の行ごとに順次、それぞれの画素２１を駆動（転送や、選択、リセットなど）するための駆動信号を、水平信号線２２を介して画素２１に供給する。
カラム信号処理回路１４は、複数の画素２１から垂直信号線２３を介して出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことで、画素信号のＡＤ変換を行うとともにリセットノイズを除去する。例えば、カラム信号処理回路１４は、画素２１の列数に応じた複数のＡＤ変換器２４を有して構成され、画素２１の列ごとに並列的にCDS処理を行うことができる。具体的には、カラム信号処理回路１４では、画素２１から出力されるＰ相の画素信号がＡＤ変換器２４でＡＤ変換され、画素２１から出力されるＤ相の画素信号がＡＤ変換器２４でＡＤ変換された後、それらの画素信号の差分が求められる。
水平駆動回路１５は、画素領域１２に配置される複数の画素２１の列ごとに順次、カラム信号処理回路１４から画素信号をデータ出力信号線２５に出力させるための駆動信号を、カラム信号処理回路１４に供給する。
出力回路１６は、水平駆動回路１５の駆動信号に従ったタイミングでカラム信号処理回路１４からデータ出力信号線２５を介して供給される画素信号を増幅し、後段の画像処理回路に出力する。
ランプ信号生成回路１７は、カラム信号処理回路１４が画素信号をＡＤ変換する際に参照する参照信号として、一定の勾配で時間の経過に従って降下する波形のランプ信号（RAMP）を生成し、カラム信号処理回路１４に供給する。
制御回路１８は、固体撮像素子１１の内部の各ブロックの駆動を制御する。例えば、制御回路１８は、各ブロックの駆動周期に従ったクロック信号を生成して、それぞれのブロックに供給する。
以上のように固体撮像素子１１は構成されており、１本の垂直信号線２３に接続される１列の複数の画素２１から順番に出力される画素信号が、その垂直信号線２３に接続されているＡＤ変換器２４においてＡＤ変換される。このように、１本の垂直信号線２３に接続される１列の複数の画素２１およびＡＤ変換器２４を含む垂直方向の一組を、以下、カラムと称する。
ところで、固体撮像素子１１の小型化または小面積化に伴って、カラムどうしの水平方向の間隔が狭ピッチ化されることになり、隣接する他のカラムとの間でクロストークが発生することが懸念される。そこで、固体撮像素子１１は、クロストークの発生を抑制するように構成されている。
図２を参照して、固体撮像素子１１のカラムの構成について説明する。
図２には、固体撮像素子１１において水平方向に並んで配置される複数のカラム４１のうち、例えば、偶数の列に配置されるカラム４１ａと、奇数の列に配置されるカラム４１ｂとが示されている。
カラム４１ａは、複数の画素２１ａ（図２の例では、２つの画素２１ａ−１および２１ａ−２）と定電流源４２ａとが垂直信号線２３ａに接続されるとともに、垂直信号線２３ａの端部にＡＤ変換器２４ａが接続されて構成される。同様に、カラム４１ｂは、複数の画素２１ｂ（図２の例では、２つの画素２１ｂ−１および２１ｂ−２）と定電流源４２ｂとが垂直信号線２３ｂに接続されるとともに、垂直信号線２３ｂの端部にＡＤ変換器２４ｂが接続されて構成される。また、ランプ信号生成回路１７は、可変電流源５１および抵抗５２から構成されており、ランプ信号生成回路１７で生成されたランプ信号はランプ信号線５３を介してＡＤ変換器２４ａおよび２４ｂに供給される。
ＡＤ変換器２４ａは、２つのキャパシタ６１ａおよび６２ａ、比較器６３ａ、並びに、カウンタ６４ａを備えて構成される。
キャパシタ６１ａの一方のノードは垂直信号線２３ａに接続されるとともに、キャパシタ６１ａの他方のノードは比較器６３ａの入力端子に接続されている。この垂直信号線側のキャパシタ６１ａは、垂直信号線２３ａを介して供給される画素信号に応じた電位を保持する。
キャパシタ６２ａの一方のノードはランプ信号線５３に接続されるとともに、キャパシタ６２ａの他方のノードは比較器６３ａの入力端子に接続されている。このランプ信号線側のキャパシタ６２ａは、ランプ信号線５３を介して供給されるランプ信号に応じた電位を保持する。
比較器６３ａには、キャパシタ６１ａが保持する画素信号に応じた電位、および、キャパシタ６２ａが保持するランプ信号に応じた電位が入力され、比較器６３ａは、それらの電位を比較した比較結果信号を出力する。例えば、比較器６３ａは、一定の勾配で降下する波形のランプ信号に応じた電位が、画素信号に応じた電位以下となったタイミングで、反転するような比較結果信号を出力する。
カウンタ６４ａは、例えば、ランプ信号が降下を開始したタイミングから、比較器６３ａから出力される比較結果信号が反転するまでのタイミングをカウントし、そのカウント値を、画素信号をＡＤ変換した値としてデータ出力信号線２５に出力する。
なお、ＡＤ変換器２４ｂは、ＡＤ変換器２４ａと同様に、２つのキャパシタ６１ｂおよび６２ｂ、比較器６３ｂ、並びに、カウンタ６４ｂを備えて構成されており、その詳細な構成についての説明は省略する。
そして、固体撮像素子１１では、カラム４１の狭ピッチ化に伴って、キャパシタ６２ａの比較器６３ａ側のノードと、キャパシタ６１ｂの垂直信号線２３ｂ側のノードとの間に、寄生容量７１が発生することになる。そこで、固体撮像素子１１では、キャパシタ６１ａの比較器６３ａ側のノードと、キャパシタ６１ｂの垂直信号線２３ｂ側のノードとの間にも、寄生容量７１と略同一となる寄生容量７２が発生するように、キャパシタ６１ａおよびキャパシタ６２ａが形成される。
このように、寄生容量７１と寄生容量７２とが略同一になるように、キャパシタ６１ａおよびキャパシタ６２ａを形成することで、例えば、カラム４１ｂの垂直信号線２３ｂを介して伝送される画素信号が、カラム４１ａから出力される画素信号に影響を与えるクロストークの発生を抑制することができる。これにより、固体撮像素子１１は、クロストーク特性を改善することができる。
例えば、図３に示す従来の固体撮像素子１１’の構成例と比較して、クロストークの発生について説明する。なお、図３の固体撮像素子１１’において、図２の固体撮像素子１１と共通する構成については同一の符号を付し、その詳細な説明は省略する。
図３に示すように、従来の固体撮像素子１１’では、カラム４１の狭ピッチ化に伴って、キャパシタ６２ａ’の比較器６３ａ側のノードと、キャパシタ６１ｂ’の垂直信号線２３ｂ側のノードとの間にのみ、寄生容量７１’が発生する。これは、キャパシタ６２ａ’が、カラム４１ｂ側に配置されるレイアウト、即ち、キャパシタ６１ａ’よりも垂直信号線２３ｂに近接するようなレイアウトとなっているからである。
このような寄生容量７１’が発生すると、例えば、カラム４１ａにおいて垂直信号線２３ａを介して伝送される画素信号よりも大きな画素信号が、カラム４１ｂにおいて垂直信号線２３ｂを介して伝送されたとき、その大きな画素信号に依存した信号依存ノイズ（誤差電圧）が、寄生容量７１’を介して比較器６３ａに入力されてしまう。これにより、従来の固体撮像素子１１’では、クロストーク特性が低下することになっていた。
このような寄生容量７１’は、キャパシタ６１およびキャパシタ６２が、金属配線で絶縁層を挟み込むＭＯＭ（Metal Oxide Metal）容量を採用し、多層の配線を用いる構成としたときに、その容量が大きくなる傾向がある結果、クロストーク特性に与える影響も大きなものとなっていた。
ここで、図４には、従来の固体撮像素子におけるキャパシタ６１’およびキャパシタ６２’の平面的なレイアウトが示されている。
図４に示すように、キャパシタ６１ａ’は、垂直信号線２３ａに接続される櫛形の金属配線８１ａ’と、比較器６３ａに接続される櫛形の金属配線８２ａ’とにより構成される。金属配線８１ａ’および金属配線８２ａ’は、垂直信号線２３ａから比較器６３ａに向かう垂直方向に延在するように複数本の櫛型の歯部分が細長く形成され、絶縁層を挟み込むように、互いの歯部分が交互に配置されている。図４の例では、金属配線８１ａ’には３本の歯部分が形成され、金属配線８２ａ’には２本の歯部分が形成されている。
また、キャパシタ６２ａ’は、ランプ信号生成回路１７に接続される櫛形の金属配線８３ａ’と、比較器６３ａに接続される櫛形の金属配線８４ａ’とにより構成される。金属配線８３ａ’および金属配線８４ａ’は、金属配線８１ａ’および金属配線８２ａ’と同様に、垂直方向に延在するように複数本の櫛型の歯部分が細長く形成され、絶縁層を挟み込むように、互いの歯部分が交互に配置されている。
このように、カラム４１ａでは、金属配線で絶縁層を挟み込むようにキャパシタ６１ａ’およびキャパシタ６２ａ’が形成されている。
カラム４１ｂでは、カラム４１ａと同様に、キャパシタ６１ｂ’は、垂直信号線２３ｂに接続される金属配線８１ｂ’と、比較器６３ｂに接続される金属配線８２ｂ’とにより構成される。また、キャパシタ６２ｂ’は、ランプ信号生成回路１７に接続される金属配線８３ｂ’と、比較器６３ｂに接続される金属配線８４ｂ’とにより構成される。
このように構成されるカラム４１ａおよびカラム４１ｂの間に、シールド８５が配置されていたとしても、ＭＯＭ容量のフリンジ成分により特性に無視できない影響を受けることになる。そのため、比較器６３ａに接続される金属配線８４ａ’と、垂直信号線２３ｂに接続される金属配線８１ｂ’との間に、寄生容量７１’が発生することを防止するのは困難である。
そこで、本実施の形態の固体撮像素子１１では、寄生容量７１’の発生を防止するのではなく、図２を参照して上述したように、寄生容量７１と寄生容量７２とが略同一になるようにキャパシタ６１ａおよびキャパシタ６２ａを形成する構成が採用される。
次に、図５には、キャパシタ６１およびキャパシタ６２の平面的なレイアウトが示されている。
図５に示すように、キャパシタ６１ａは、垂直信号線２３ａに接続される櫛形の金属配線８１ａと、比較器６３ａに接続される櫛形の金属配線８２ａとにより構成される。金属配線８１ａおよび金属配線８２ａは、垂直信号線２３ａから比較器６３ａに向かう垂直方向に延在するように複数本の櫛型の歯部分が細長く形成され、絶縁層を挟み込むように、互いの歯部分が交互に配置されている。図５の例では、金属配線８１ａには３本の歯部分が形成され、金属配線８２ａには２本の歯部分が形成されている。
また、キャパシタ６２ａは、ランプ信号生成回路１７に接続される櫛形の金属配線８３ａと、比較器６３ａに接続される櫛形の金属配線８４ａとにより構成される。金属配線８３ａおよび金属配線８４ａは、金属配線８１ａおよび金属配線８２ａと同様に、垂直方向に延在するように複数本の櫛型の歯部分が細長く形成され、絶縁層を挟み込むように、互いの歯部分が交互に配置されている。
そして、キャパシタ６１ａおよびキャパシタ６２ａは、部分的に交互に、互いの位置を入れ替えるように形成されている。このとき、キャパシタ６１ａがキャパシタ６１ｂと近接する部分の長さの合計と、キャパシタ６２ａがキャパシタ６１ｂと近接する部分の長さの合計とが略同一となるように、互いの位置を入れ替える部分が形成される。
例えば、図５の例では、画素領域１２側となる１段目においてキャパシタ６２ａがキャパシタ６１ｂと近接する部分の長さをａとしたとき、２段目においてキャパシタ６１ａがキャパシタ６１ｂと近接する部分の長さが４ａとなるように形成される。さらに、３段目においてキャパシタ６２ａがキャパシタ６１ｂと近接する部分の長さが４ａとなり、４段目においてキャパシタ６１ａがキャパシタ６１ｂと近接する部分の長さが４ａとなるように形成される。そして、５段目においてキャパシタ６２ａがキャパシタ６１ｂと近接する部分の長さが３ａとなるように形成される。これのように設計することにより、全体として、キャパシタ６２ａがキャパシタ６１ｂと近接する部分の長さの合計は８ａとなり、キャパシタ６１ａがキャパシタ６１ｂと近接する部分の長さの合計は８ａとなる。
このように、カラム４１ａでは、キャパシタ６１ａがキャパシタ６１ｂと近接する部分の長さの合計と、キャパシタ６２ａがキャパシタ６１ｂと近接する部分の長さの合計とが８ａで同一となるように形成することで、寄生容量７１および寄生容量７２を略同一とすることができる。これにより、カラム４１ａおよびカラム４１ｂの間でクロストークの発生を抑制することができる。
同様に、カラム４１ｂは、隣接するカラム４１ｃとの間で、キャパシタ６１ｂがキャパシタ６１ｃと近接する部分の長さの合計と、キャパシタ６２ｂがキャパシタ６１ｃと近接する部分の長さの合計とが略同一となるように、互いの位置を入れ替える部分が形成される。つまり、図５の例では、キャパシタ６２ｂがキャパシタ６１ｃと近接する部分の長さの合計は８ａとなり、キャパシタ６１ｂがキャパシタ６１ｃと近接する部分の長さの合計は８ａとなる。
従って、カラム４１ｂおよびカラム４１ｃの間でクロストークの発生を抑制することができる。なお、カラム４１ｃは、カラム４１ａと同じく偶数の列に配置されており、キャパシタ６１ｃおよび６２ｃは、キャパシタ６１ａおよび６２ａとそれぞれ同様のレイアウトに形成されている。
さらに、カラム４１ｃに対して隣接する奇数列に配置されるカラム（図示せず）は、カラム４１ｂと同様に形成されている。つまり、固体撮像素子１１では、キャパシタ６１および６２のレイアウトは、奇数列に配置されるＡＤ変換器２４どうしで同一に形成され、偶数列に配置されるＡＤ変換器２４どうしで同一に形成される。
なお、図５においては、キャパシタ６１ａおよびキャパシタ６２ａの位置を入れ替える部分において、それぞれを構成する金属配線８１ａ乃至８４ａが重なって図示されているが、実際には、キャパシタ６１ａおよびキャパシタ６２ａは、多層配線層により構成される。従って、金属配線８１ａ乃至８４ａが異なる配線層で重なるように構成することで、キャパシタ６１ａおよびキャパシタ６２ａの部分的な位置の入れ替えを実現することができる。また、図５では、平面的なレイアウトが示されているが、キャパシタ６１ａおよびキャパシタ６２ａは、同様のレイアウトの金属配線８１ａ乃至８４ａを複数層に形成することで容量を稼ぐことができる。その場合、全ての配線層で、図５に示すレイアウトと同様に、キャパシタ６１ａおよびキャパシタ６２ａの位置が部分的に入れ替えられる。なお、この構成は、キャパシタ６１ｂおよびキャパシタ６２ｂにおいても同様である。
以上のように、固体撮像素子１１では、キャパシタ６１ａとキャパシタ６１ｂとの間、および、キャパシタ６２ａとキャパシタ６１ｂとの間で、均等に寄生容量をカップリングさせることにより、クロストークの発生を低減させることができる。つまり、キャパシタ６１ａおよびキャパシタ６２ａに接続される比較器６３ａに入力される差動信号について考えると、寄生容量の影響を差動間で同一にすることで打ち消すことができ、クロストークを大幅に低減することができる。
従って、固体撮像素子１１は、例えば、カラムの間隔を広げることによりクロストーク特性の改善を図る構成と比較して、レイアウトサイズを増大させることなくクロストーク特性を改善することができる。
また、以上のような構成の固体撮像素子１１は、例えば、所定数の画素２１でＦＤ３３を共有する画素共有構造を採用することができる。さらに、固体撮像素子１１は、短時間露光を行った画素２１から読み出される画素信号と、長時間露光を行った画素２１から読み出される画素信号とに基づいて、幅広いダイナミックレンジを表現した画像であるHDR（High Dynamic Range）画像の撮像に用いることができる。
そして、従来、画素共有構造を採用した固体撮像素子１１においてHDR画像を撮像する際に、ＦＤ３３で電荷を加算して画素信号を読み出す読み出し方式を用いたとき、上述したようなクロストークの影響を大きく受けることがあった。
図６および図７を参照して、固体撮像素子１１においてHDR画像を撮像する際の画素信号の読み出し方式について説明する。
図６および図７では、正方形の矩形により画素２１が表されており、固体撮像素子１１の画素領域１２に配置される一部（垂直方向に０番目から７番目までの８列分、かつ、水平方向に０番目から７番目までの８行分）の画素２１が図示されている。ここで、垂直方向に０番目かつ水平方向に０番目の画素２１を画素２１（００）と称し、垂直方向に０番目かつ水平方向に１番目の画素２１を画素２１（１０）と称し、垂直方向に１番目かつ水平方向に０番目の画素２１を画素２１（０１）と称する。以下、同様に、垂直方向に７番目かつ水平方向に７番目の画素２１を画素２１（７７）と称する。
また、固体撮像素子１１は、垂直方向に４画素、かつ、水平方向に２画素の８つの画素２１でＦＤ３３を共有する画素共構造を採用している。さらに、図６および図７において、画素２１に対して白丸で付されている数字は、画素信号を読み出す順番を表しており、垂直信号線２３−１乃至２３−４の下側に、読み出し順番に従って読み出される画素信号がそれぞれ示されている。
図６には、全ての画素２１それぞれの画素信号を読み出す読み出し方式が示されている。
図６に示す読み出し方式では、順番０から順番３までにおいて長時間露光の画素信号が読み出され、順番４から順番７までにおいて短時間露光の画素信号が読み出される。
例えば、順番０において、垂直信号線２３−１を介して画素２１（００）の画素信号が読み出され、垂直信号線２３−２を介して画素２１（２２）の画素信号が読み出され、垂直信号線２３−３を介して画素２１（４０）の画素信号が読み出され、垂直信号線２３−４を介して画素２１（６２）の画素信号が読み出される。これらの画素信号は、全て長時間露光の画素信号であるため、全てのカラムで大きな値の画素信号が読み出される。
同様に、例えば、順番４において、垂直信号線２３−１を介して画素２１（０２）の画素信号が読み出され、垂直信号線２３−２を介して画素２１（２０）の画素信号が読み出され、垂直信号線２３−３を介して画素２１（４２）の画素信号が読み出され、垂直信号線２３−４を介して画素２１（６０）の画素信号が読み出される。これらの画素信号は、全て短時間露光の画素信号であるため、全てのカラムで小さな値の画素信号が読み出される。
次に、図７には、ＦＤ３３において画素加算を行って画素信号を読み出す読み出し方式が示されている。
図７に示す読み出し方式では、順番０において長時間露光の画素信号が読み出され、順番１および順番２では、長時間露光の画素信号と短時間露光の画素信号との両方が読み出され、順番３において短時間露光の画素信号が読み出される。同様に、順番４において長時間露光の画素信号が読み出され、順番５および順番６では、長時間露光の画素信号と短時間露光の画素信号との両方が読み出され、順番７において短時間露光の画素信号が読み出される。
例えば、順番１において、垂直信号線２３−１を介して画素２１（００）および画素２１（０２）の画素信号がＦＤ３３において加算されて読み出され、垂直信号線２３−２を介して画素２１（２０）および画素２１（２２）の画素信号がＦＤ３３において加算されて読み出される。また、垂直信号線２３−３を介して画素２１（４０）および画素２１（４２）の画素信号がＦＤ３３において加算されて読み出され、垂直信号線２３−４を介して画素２１（６０）および画素２１（６２）の画素信号がＦＤ３３において加算されて読み出される。このとき、画素２１（００）および画素２１（０２）の画素信号と、画素２１（４０）および画素２１（４２）の画素信号とは長時間露光であり、画素２１（２０）および画素２１（２２）の画素信号と、画素２１（６０）および画素２１（６２）の画素信号とは短時間露光である。
このように、長時間露光の画素信号と短時間露光の画素信号とが隣接して読み出されるとき、即ち、大きな値の画素信号と小さな値の画素信号とが隣接して読み出されるとき、従来の固体撮像素子１１’では、クロストークの影響が大きく表れ、長時間露光の画素信号が短時間露光の画素信号に悪影響を与えることが懸念される。
これに対し、固体撮像素子１１では、上述したように、クロストーク特性を改善することができるので、長時間露光の画素信号が短時間露光の画素信号に悪影響を与えることを回避することができる。即ち、固体撮像素子１１は、画素共有構造を採用し、HDR画像を撮像する際に、ＦＤ３３において画素加算を行って画素信号を読み出す読み出し方式を行うとき、クロストークの影響を抑制する効果を有効に発揮することができる。
なお、上述したような各実施の形態の固体撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
図８は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
図８に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
撮像素子１０３としては、上述した実施の形態の固体撮像素子１１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
このように構成されている撮像装置１０１では、上述した実施の形態の固体撮像素子１１を適用することによって、例えば、クロストーク特性を改善した結果、より高画質の画像を取得することができる。
なお、本技術は以下のような構成も取ることができる。
（１）
照射される光の光量に応じた画素信号を出力する複数の画素がアレイ状に配置された画素領域と、
前記画素の列数に応じた複数のＡＤ（Analog to Digital）変換器により並列的に前記画素信号のＡＤ変換を行うカラム信号処理回路と、
前記ＡＤ変換器が前記画素信号をＡＤ変換する際に参照する参照信号を生成する参照信号生成回路と
を備え、
前記ＡＤ変換器は、
前記画素信号と前記参照信号とを比較する比較器と、
前記画素信号を伝送する画素信号用信号線と前記比較器の一方の入力端子との間に接続される画素信号側キャパシタと、
前記参照信号を伝送する参照信号用信号線と前記比較器の他方の入力端子との間に接続される参照信号側キャパシタと
を有し、
隣接する他のＡＤ変換器に接続される画素信号側キャパシタの画素信号線側のノードとの間において、前記参照信号側キャパシタの前記比較器側のノードとの間で発生する第１の寄生容量と、前記画素信号側キャパシタの前記比較器側のノードとの間で発生する第２の寄生容量とが略同一となるように、前記画素信号側キャパシタおよび前記参照信号側キャパシタが形成される
固体撮像素子。
（２）
前記画素信号側キャパシタおよび前記参照信号側キャパシタは、平面的なレイアウトにおいて部分的に交互に、互いの位置を入れ替えるように形成される
上記（１）に記載の固体撮像素子。
（３）
前記画素信号側キャパシタが、前記隣接する他のＡＤ変換器の前記画素信号側キャパシタと近接する部分の長さの合計と、前記画素信号側キャパシタが、隣接する他の前記ＡＤ変換器の前記画素信号側キャパシタと近接する部分の長さの合計とが略同一となるように、前記画素信号側キャパシタおよび前記参照信号側キャパシタが互いの位置を入れ替える部分が形成される
上記（１）または（２）に記載の固体撮像素子。
（４）
前記画素信号側キャパシタおよび前記参照信号側キャパシタのレイアウトは、奇数列に配置される前記ＡＤ変換器どうしで同一に形成され、偶数列に配置される前記ＡＤ変換器どうしで同一に形成される
上記（１）から（３）までのいずれかに記載の固体撮像素子。
（５）
所定数の前記画素により浮遊拡散領域を共有する画素共有構造を採用し、短時間露光を行った前記画素から読み出される画素信号と、長時間露光を行った前記画素から読み出される画素信号とに基づいて、幅広いダイナミックレンジを表現した画像の撮像を行う際に、前記浮遊拡散領域において電荷を加算して画素信号の読み出しを行う
上記（１）から（４）までのいずれかに記載の固体撮像素子。
（６）
第１の信号と第２の信号とを比較する比較器と、
前記第１の信号を伝送する第１の信号用信号線と前記比較器の一方の入力端子との間に接続される第１の信号側キャパシタと、
前記第２の信号を伝送する第２の信号用信号線と前記比較器の他方の入力端子との間に接続される第２の信号側キャパシタと
を有し、
隣接する他のＡＤ変換器に接続される第１の信号側キャパシタの第１の信号線側のノードとの間において、前記第２の信号側キャパシタの前記比較器側のノードとの間で発生する第１の寄生容量と、前記第１の信号側キャパシタの前記比較器側のノードとの間で発生する第２の寄生容量とが略同一となるように、前記第１の信号側キャパシタおよび前記第２の信号側キャパシタが形成される
ＡＤ変換器。
（７）
照射される光の光量に応じた画素信号を出力する複数の画素がアレイ状に配置された画素領域と、
前記画素の列数に応じた複数のＡＤ変換器により並列的に前記画素信号のＡＤ変換を行うカラム信号処理回路と、
前記ＡＤ変換器が前記画素信号をＡＤ変換する際に参照する参照信号を生成する参照信号生成回路と
を有し、
前記ＡＤ変換器は、
前記画素信号と前記参照信号とを比較する比較器と、
前記画素信号を伝送する画素信号用信号線と前記比較器の一方の入力端子との間に接続される画素信号側キャパシタと、
前記参照信号を伝送する参照信号用信号線と前記比較器の他方の入力端子との間に接続される参照信号側キャパシタと
を有し、
隣接する他のＡＤ変換器に接続される画素信号側キャパシタの画素信号線側のノードとの間において、前記参照信号側キャパシタの前記比較器側のノードとの間で発生する第１の寄生容量と、前記画素信号側キャパシタの前記比較器側のノードとの間で発生する第２の寄生容量とが略同一となるように、前記画素信号側キャパシタおよび前記参照信号側キャパシタが形成される
固体撮像素子を備える電子機器。
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
１１ 固体撮像素子， １２ 画素領域， １３ 垂直駆動回路， １４ カラム信号処理回路， １５ 水平駆動回路， １６ 出力回路， １７ ランプ信号生成回路， １８ 制御回路， ２１ 画素， ２２ 水平信号線， ２３ 垂直信号線， ２４ ＡＤ変換器， ２５ データ出力信号線， ３１ ＰＤ， ３２ 転送トランジスタ， ３３ ＦＤ， ３４ 増幅トランジスタ， ３５ 選択トランジスタ， ３６ リセットトランジスタ， ４１ カラム， ４２ 定電流源， ５１ 可変電流源， ５２ 抵抗， ５３ ランプ信号線， ６１および６２ キャパシタ， ６３ 比較器， ６４ カウンタ， ７１および７２ 寄生容量， ８１乃至８４ 金属配線， ８５ シールド

Claims (7)

  1. 照射される光の光量に応じた画素信号を出力する複数の画素がアレイ状に配置された画素領域と、
    前記画素の列数に応じた複数のＡＤ（Analog to Digital）変換器により並列的に前記画素信号のＡＤ変換を行うカラム信号処理回路と、
    前記ＡＤ変換器が前記画素信号をＡＤ変換する際に参照する参照信号を生成する参照信号生成回路と
    を備え、
    前記ＡＤ変換器は、
    前記画素信号と前記参照信号とを比較する比較器と、
    前記画素信号を伝送する画素信号用信号線と前記比較器の一方の入力端子との間に接続される画素信号側キャパシタと、
    前記参照信号を伝送する参照信号用信号線と前記比較器の他方の入力端子との間に接続される参照信号側キャパシタと
    を有し、
    所定のＡＤ変換器について、隣接する他のＡＤ変換器に接続される画素信号側キャパシタの画素信号用信号線側のノードとの間において、前記参照信号側キャパシタの前記比較器側のノードとの間で発生する第１の寄生容量と、前記画素信号側キャパシタの前記比較器側のノードとの間で発生する第２の寄生容量とが、前記隣接する他のＡＤ変換器に接続される前記画素信号用信号線を介して伝送される前記画素信号が前記所定のＡＤ変換器に接続される前記画素信号用信号線を介して伝送される前記画素信号に与える影響を打ち消すことができる程度に略同一となるように、前記画素信号側キャパシタおよび前記参照信号側キャパシタが形成される
    固体撮像素子。
  2. 前記画素信号側キャパシタおよび前記参照信号側キャパシタは、平面的なレイアウトにおいて部分的に交互に、互いの位置を入れ替えるように形成される
    請求項１に記載の固体撮像素子。
  3. 前記画素信号側キャパシタが、前記隣接する他のＡＤ変換器の前記画素信号側キャパシタと近接する部分の長さの合計と、前記参照信号側キャパシタが、隣接する他の前記ＡＤ変換器の前記画素信号側キャパシタと近接する部分の長さの合計とが、前記隣接する他のＡＤ変換器に接続される前記画素信号用信号線を介して伝送される前記画素信号が前記所定のＡＤ変換器に接続される前記画素信号用信号線を介して伝送される前記画素信号に与える影響を打ち消すことができる程度に略同一となるように、前記画素信号側キャパシタおよび前記参照信号側キャパシタが互いの位置を入れ替える部分が形成される
    請求項１に記載の固体撮像素子。
  4. 前記画素信号側キャパシタおよび前記参照信号側キャパシタのレイアウトは、奇数列に配置される前記ＡＤ変換器どうしで同一に形成され、偶数列に配置される前記ＡＤ変換器どうしで同一に形成される
    請求項１に記載の固体撮像素子。
  5. 所定数の前記画素により浮遊拡散領域を共有する画素共有構造を採用し、短時間露光を行った前記画素から読み出される画素信号と、長時間露光を行った前記画素から読み出される画素信号とに基づいて、幅広いダイナミックレンジを表現した画像の撮像を行う際に、前記浮遊拡散領域において電荷を加算して画素信号の読み出しを行う
    請求項１に記載の固体撮像素子。
  6. 第１の信号と第２の信号とを比較する比較器と、
    前記第１の信号を伝送する第１の信号用信号線と前記比較器の一方の入力端子との間に接続される第１の信号側キャパシタと、
    前記第２の信号を伝送する第２の信号用信号線と前記比較器の他方の入力端子との間に接続される第２の信号側キャパシタと
    を有し、
    所定のＡＤ変換器について、隣接する他のＡＤ変換器に接続される第１の信号側キャパシタの第１の信号用信号線側のノードとの間において、前記第２の信号側キャパシタの前記比較器側のノードとの間で発生する第１の寄生容量と、前記第１の信号側キャパシタの前記比較器側のノードとの間で発生する第２の寄生容量とが、前記隣接する他のＡＤ変換器に接続される前記第１の信号用信号線を介して伝送される前記第１の信号が前記所定のＡＤ変換器に接続される前記第１の信号用信号線を介して伝送される前記第１の信号に与える影響を打ち消すことができる程度に略同一となるように、前記第１の信号側キャパシタおよび前記第２の信号側キャパシタが形成される
    ＡＤ変換器。
  7. 照射される光の光量に応じた画素信号を出力する複数の画素がアレイ状に配置された画素領域と、
    前記画素の列数に応じた複数のＡＤ変換器により並列的に前記画素信号のＡＤ変換を行うカラム信号処理回路と、
    前記ＡＤ変換器が前記画素信号をＡＤ変換する際に参照する参照信号を生成する参照信号生成回路と
    を有し、
    前記ＡＤ変換器は、
    前記画素信号と前記参照信号とを比較する比較器と、
    前記画素信号を伝送する画素信号用信号線と前記比較器の一方の入力端子との間に接続される画素信号側キャパシタと、
    前記参照信号を伝送する参照信号用信号線と前記比較器の他方の入力端子との間に接続される参照信号側キャパシタと
    を有し、
    所定のＡＤ変換器について、隣接する他のＡＤ変換器に接続される画素信号側キャパシタの画素信号用信号線側のノードとの間において、前記参照信号側キャパシタの前記比較器側のノードとの間で発生する第１の寄生容量と、前記画素信号側キャパシタの前記比較器側のノードとの間で発生する第２の寄生容量とが、前記隣接する他のＡＤ変換器に接続される前記画素信号用信号線を介して伝送される前記画素信号が前記所定のＡＤ変換器に接続される前記画素信号用信号線を介して伝送される前記画素信号に与える影響を打ち消すことができる程度に略同一となるように、前記画素信号側キャパシタおよび前記参照信号側キャパシタが形成される
    固体撮像素子を備える電子機器。
JP2016535875A 2014-07-25 2015-07-10 固体撮像素子、ａｄ変換器、および電子機器 Active JP6610962B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014152278 2014-07-25
JP2014152278 2014-07-25
PCT/JP2015/069830 WO2016013413A1 (ja) 2014-07-25 2015-07-10 固体撮像素子、ａｄ変換器、および電子機器

Publications (2)

Publication Number Publication Date
JPWO2016013413A1 JPWO2016013413A1 (ja) 2017-04-27
JP6610962B2 true JP6610962B2 (ja) 2019-11-27

Family

ID=55162942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016535875A Active JP6610962B2 (ja) 2014-07-25 2015-07-10 固体撮像素子、ａｄ変換器、および電子機器

Country Status (4)

Country Link
US (2) US10044954B2 (ja)
JP (1) JP6610962B2 (ja)
CN (1) CN106537595B (ja)
WO (1) WO2016013413A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276031B2 (en) 2013-03-04 2016-03-01 Apple Inc. Photodiode with different electric potential regions for image sensors
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
US9686485B2 (en) 2014-05-30 2017-06-20 Apple Inc. Pixel binning in an image sensor
JP6493411B2 (ja) * 2014-11-05 2019-04-03 ソニー株式会社 撮像装置
US9912883B1 (en) * 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
CN109479104B (zh) * 2016-07-15 2022-02-18 索尼半导体解决方案公司 固体摄像器件、固体摄像器件操作方法、摄像装置和电子设备
WO2018030137A1 (ja) * 2016-08-08 2018-02-15 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器
WO2018057975A1 (en) 2016-09-23 2018-03-29 Apple Inc. Stacked backside illuminated spad array
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
US10801886B2 (en) 2017-01-25 2020-10-13 Apple Inc. SPAD detector having modulated sensitivity
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US10958857B2 (en) 2018-10-25 2021-03-23 Panasonic Intellectual Property Management Co., Ltd. Imaging device and imaging system
CN112825548B (zh) * 2019-11-21 2024-03-01 格科微电子（上海）有限公司 降低图像传感器电路串扰的实现方法
JP7407416B2 (ja) 2019-11-26 2024-01-04 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラ
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
WO2022080467A1 (ja) * 2020-10-14 2022-04-21 株式会社ニコン 撮像素子、及び、撮像装置
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors
JP7342077B2 (ja) 2021-09-08 2023-09-11 キヤノン株式会社 光電変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101910980B (zh) * 2007-12-28 2012-12-26 夏普株式会社 内置光传感器的显示面板和使用它的显示装置
JP2012019411A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 固体撮像装置
US8970002B2 (en) * 2011-05-09 2015-03-03 Marvell World Trade Ltd. Metal oxide metal capacitor structures
JP2012253624A (ja) * 2011-06-03 2012-12-20 Sony Corp 固体撮像装置およびカメラシステム
JP5762199B2 (ja) * 2011-07-28 2015-08-12 キヤノン株式会社 固体撮像装置
JP5791571B2 (ja) * 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
JP6056126B2 (ja) * 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
JP5764466B2 (ja) * 2011-11-04 2015-08-19 ルネサスエレクトロニクス株式会社 固体撮像装置
JP6019870B2 (ja) * 2012-07-20 2016-11-02 ソニー株式会社 固体撮像装置、及び、製造方法
US20140049872A1 (en) * 2012-08-16 2014-02-20 Himax Technologies Limited Metal-oxide-metal capacitor able to reduce area of capacitor arrays
JP5923061B2 (ja) * 2013-06-20 2016-05-24 キヤノン株式会社 固体撮像装置
JP2019098895A (ja) * 2017-12-01 2019-06-24 トヨタ自動車株式会社 制動制御装置

Also Published As

Publication number Publication date
US10348987B2 (en) 2019-07-09
US20180295304A1 (en) 2018-10-11
JPWO2016013413A1 (ja) 2017-04-27
CN106537595A (zh) 2017-03-22
US10044954B2 (en) 2018-08-07
CN106537595B (zh) 2021-05-14
US20170223292A1 (en) 2017-08-03
WO2016013413A1 (ja) 2016-01-28

Similar Documents

Publication Publication Date Title
JP6610962B2 (ja) 固体撮像素子、ａｄ変換器、および電子機器
KR102419229B1 (ko) 촬상 소자, 촬상 방법, 및 전자 기기
JP5142749B2 (ja) 撮像装置、撮像装置の制御方法及び撮像システム
JP5004775B2 (ja) 撮像装置及び撮像システム
JP6570384B2 (ja) 撮像装置及び撮像システム
JP6369233B2 (ja) 固体撮像素子及びその信号処理方法、並びに電子機器
JP5988744B2 (ja) 撮像装置、その制御方法、および制御プログラム
JP5871496B2 (ja) 撮像装置及びその駆動方法
JP2006073733A (ja) 固体撮像装置及び固体撮像システム
JP2014165526A (ja) 固体撮像装置、その制御方法、および制御プログラム
WO2016190116A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2016048813A (ja) 固体撮像素子、撮像方法、および電子機器
JP2006109117A (ja) Ａｄ変換用参照信号の伝達方法および伝達装置、ａｄ変換方法およびａｄ変換装置、並びに物理情報取得方法および物理情報取得装置
JP2012075050A (ja) 固体撮像素子、撮像装置、黒レベル決定方法
JP6700673B2 (ja) 撮像装置、撮像システム
JP6368125B2 (ja) 撮像装置
JP5893372B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法
WO2020202409A1 (ja) 撮像素子および撮像装置
WO2015008635A1 (ja) 固体撮像素子及びその駆動方法、並びに電子機器
JP2010178168A (ja) 固体撮像素子による取得画像の補正方法および電子カメラ
WO2020202414A1 (ja) 撮像装置および制御プログラム
JP5945463B2 (ja) 固体撮像装置
JP4968971B2 (ja) 固体撮像装置及び固体撮像システム
JP2008271228A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191016

R151 Written notification of patent or utility model registration

Ref document number: 6610962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151