JP6607208B2 - 回路基板装置および回路基板 - Google Patents
回路基板装置および回路基板 Download PDFInfo
- Publication number
- JP6607208B2 JP6607208B2 JP2017014530A JP2017014530A JP6607208B2 JP 6607208 B2 JP6607208 B2 JP 6607208B2 JP 2017014530 A JP2017014530 A JP 2017014530A JP 2017014530 A JP2017014530 A JP 2017014530A JP 6607208 B2 JP6607208 B2 JP 6607208B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- circuit board
- pads
- symbol
- symbol print
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
図1は、この発明の実施の形態1に係る回路基板装置で使用する回路基板の平面図と断面図である。図1(a)に平面図を示す。図1(b)は、図1(a)に示すA−A断面での断面図である。図1(c)は、図1(a)に示すB−B断面での断面図である。図2は、実施の形態1に係る回路基板装置で半田付けされる電子部品の形状を示す図である。図1に示す回路基板1は、図2に示すBGA(Ball Grid Array)2を半田付け不良が少なく半田付けできるものである。図2(a)は、BGA2の基板側から見た平面図である。図2(b)は、図2(a)に示すC−C断面での断面図である。図2(c)は、図2(a)に示すD−D断面での断面図である。図2(b)は、平面図における左右方向での断面図である。図2(c)は、平面図における上下方向での断面図である。図2などでは、分かりやすくするために、切断面上での電子部品の形状だけを図に書く。図では、反りを強調して表現している。
TL=Dm+Dr (1)
図3(d)から分るように、THは以下のようになる。
TH=Dm+Dr+Dp=TL+Dp (2)
シンボルプリント8があるので、TH>TLである。つまり、シンボルプリント8で囲まれているパッド6Aとマスク9との間隔THは、シンボルプリント8で囲まれていないパッド6Cとマスク9との間隔TLよりも大きい(TH>TL)。
パッド6Bでは、マスク9との間隔TMは、THからTLの間で変化する(TH≧TM≧TL)。
以上のことは、他の実施の形態にもあてはまる。
実施の形態2は、半田ボール4が設けられる裏面の中央が出るように変形する特性を持つBGA2Aを対象とする場合である。図10は、この発明の実施の形態2に係る回路基板装置で使用する回路基板の平面図と断面図である。図10(a)に平面図を示す。図10(b)は、図10(a)に示すF−F断面での断面図である。図10(c)は、図10(a)に示すG−G断面での断面図である。図11は、実施の形態2および実施の形態6に係る回路基板装置で半田付けされる電子部品の形状を示す図である。図11(a)は、BGA2Aの基板側から見た平面図である。図11(b)は、図11(a)に示すH−H断面での断面図である。図11(c)は、図11(a)に示すJ−J断面での断面図である。図11(b)は、平面図における左右方向での断面図である。図11(c)は、平面図における上下方向での断面図である。
実施の形態3は、半田ボール4が設けられる裏面の中央が筒状にへこむように変形する特性を持つBGA2Bを対象とする場合である。図16は、この発明の実施の形態3に係る回路基板装置で使用する回路基板の平面図と断面図である。図16(a)に平面図を示す。図16(b)は、図16(a)に示すK−K断面での断面図である。図17は、実施の形態3および実施の形態7に係る回路基板装置で半田付けされる電子部品の形状を示す図である。図17(a)は、BGA2Aの基板側から見た平面図である。図17(b)は、図17(a)に示すL−L断面での断面図である。図17(c)は、図17(a)に示すM−M断面での断面図である。図17(b)は、平面図における左右方向での断面図である。図17(c)は、平面図における上下方向での断面図である。
実施の形態4は、半田ボール4が設けられる裏面の中央が筒状に出るように変形する特性を持つBGA2Cを対象とする場合である。図21は、この発明の実施の形態3に係る回路基板装置で使用する回路基板の平面図と断面図である。図21(a)に平面図を示す。図21(b)は、図21(a)に示すN−N断面での断面図である。図22は、実施の形態4および実施の形態8に係る回路基板装置で半田付けされる電子部品の形状を示す図である。図22(a)は、BGA2Cの基板側から見た平面図である。図22(b)は、図22(a)に示すP−P断面での断面図である。図22(c)は、図22(a)に示すQ−Q断面での断面図である。図22(b)は、平面図における左右方向での断面図である。図22(c)は、平面図における上下方向での断面図である。
実施の形態5は、ソルダレジスト7Aがパッド6Dの上にも設けられるSMD(Solder Mask Defined)パッドを有する回路基板1Dを使用するように、実施の形態1を変更した場合である。図26は、この発明の実施の形態5に係る回路基板装置で使用する回路基板の平面図と断面図である。図26(a)に平面図を示す。図26(b)は、図26(a)に示すR−R断面での断面図である。図26(c)は、図26(a)に示すS−S断面での断面図である。回路基板1Dには、図2に示すような上反り変形するBGA2が半田付けされる。
実施の形態6は、SMDパッドを有する回路基板1Eを使用するように、実施の形態2を変更した場合である。図30は、この発明の実施の形態6に係る回路基板装置で使用する回路基板の平面図と断面図である。図30(a)に平面図を示す。図30(b)は、図30(a)に示すT−T断面での断面図である。図30(c)は、図30(a)に示すU−U断面での断面図である。周囲にシンボルプリントが印刷されたパッド6Aの配置は、実施の形態2の場合の図10と同じである。
実施の形態7は、SMDパッドを有する回路基板1Fを使用するように、実施の形態3を変更した場合である。図33は、この発明の実施の形態7に係る回路基板装置で使用する回路基板の平面図と断面図である。図33(a)に平面図を示す。図33(b)は、図33(a)に示すV−V断面での断面図である。周囲にシンボルプリントが印刷されたパッド6Aの配置は、実施の形態3の場合の図16と同じである。
実施の形態8は、SMDパッドを有する回路基板1Gを使用するように、実施の形態4を変更した場合である。図36は、この発明の実施の形態8に係る回路基板装置で使用する回路基板の平面図と断面図である。図36(a)に平面図を示す。図36(b)は、図36(a)に示すW−W断面での断面図である。周囲にシンボルプリントが印刷されたパッド6Aの配置は、実施の形態4の場合の図21と同じである。
2、2A、2B、2C BGA(電子部品)
3 電極
4 半田ボール
5 基板
6、6A、6B、6C パッド
7、7A ソルダレジスト
8、8A、8B、8C、8D シンボルプリント
9 マスク
9A 開口
10 クリーム半田
11、12、13 半田
20、20A、20B、20C、20D、20E、20F、20G、20X、20Y 回路基板装置
30 BGA搭載範囲
51、52、53、54、55、56、61、62、63 範囲
Claims (16)
- 裏面に複数の電極を有する電子部品と、
前記電子部品が半田付けされた回路基板とを備え、
前記回路基板の一面に、
前記電極に対応して設けられて前記電極が半田付けされた複数のパッドと、
前記パッドが露出するように設けられたソルダレジストと、
1個の前記パッドを囲むように前記ソルダレジストの上に印刷されたシンボルプリントとが設けられ、
前記複数のパッドは、前記シンボルプリントに囲まれたシンボルプリントありパッドと、それ以外のシンボルプリントなしパッドとを有し、
前記シンボルプリントありパッドは、前記シンボルプリントなしパッドよりも前記シンボルプリントの厚さの分だけ量が大きく半田が形成され、
前記シンボルプリントありパッドと前記電子部品との間隔の最大値が、前記シンボルプリントなしパッドと前記電子部品との間隔の最大値よりも大きい回路基板装置。 - 前記複数のパッドは、互いに隣接する前記シンボルプリントありパッドを複数有する請求項1に記載の回路基板装置。
- 前記複数のパッドは、前記電子部品の裏面の中央部に配置されたパッドを有し、
前記電子部品の裏面の中央部に配置されたパッドは、前記シンボルプリントありパッドと前記シンボルプリントなしパッドとのどちらか一方に含まれる請求項1または請求項2に記載の回路基板装置。 - 前記シンボルプリントが1つの輪である、
請求項1から請求項3の何れか1項に記載の回路基板装置。 - 前記シンボルプリントが複数に分けて設けられた、
請求項1から請求項3の何れか1項に記載の回路基板装置。 - 前記ソルダレジストが前記パッドと間隔をあけて設けられた、
請求項1から請求項5の何れか1項に記載の回路基板装置。 - 前記ソルダレジストが前記パッドの上にも設けられた、
請求項1から請求項5の何れか1項に記載の回路基板装置。 - 前記電子部品がBGAである、
請求項1から請求項7の何れか1項に記載の回路基板装置。 - 基板と、
裏面に複数の電極を有する電子部品の電極に対応して基板の一面に設けられた、前記電極が半田付けされる複数のパッドと、
前記パッドが露出するように設けられたソルダレジストと、
1個の前記パッドを囲むように前記ソルダレジストの上に印刷されたシンボルプリントとを備え、
前記複数のパッドは、前記シンボルプリントに囲まれたシンボルプリントありパッドと、それ以外のシンボルプリントなしパッドとを有し、
前記シンボルプリントありパッドは、前記シンボルプリントなしパッドよりも前記シンボルプリントの厚さの分だけ量が大きく半田が形成される回路基板。 - 前記複数のパッドは、互いに隣接する前記シンボルプリントありパッドを複数有する請求項9に記載の回路基板。
- 前記複数のパッドは、前記電子部品の裏面の中央部に配置されるパッドを有し、
前記電子部品の裏面の中央部に配置されるパッドは、前記シンボルプリントありパッドと前記シンボルプリントなしパッドとのどちらか一方に含まれる請求項9または請求項10に記載の回路基板。 - 前記シンボルプリントが1つの輪である、
請求項9から請求項11の何れか1項に記載の回路基板。 - 前記シンボルプリントが複数に分けて設けられた、
請求項9から請求項11の何れか1項に記載の回路基板。 - 前記ソルダレジストが前記パッドと間隔をあけて設けられた、
請求項9から請求項13の何れか1項に記載の回路基板。 - 前記ソルダレジストが前記パッドの上にも設けられた、
請求項9から請求項13の何れか1項に記載の回路基板。 - 複数のパッドと前記パッドが露出するように設けられたソルダレジストと1個の前記パッドを囲むように前記ソルダレジストの上に印刷されたシンボルプリントとが一面に設けられ、前記複数のパッドは、前記シンボルプリントに囲まれたシンボルプリントありパッドと、それ以外のシンボルプリントなしパッドとを有する回路基板の上に、前記複数のパッドに対応する位置に開口を有するマスクを密着させた状態で、前記シンボルプリントありパッドには、前記マスクの厚さと前記ソルダレジストの前記シンボルプリントありパッドの上面よりも上側に存在する部分の厚さと前記シンボルプリントの厚さとを足した厚さの半田を印刷し、前記シンボルプリントなしパッドには、前記マスクの厚さと前記ソルダレジストの前記シンボルプリントなしパッドの上面よりも上側に存在する部分の厚さとを足した厚さの前記半田を印刷する工程と、
前記半田が印刷された前記回路基板から前記マスクを取り外し、前記回路基板と、裏面に前記複数のパッドに対応して設けられた複数の電極を有する電子部品とをリフロー方式による半田付けによって接合する工程とを備えた回路基板装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017014530A JP6607208B2 (ja) | 2017-01-30 | 2017-01-30 | 回路基板装置および回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017014530A JP6607208B2 (ja) | 2017-01-30 | 2017-01-30 | 回路基板装置および回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018125346A JP2018125346A (ja) | 2018-08-09 |
JP6607208B2 true JP6607208B2 (ja) | 2019-11-20 |
Family
ID=63109745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017014530A Active JP6607208B2 (ja) | 2017-01-30 | 2017-01-30 | 回路基板装置および回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6607208B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109950270B (zh) * | 2019-03-27 | 2021-01-08 | 京东方科技集团股份有限公司 | 发光二极管芯片的驱动背板及其制作方法、显示面板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07212018A (ja) * | 1994-01-18 | 1995-08-11 | Matsushita Electric Ind Co Ltd | 基 板 |
JPH11191673A (ja) * | 1997-12-25 | 1999-07-13 | Victor Co Of Japan Ltd | はんだプリコート方法 |
JP2008147458A (ja) * | 2006-12-11 | 2008-06-26 | Nec Electronics Corp | プリント配線板およびその製造方法 |
JP2009076812A (ja) * | 2007-09-25 | 2009-04-09 | Suzuka Fuji Xerox Co Ltd | 半導体装置の製造方法 |
-
2017
- 2017-01-30 JP JP2017014530A patent/JP6607208B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018125346A (ja) | 2018-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101114647B1 (ko) | 프린트판, 프린트판 실장 구조, 및 프린트판 실장 방법 | |
JPH0927568A (ja) | ソルダボールを入出力端子として使用するボールグリッドアレイ半導体パッケージのソルダボールの平坦化方法及びその基板構造 | |
TWI548046B (zh) | 電路板及其製造方法 | |
JP5409427B2 (ja) | プリント回路板及び半導体装置 | |
JP6607208B2 (ja) | 回路基板装置および回路基板 | |
JP4398954B2 (ja) | 半導体パッケージ基板 | |
US8405209B2 (en) | Semiconductor device with varying bump density regions and method of manufacturing the same | |
US20190320536A1 (en) | Printing device and printing method for applying a viscous or pasty material | |
JP5453642B2 (ja) | リードフレームの製造方法 | |
KR100957221B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5475853B2 (ja) | 印刷用マスク | |
CN104066271B (zh) | 印刷电路板与在其电路板上配置集成电路封装元件的方法 | |
CN211267300U (zh) | 一种钢网及焊接结构 | |
JP2009224697A (ja) | プリント基板及び電子部品実装基板 | |
JP2008205101A (ja) | 電子部品実装基板の製造方法及び電子部品実装基板 | |
JP2015146404A (ja) | 半導体装置およびその製造方法 | |
JP2016139633A (ja) | シート基板およびその製造方法 | |
JP2007027341A (ja) | プリント配線板および電子部品実装構造 | |
JP2010153751A (ja) | 半導体パッケージ | |
JP4961572B2 (ja) | 半導体実装用基板 | |
JP6282936B2 (ja) | ボール搭載用マスクおよびボール搭載方法 | |
JP5098731B2 (ja) | プリント回路基板及びその製造方法 | |
JP2006066811A (ja) | はんだ印刷用マスク、部品実装方法 | |
WO2019176198A1 (ja) | 半田ペースト印刷方法、半田ペースト印刷用マスク、及び電子回路モジュールの製造方法 | |
JP3252758B2 (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191007 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6607208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |