JPH07212018A - 基 板 - Google Patents
基 板Info
- Publication number
- JPH07212018A JPH07212018A JP346694A JP346694A JPH07212018A JP H07212018 A JPH07212018 A JP H07212018A JP 346694 A JP346694 A JP 346694A JP 346694 A JP346694 A JP 346694A JP H07212018 A JPH07212018 A JP H07212018A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder
- electrode
- resist film
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 基板の上面にマトリクス状に形成された電極
上に、スクリーン印刷手段や、リフロー手段によりバン
プを形成する際に、バンプの大きさにばらつきが生じた
り、相隣る電極上のバンプ同士がつながるブリッジが生
じることのない基板を提供することを目的とする。 【構成】 基板１１の上面の電極１２以外の部分に第１
レジスト膜１３を形成し、かつ、この第１レジスト膜１
３の上面に電極１２を包囲する第２レジスト膜１４を形
成した。加熱炉において基板１１を加熱して半田を溶融
させると、半田は側方へ流出しようとするが、過度の流
出は第２レジスト膜１４により阻止されるので、相隣る
電極１２上の半田がつながって融合不均化やブリッジを
生じることはなく、各電極１２上に形状の揃ったバンプ
を有する基板１１を得ることができる。
上に、スクリーン印刷手段や、リフロー手段によりバン
プを形成する際に、バンプの大きさにばらつきが生じた
り、相隣る電極上のバンプ同士がつながるブリッジが生
じることのない基板を提供することを目的とする。 【構成】 基板１１の上面の電極１２以外の部分に第１
レジスト膜１３を形成し、かつ、この第１レジスト膜１
３の上面に電極１２を包囲する第２レジスト膜１４を形
成した。加熱炉において基板１１を加熱して半田を溶融
させると、半田は側方へ流出しようとするが、過度の流
出は第２レジスト膜１４により阻止されるので、相隣る
電極１２上の半田がつながって融合不均化やブリッジを
生じることはなく、各電極１２上に形状の揃ったバンプ
を有する基板１１を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、マトリクス状に形成さ
れた電極上にスクリーン手段によりバンプを形成する基
板に関するものである。
れた電極上にスクリーン手段によりバンプを形成する基
板に関するものである。
【０００２】
【従来の技術】電子部品が搭載される基板を小型高密度
化するための手段として、基板の表面に電極をマトリク
ス状に多数個形成し、この電極上にバンプ（突出電極）
を形成することが知られている。またバンプの形成方法
として、スクリーン印刷手段により電極上にクリーム半
田を塗布した後、基板を加熱炉で加熱することにより、
クリーム半田を溶融固化させてバンプを形成する方法が
知られている。
化するための手段として、基板の表面に電極をマトリク
ス状に多数個形成し、この電極上にバンプ（突出電極）
を形成することが知られている。またバンプの形成方法
として、スクリーン印刷手段により電極上にクリーム半
田を塗布した後、基板を加熱炉で加熱することにより、
クリーム半田を溶融固化させてバンプを形成する方法が
知られている。
【０００３】
【発明が解決しようとする課題】スクリーン印刷手段に
よれば、バンプを低コストで作業性よく形成できる利点
があるが、クリーム半田をリフロー装置の加熱炉で加熱
して溶融させた際に、溶融したクリーム半田が流動して
融合不均化やブリッジを生じ、バンプ形成時に不良が生
じやすいという問題点があった。以下、融合不均化やブ
リッジが生じる理由について説明する。
よれば、バンプを低コストで作業性よく形成できる利点
があるが、クリーム半田をリフロー装置の加熱炉で加熱
して溶融させた際に、溶融したクリーム半田が流動して
融合不均化やブリッジを生じ、バンプ形成時に不良が生
じやすいという問題点があった。以下、融合不均化やブ
リッジが生じる理由について説明する。
【０００４】図６は従来の基板の平面図であって、基板
１の表面には電極２がマトリクス状に多数個形成されて
いる。この電極２上にスクリーン印刷手段によりクリー
ム半田を塗布した後、このクリーム半田をリフロー装置
の加熱炉で加熱して溶融固化させることにより、バンプ
を形成するものである。
１の表面には電極２がマトリクス状に多数個形成されて
いる。この電極２上にスクリーン印刷手段によりクリー
ム半田を塗布した後、このクリーム半田をリフロー装置
の加熱炉で加熱して溶融固化させることにより、バンプ
を形成するものである。
【０００５】図７（ａ），（ｂ），（ｃ），（ｄ），
（ｅ）は従来の基板のバンプに融合不均化やブリッジが
生じるプロセスの説明図である。図７（ａ）は基板１の
表面の電極２上にスクリーン印刷手段によりクリーム半
田３を塗布した状態を示している。図７（ｂ）はこの基
板１をリフロー装置の加熱炉において加熱を開始して間
もなくの予熱状態を示している。この状態でクリーム半
田３は次第に軟化して形状が崩れはじめている。図７
（ｃ）は加熱が更に進行し、酸化膜除去のためにクリー
ム半田３に混合されたロジン５が液化して流動化し、更
に半田４が溶融しはじめた状態を示している。この状態
で、溶融した半田４が側方へ流出することにより、相隣
る電極２上の半田４同士がつながってくる。図７（ｄ）
は加熱が更に進行して半田４が完全に溶融した状態を示
している。図７（ｃ）に示すように、相隣る電極２上の
溶融した半田４同士がつながった結果、溶融した半田４
は内圧の低い方（本例では左側の半田４）へ押し流さ
れ、次いで冷却されることにより半田４は固化して球形
のバンプ４ａになる。その結果、左側の電極２上には過
大なバンプ４ａが形成され、また右側の電極２上にはバ
ンプは形成されないこととなる。このような現象を融合
不均化と呼称する。また図７（ｅ）に示すように半田４
が相隣る電極２上にまたがったまま固化するとブリッジ
４ｂを生じる。このような融合不均化やブリッジ４ｂ
は、基板１の小型高密度化のために、電極２を狭ピッチ
化するほど発生しやすいものである。
（ｅ）は従来の基板のバンプに融合不均化やブリッジが
生じるプロセスの説明図である。図７（ａ）は基板１の
表面の電極２上にスクリーン印刷手段によりクリーム半
田３を塗布した状態を示している。図７（ｂ）はこの基
板１をリフロー装置の加熱炉において加熱を開始して間
もなくの予熱状態を示している。この状態でクリーム半
田３は次第に軟化して形状が崩れはじめている。図７
（ｃ）は加熱が更に進行し、酸化膜除去のためにクリー
ム半田３に混合されたロジン５が液化して流動化し、更
に半田４が溶融しはじめた状態を示している。この状態
で、溶融した半田４が側方へ流出することにより、相隣
る電極２上の半田４同士がつながってくる。図７（ｄ）
は加熱が更に進行して半田４が完全に溶融した状態を示
している。図７（ｃ）に示すように、相隣る電極２上の
溶融した半田４同士がつながった結果、溶融した半田４
は内圧の低い方（本例では左側の半田４）へ押し流さ
れ、次いで冷却されることにより半田４は固化して球形
のバンプ４ａになる。その結果、左側の電極２上には過
大なバンプ４ａが形成され、また右側の電極２上にはバ
ンプは形成されないこととなる。このような現象を融合
不均化と呼称する。また図７（ｅ）に示すように半田４
が相隣る電極２上にまたがったまま固化するとブリッジ
４ｂを生じる。このような融合不均化やブリッジ４ｂ
は、基板１の小型高密度化のために、電極２を狭ピッチ
化するほど発生しやすいものである。
【０００６】そこで本発明は、バンプの大きさにばらつ
きを生じる融合不均化や、電極同士あるいはバンプ同士
を短絡させるブリッジの発生を解消できる基板を提供す
ることを目的とする。
きを生じる融合不均化や、電極同士あるいはバンプ同士
を短絡させるブリッジの発生を解消できる基板を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】このために本発明は、基
板の上面の電極以外の部分に第１レジスト膜を形成し、
かつ、この第１レジスト膜の上面に電極を包囲する第２
レジスト膜を形成したものである。
板の上面の電極以外の部分に第１レジスト膜を形成し、
かつ、この第１レジスト膜の上面に電極を包囲する第２
レジスト膜を形成したものである。
【０００８】
【作用】上記構成において、加熱炉において基板を加熱
して半田を溶融させると、半田は側方へ流出しようとす
るが、半田の流れは第２レジスト膜に阻止され、融合不
均化やブリッジが発生することはない。
して半田を溶融させると、半田は側方へ流出しようとす
るが、半田の流れは第２レジスト膜に阻止され、融合不
均化やブリッジが発生することはない。
【０００９】
（実施例１）次に、図面を参照しながら本発明の実施例
を説明する。図１は本発明の第一実施例の基板の平面
図、図２は同部分断面図である。基板１１の上面には円
形の電極１２がマトリクス状に多数個形成されている。
基板１１上面の電極１２以外の部分には、電極１２とほ
ぼ同じ厚さもしくは、これよりもやや厚い第１レジスト
膜１３が塗布形成されており、第１レジスト膜１３の上
面には第２レジスト膜１４が塗布形成されている。第１
レジスト膜１３は、基板１１の表面に形成された配線パ
ターンを保護したり、絶縁性を確保するためのものであ
り、通常は電子部品の端子が半田付けされるランドやバ
ンプが形成される電極１２の表面以外を覆っている。図
２に示すように、第２レジスト膜１４は電極１２の上面
よりも高くなっている。図１に示すように、第２レジス
ト膜１４は格子状に形成されており、電極１２は第２レ
ジスト膜１４に包囲されている。
を説明する。図１は本発明の第一実施例の基板の平面
図、図２は同部分断面図である。基板１１の上面には円
形の電極１２がマトリクス状に多数個形成されている。
基板１１上面の電極１２以外の部分には、電極１２とほ
ぼ同じ厚さもしくは、これよりもやや厚い第１レジスト
膜１３が塗布形成されており、第１レジスト膜１３の上
面には第２レジスト膜１４が塗布形成されている。第１
レジスト膜１３は、基板１１の表面に形成された配線パ
ターンを保護したり、絶縁性を確保するためのものであ
り、通常は電子部品の端子が半田付けされるランドやバ
ンプが形成される電極１２の表面以外を覆っている。図
２に示すように、第２レジスト膜１４は電極１２の上面
よりも高くなっている。図１に示すように、第２レジス
ト膜１４は格子状に形成されており、電極１２は第２レ
ジスト膜１４に包囲されている。
【００１０】次に電極１２上にバンプを形成する方法を
説明する。図３（ａ），（ｂ），（ｃ），（ｄ）は本発
明の第一実施例のバンプ生成プロセスの説明図である。
図３（ａ）はスクリーン印刷手段により電極１２の上面
にクリーム半田１５を塗布した状態を示している。スク
リーン印刷手段としては、例えば特開平２−１４１４５
号公報に記載されたものが知られている。図３（ｂ）は
この基板１１をリフロー装置の加熱炉で加熱を開始して
間もなくの予熱状態を示している。図示するようにこの
状態で、クリーム半田１５は次第に軟化して形状が崩れ
はじめている。図３（ｃ）は加熱が更に進行し、クリー
ム半田１５表面の酸化膜除去のためにクリーム半田１５
に混合されたロジン１７が流動化し、次いでクリーム半
田１５に含まれる半田１６が溶融しはじめた状態を示し
ている。この状態で、溶融した半田１６は側方へ流出し
ようとするが、この流出は第２レジスト膜１４により阻
止される。図３（ｄ）は加熱が更に進行して半田１６が
完全に溶融し、溶融したロジン１７や半田１６が自身の
表面張力により略球形のバンプ１６ａになった状態を示
している。上述したように相隣る電極１２上の半田１６
同士は第２レジスト膜１４に流出を阻止されてつながら
ないので、各電極１２上に所望の大きさのバンプ１６ａ
が形成される。
説明する。図３（ａ），（ｂ），（ｃ），（ｄ）は本発
明の第一実施例のバンプ生成プロセスの説明図である。
図３（ａ）はスクリーン印刷手段により電極１２の上面
にクリーム半田１５を塗布した状態を示している。スク
リーン印刷手段としては、例えば特開平２−１４１４５
号公報に記載されたものが知られている。図３（ｂ）は
この基板１１をリフロー装置の加熱炉で加熱を開始して
間もなくの予熱状態を示している。図示するようにこの
状態で、クリーム半田１５は次第に軟化して形状が崩れ
はじめている。図３（ｃ）は加熱が更に進行し、クリー
ム半田１５表面の酸化膜除去のためにクリーム半田１５
に混合されたロジン１７が流動化し、次いでクリーム半
田１５に含まれる半田１６が溶融しはじめた状態を示し
ている。この状態で、溶融した半田１６は側方へ流出し
ようとするが、この流出は第２レジスト膜１４により阻
止される。図３（ｄ）は加熱が更に進行して半田１６が
完全に溶融し、溶融したロジン１７や半田１６が自身の
表面張力により略球形のバンプ１６ａになった状態を示
している。上述したように相隣る電極１２上の半田１６
同士は第２レジスト膜１４に流出を阻止されてつながら
ないので、各電極１２上に所望の大きさのバンプ１６ａ
が形成される。
【００１１】（実施例２）次に本発明の他の実施例を説
明する。図４は本発明の第二実施例の基板の部分平面図
を示している。このものは、第２レジスト膜１９の平面
形状が環状である点において第一実施例と相違してい
る。
明する。図４は本発明の第二実施例の基板の部分平面図
を示している。このものは、第２レジスト膜１９の平面
形状が環状である点において第一実施例と相違してい
る。
【００１２】（実施例３）図５は本発明の第三実施例の
基板の部分平面図を示している。このものは第２レジス
ト膜２０は電極１２を完全に包囲しておらず、略包囲し
ている点において第一実施例と相違している。この第三
実施例では、溶融した半田１６が矢印Ｎ１で示すように
電極１２と電極１２の間を最短距離で流出するのは第２
レジスト膜２０で阻止される。また矢印Ｎ２で示すよう
に、溶融した半田１６は電極１２と電極１２の間を第２
レジスト膜２０で略形成される四角形の対角線方向に流
出するのは阻止されないが、この対角線方向は電極１２
と電極１２の間の最長距離であり、したがって溶融した
半田１６が少々この方向に流出しても半田１６同士がつ
ながってブリッジを生じることはない。この第三実施例
から明らかなように、第２レジスト膜２０は必ずしも電
極１２を完全に包囲する必要はなく、半田１６同士がつ
ながるのを実質的に阻止できればよいものである。この
ように本発明は上記各実施例以外にも種々の設計変更が
可能である。
基板の部分平面図を示している。このものは第２レジス
ト膜２０は電極１２を完全に包囲しておらず、略包囲し
ている点において第一実施例と相違している。この第三
実施例では、溶融した半田１６が矢印Ｎ１で示すように
電極１２と電極１２の間を最短距離で流出するのは第２
レジスト膜２０で阻止される。また矢印Ｎ２で示すよう
に、溶融した半田１６は電極１２と電極１２の間を第２
レジスト膜２０で略形成される四角形の対角線方向に流
出するのは阻止されないが、この対角線方向は電極１２
と電極１２の間の最長距離であり、したがって溶融した
半田１６が少々この方向に流出しても半田１６同士がつ
ながってブリッジを生じることはない。この第三実施例
から明らかなように、第２レジスト膜２０は必ずしも電
極１２を完全に包囲する必要はなく、半田１６同士がつ
ながるのを実質的に阻止できればよいものである。この
ように本発明は上記各実施例以外にも種々の設計変更が
可能である。
【００１３】
【発明の効果】以上説明したように本発明によれば、加
熱炉において基板を加熱して半田を溶融させると、半田
は側方へ流出しようとするが、過度の流出は第２レジス
ト膜により阻止されるので、バンプの大きさにばらつき
が生じる融合不均化や、相隣る電極上の半田がつながっ
てブリッジを生じることはなく、各電極上に形状の揃っ
たバンプを有する基板を得ることができる。
熱炉において基板を加熱して半田を溶融させると、半田
は側方へ流出しようとするが、過度の流出は第２レジス
ト膜により阻止されるので、バンプの大きさにばらつき
が生じる融合不均化や、相隣る電極上の半田がつながっ
てブリッジを生じることはなく、各電極上に形状の揃っ
たバンプを有する基板を得ることができる。
【図１】本発明の第一実施例の基板の平面図
【図２】本発明の第一実施例の基板の部分断面図
【図３】（ａ）は本発明の第一実施例のバンプ生成プロ
セスの説明図 （ｂ）は本発明の第一実施例のバンプ生成プロセスの説
明図 （ｃ）は本発明の第一実施例のバンプ生成プロセスの説
明図 （ｄ）は本発明の第一実施例のバンプ生成プロセスの説
明図
セスの説明図 （ｂ）は本発明の第一実施例のバンプ生成プロセスの説
明図 （ｃ）は本発明の第一実施例のバンプ生成プロセスの説
明図 （ｄ）は本発明の第一実施例のバンプ生成プロセスの説
明図
【図４】本発明の第二実施例の基板の部分平面図
【図５】本発明の第三実施例の基板の部分平面図
【図６】従来の基板の平面図
【図７】（ａ）は従来の基板のバンプに融合不均化やブ
リッジが生じるプロセスの説明図 （ｂ）は従来の基板のバンプに融合不均化やブリッジが
生じるプロセスの説明図 （ｃ）は従来の基板のバンプに融合不均化やブリッジが
生じるプロセスの説明図 （ｄ）は従来の基板のバンプに融合不均化やブリッジが
生じるプロセスの説明図 （ｅ）は従来の基板のバンプに融合不均化やブリッジが
生じるプロセスの説明図
リッジが生じるプロセスの説明図 （ｂ）は従来の基板のバンプに融合不均化やブリッジが
生じるプロセスの説明図 （ｃ）は従来の基板のバンプに融合不均化やブリッジが
生じるプロセスの説明図 （ｄ）は従来の基板のバンプに融合不均化やブリッジが
生じるプロセスの説明図 （ｅ）は従来の基板のバンプに融合不均化やブリッジが
生じるプロセスの説明図
１１ 基板 １２ 電極 １３ 第１レジスト膜 １４，１９，２０ 第２レジスト膜
Claims (1)
- 【請求項１】基板の上面の電極以外の部分に第１レジス
ト膜を形成し、かつ、この第１レジスト膜の上面に前記
電極を包囲する第２レジスト膜を形成したことを特徴と
する基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP346694A JPH07212018A (ja) | 1994-01-18 | 1994-01-18 | 基 板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP346694A JPH07212018A (ja) | 1994-01-18 | 1994-01-18 | 基 板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07212018A true JPH07212018A (ja) | 1995-08-11 |
Family
ID=11558113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP346694A Pending JPH07212018A (ja) | 1994-01-18 | 1994-01-18 | 基 板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07212018A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232742A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | 電子回路装置の製造方法 |
| JP2006173337A (ja) * | 2004-12-15 | 2006-06-29 | Daisho Denshi:Kk | 電子モジュール構造 |
| JP2008147458A (ja) * | 2006-12-11 | 2008-06-26 | Nec Electronics Corp | プリント配線板およびその製造方法 |
| JP2008205132A (ja) * | 2007-02-19 | 2008-09-04 | Nec Corp | プリント配線板及びこれとフレキシブルプリント基板とのはんだ接続構造並びに方法 |
| JP2008210993A (ja) * | 2007-02-26 | 2008-09-11 | Nec Corp | プリント配線板及びその製造方法 |
| JP2011134818A (ja) * | 2009-12-24 | 2011-07-07 | Shinko Electric Ind Co Ltd | 半導体素子内蔵基板 |
| JP2013225591A (ja) * | 2012-04-20 | 2013-10-31 | Seiko Epson Corp | 電子デバイスおよび電子機器 |
| JP2018125346A (ja) * | 2017-01-30 | 2018-08-09 | 三菱電機株式会社 | 回路基板装置および回路基板 |
-
1994
- 1994-01-18 JP JP346694A patent/JPH07212018A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232742A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | 電子回路装置の製造方法 |
| JP2006173337A (ja) * | 2004-12-15 | 2006-06-29 | Daisho Denshi:Kk | 電子モジュール構造 |
| JP2008147458A (ja) * | 2006-12-11 | 2008-06-26 | Nec Electronics Corp | プリント配線板およびその製造方法 |
| JP2008205132A (ja) * | 2007-02-19 | 2008-09-04 | Nec Corp | プリント配線板及びこれとフレキシブルプリント基板とのはんだ接続構造並びに方法 |
| JP2008210993A (ja) * | 2007-02-26 | 2008-09-11 | Nec Corp | プリント配線板及びその製造方法 |
| JP2011134818A (ja) * | 2009-12-24 | 2011-07-07 | Shinko Electric Ind Co Ltd | 半導体素子内蔵基板 |
| JP2013225591A (ja) * | 2012-04-20 | 2013-10-31 | Seiko Epson Corp | 電子デバイスおよび電子機器 |
| JP2018125346A (ja) * | 2017-01-30 | 2018-08-09 | 三菱電機株式会社 | 回路基板装置および回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3008768B2 (ja) | バンプの形成方法 | |
| JPH0870173A (ja) | 回路基板 | |
| JP3296130B2 (ja) | 電子部品の半田付け方法 | |
| JPH07212018A (ja) | 基 板 | |
| JPH08195548A (ja) | 電子部品実装方法 | |
| JP3344049B2 (ja) | 電子部品 | |
| JP3156483B2 (ja) | バンプの形成方法 | |
| JPH0982759A (ja) | 突起電極を有する基板の接続方法 | |
| JP3487177B2 (ja) | プリコート半田の形成方法 | |
| JP3422135B2 (ja) | プリント基板への電子部品はんだ付け法 | |
| JP2724933B2 (ja) | リフロー方式のプリント配線基板 | |
| JP3211817B2 (ja) | バンプの形成方法およびバンプ付き電子部品 | |
| JP2002353263A (ja) | 半田バンプの形成方法 | |
| JP3146844B2 (ja) | バンプの形成方法 | |
| JPH0435917B2 (ja) | ||
| JPH08236921A (ja) | 電子部品の半田付け方法 | |
| JP2000077842A (ja) | 半田接合方法および半田接合構造 | |
| JPH10242632A (ja) | 半田バンプの形成方法 | |
| JPS6362333A (ja) | フリツプチツプの半田接続方法 | |
| JPH09246317A (ja) | チップと基板の固着方法 | |
| JP2001085832A (ja) | 電子部品実装構造とその実装方法 | |
| JPH01207990A (ja) | チップ部品の半田付け方法 | |
| JPH0823189A (ja) | 電子部品実装用フィルム及び接合材料供給方法及び電 子部品実装方法 | |
| JPH05226823A (ja) | 電子部品実装における半田形成方法 | |
| JPH08298374A (ja) | 半田付け方法 |