JP6587806B2 - システムオンチップのスキャンパスの部分を分離するための装置及び方法 - Google Patents
システムオンチップのスキャンパスの部分を分離するための装置及び方法 Download PDFInfo
- Publication number
- JP6587806B2 JP6587806B2 JP2015020979A JP2015020979A JP6587806B2 JP 6587806 B2 JP6587806 B2 JP 6587806B2 JP 2015020979 A JP2015020979 A JP 2015020979A JP 2015020979 A JP2015020979 A JP 2015020979A JP 6587806 B2 JP6587806 B2 JP 6587806B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- control signal
- hierarchical
- component
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title description 20
- 238000012360 testing method Methods 0.000 claims description 169
- 230000000644 propagated effect Effects 0.000 claims description 52
- 210000004027 cell Anatomy 0.000 description 135
- 238000001914 filtration Methods 0.000 description 42
- 230000006870 function Effects 0.000 description 19
- 238000010998 test method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 230000001902 propagating effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 210000003888 boundary cell Anatomy 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Claims (15)
- システムオンチップ装置であって、
少なくとも1つの非階層使用可能コンポーネントを含む複数のコンポーネントを有する第1のレイヤおよび少なくとも1つのコンポーネントを有する第2のレイヤを備えるスキャンパスを含み、前記第2のレイヤは動的に選択及び選択解除可能であり、
前記第1のレイヤ内のデータの伝搬は、前記システムオンチップ装置に入力される少なくとも1つの制御信号を使用して制御され、
前記第2のレイヤ内のデータの伝搬は前記少なくとも1つの制御信号及び階層使用可能コンポーネントによって生成される前記第1のレイヤからのレイヤ選択制御信号を使用して制御され、
前記レイヤ選択制御信号は、前記第2のレイヤが選択されているか、または選択解除されているかを決定し、前記レイヤ選択制御信号は、前記第1のレイヤ内のデータの伝搬から独立して前記第2のレイヤ内のデータの伝搬を制御する、装置。 - 前記第2のレイヤの少なくとも1つのコンポーネントは少なくとも1つの非階層使用可能コンポーネントを含み、前記装置は、前記少なくとも1つの制御信号の印加をフィルタリングする制御論理であって、前記制御論理は、前記階層使用可能コンポーネントから前記第2のレイヤの前記少なくとも1つの非階層使用可能コンポーネントへのレイヤ選択制御信号を使用するように適合される、制御論理をさらに含む、請求項1に記載の装置。
- 前記制御信号が第1の制御信号および第2の制御信号を含む、請求項1に記載の装置。
- 前記第2のレイヤの前記少なくとも1つの非階層使用可能コンポーネントが第1のレジスタ及び第2のレジスタを含む、請求項2に記載の装置。
- 前記制御論理が、前記少なくとも1つの非階層使用可能コンポーネントの前記第1のレジスタを制御するための第1の部分と、前記少なくとも1つの非階層使用可能コンポーネントの前記第2のレジスタを制御するための第2の部分とを含む請求項4に記載の装置。
- 前記制御論理の前記第1の部分が第1のANDゲートを含み、前記第1のANDゲートへの第1の入力が第1の制御信号であり、前記第1のANDゲートへの第2の入力がレイヤ選択制御信号である、請求項5に記載の装置。
- 前記第1のANDゲートの出力が、前記第1のレジスタ内にデータをシフトする制御をするように適合される第1のシフト制御信号として、前記第2のレイヤの前記少なくとも1つの非階層使用可能コンポーネントに結合される、請求項6に記載の装置。
- 前記制御論理の前記第2の部分が第2のANDゲートを含み、前記第2のANDゲートへの第1の入力が前記第2の制御信号であり、前記第2のANDゲートへの第2の入力がレイヤ選択制御信号である、請求項5に記載の装置。
- 前記第2のANDゲートの出力が、前記第2のレジスタ内にデータをシフトする制御をするように適合される第2のシフト制御信号として、前記第2のレイヤの前記少なくとも1つの非階層使用可能コンポーネントに結合される、請求項8に記載の装置。
- システムオンチップ装置であって、
前記システムオンチップの1つ又は複数の入力および出力(I/O)ポートに通信可能に接続される複数の非階層使用可能コンポーネントと、前記複数の非階層使用可能コンポーネントに結合された階層使用可能コンポーネントとを含むスキャンパスであって、
前記階層使用可能コンポーネントは、前記複数の非階層使用可能コンポーネントの内の2つの非階層使用可能コンポーネントの間に配置されて第1のレイヤを形成し、前記複数の非階層使用可能コンポーネントの内の第3の非階層使用可能コンポーネントは、前記階層使用可能コンポーネントによってデータを選択的に伝搬させる第2のレイヤを形成し、 前記第1のレイヤ内のデータの伝搬は、前記システムオンチップ装置に入力される少なくとも1つの制御信号を使用して制御され、
前記第2のレイヤ内のデータの伝搬は前記少なくとも1つの制御信号及び前記階層使用可能コンポーネントによって生成される前記第1のレイヤからのレイヤ選択制御信号を使用して制御され、
前記レイヤ選択制御信号は、前記第2のレイヤが選択されているか、または選択解除されているかを決定し、前記第1のレイヤ内のデータの伝搬から独立して前記第2のレイヤ内のデータの伝搬を制御する、スキャンパスと、
スキャンパス全体の構成を制御する制御論理であって、前記制御論理は、スキャンパス全体に対するスキャン動作を行うように制御することによって、1つまたは複数のコアへのアクセスを可能にし、前記1つまたは複数のコアは、少なくとも1つの前記第3の非階層使用可能コンポーネントに結合されている制御論理と
を含む装置。 - 前記第2のレイヤが少なくとも1つの非階層使用可能コンポーネントを含む、請求項10に記載の装置。
- 前記装置は、前記少なくとも1つの制御信号の印加をフィルタリングする制御論理であって、前記制御論理は、前記階層使用可能コンポーネントから前記第2のレイヤの前記少なくとも1つの非階層使用可能コンポーネントへのレイヤ選択制御信号を使用するように適合される制御論理をさらに含む、請求項11に記載の装置。
- 前記第2のレイヤの前記少なくとも1つの非階層使用可能コンポーネントが計器コアに結合され、
前記制御論理は、前記第2のレイヤが選択解除される場合に、データが前記第1のレイヤを通じて伝搬される間、前記第2のレイヤ内のデータの伝搬を防ぎ、前記計器コアを並行してテスト可能とする、請求項11に記載の装置。 - 前記計器コアが前記第2のレイヤの前記少なくとも1つの非階層使用可能コンポーネントの内の少なくとも1つにテスト結果を提供する、請求項13に記載の装置。
- 前記第2のレイヤが選択解除される場合に、前記制御論理は、データが前記第1のレイヤ内を伝搬する間の前記第2のレイヤ内のデータの伝搬を防ぐ、請求項10に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/022,411 | 2008-01-30 | ||
US12/022,411 US7958417B2 (en) | 2008-01-30 | 2008-01-30 | Apparatus and method for isolating portions of a scan path of a system-on-chip |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010544999A Division JP2011512523A (ja) | 2008-01-30 | 2009-01-21 | システムオンチップのスキャンパスの部分を分離するための装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015111139A JP2015111139A (ja) | 2015-06-18 |
JP6587806B2 true JP6587806B2 (ja) | 2019-10-09 |
Family
ID=40566383
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010544999A Pending JP2011512523A (ja) | 2008-01-30 | 2009-01-21 | システムオンチップのスキャンパスの部分を分離するための装置及び方法 |
JP2015020979A Active JP6587806B2 (ja) | 2008-01-30 | 2015-02-05 | システムオンチップのスキャンパスの部分を分離するための装置及び方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010544999A Pending JP2011512523A (ja) | 2008-01-30 | 2009-01-21 | システムオンチップのスキャンパスの部分を分離するための装置及び方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7958417B2 (ja) |
EP (1) | EP2240790A1 (ja) |
JP (2) | JP2011512523A (ja) |
KR (1) | KR101206676B1 (ja) |
CN (1) | CN101932945A (ja) |
WO (1) | WO2009097088A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7949915B2 (en) * | 2007-12-04 | 2011-05-24 | Alcatel-Lucent Usa Inc. | Method and apparatus for describing parallel access to a system-on-chip |
US7958479B2 (en) * | 2007-12-04 | 2011-06-07 | Alcatel-Lucent Usa Inc. | Method and apparatus for describing and testing a system-on-chip |
US7962885B2 (en) * | 2007-12-04 | 2011-06-14 | Alcatel-Lucent Usa Inc. | Method and apparatus for describing components adapted for dynamically modifying a scan path for system-on-chip testing |
US7954022B2 (en) * | 2008-01-30 | 2011-05-31 | Alcatel-Lucent Usa Inc. | Apparatus and method for controlling dynamic modification of a scan path |
US7958417B2 (en) * | 2008-01-30 | 2011-06-07 | Alcatel-Lucent Usa Inc. | Apparatus and method for isolating portions of a scan path of a system-on-chip |
US8627159B2 (en) * | 2010-11-11 | 2014-01-07 | Qualcomm Incorporated | Feedback scan isolation and scan bypass architecture |
US8516318B2 (en) * | 2010-12-15 | 2013-08-20 | International Business Machines Corporation | Dynamic scan |
US9188643B2 (en) | 2012-11-13 | 2015-11-17 | Globalfoundries Inc. | Flexible performance screen ring oscillator within a scan chain |
KR102066661B1 (ko) * | 2013-09-02 | 2020-01-15 | 삼성전자 주식회사 | 스캔-체인으로 연결된 플립-플롭들의 값들을 jtag 인터페이스를 이용하여 재구성할 수 있는 집적 회로, 이의 동작 방법, 및 상기 집적 회로를 포함하는 장치들 |
US9128151B1 (en) * | 2014-05-08 | 2015-09-08 | International Business Machines Corporation | Performance screen ring oscillator formed from paired scan chains |
US9097765B1 (en) | 2014-05-08 | 2015-08-04 | International Business Machines Corporation | Performance screen ring oscillator formed from multi-dimensional pairings of scan chains |
CN105551527B (zh) * | 2014-11-03 | 2018-10-09 | 龙芯中科技术有限公司 | Cam的测试电路、测试方法和装置 |
US9766289B2 (en) | 2015-10-06 | 2017-09-19 | Nxp Usa, Inc. | LBIST debug controller |
DE102017216444B3 (de) | 2017-09-15 | 2019-01-03 | Hochschule Hamm-Lippstadt | Microchip mit einer Vielzahl von rekonfigurierbaren Teststrukturen |
US10436840B2 (en) * | 2017-10-26 | 2019-10-08 | Nvidia Corp. | Broadcast scan network |
CN112994927B (zh) * | 2021-02-04 | 2022-11-25 | 海光信息技术股份有限公司 | 一种菊花链拓扑的检索方法及检索装置 |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60154173A (ja) * | 1984-01-25 | 1985-08-13 | Toshiba Corp | スキヤン方式論理回路 |
JPS60239836A (ja) * | 1984-05-15 | 1985-11-28 | Fujitsu Ltd | 論理回路の故障診断方式 |
JPS6293672A (ja) | 1985-10-21 | 1987-04-30 | Hitachi Ltd | 階層型論理装置 |
JP2778692B2 (ja) * | 1987-03-06 | 1998-07-23 | テキサス インスツルメンツ インコーポレイテツド | 境界走査試験装置 |
US4872169A (en) * | 1987-03-06 | 1989-10-03 | Texas Instruments Incorporated | Hierarchical scan selection |
JPS63243890A (ja) * | 1987-03-31 | 1988-10-11 | Toshiba Corp | 半導体集積回路装置 |
JP2742740B2 (ja) * | 1991-03-20 | 1998-04-22 | 三菱電機株式会社 | バイパススキャンパスおよびそれを用いた集積回路装置 |
US5862152A (en) * | 1995-11-13 | 1999-01-19 | Motorola, Inc. | Hierarchically managed boundary-scan testable module and method |
GB9622687D0 (en) * | 1996-10-31 | 1997-01-08 | Sgs Thomson Microelectronics | An integrated circuit with tap controller |
US6708144B1 (en) * | 1997-01-27 | 2004-03-16 | Unisys Corporation | Spreadsheet driven I/O buffer synthesis process |
US6606588B1 (en) * | 1997-03-14 | 2003-08-12 | Interuniversitair Micro-Elecktronica Centrum (Imec Vzw) | Design apparatus and a method for generating an implementable description of a digital system |
EP0867820A3 (en) * | 1997-03-14 | 2000-08-16 | Interuniversitair Micro-Elektronica Centrum Vzw | A design environment and a method for generating an implementable description of a digital system |
US6425100B1 (en) * | 1998-04-24 | 2002-07-23 | Texas Instruments Incorporated | Snoopy test access port architecture for electronic circuits including embedded core with built-in test access port |
US6378090B1 (en) * | 1998-04-24 | 2002-04-23 | Texas Instruments Incorporated | Hierarchical test access port architecture for electronic circuits including embedded core having built-in test access port |
US6456961B1 (en) * | 1999-04-30 | 2002-09-24 | Srinivas Patil | Method and apparatus for creating testable circuit designs having embedded cores |
US6430718B1 (en) * | 1999-08-30 | 2002-08-06 | Cypress Semiconductor Corp. | Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom |
US6587981B1 (en) | 1999-11-29 | 2003-07-01 | Agilent Technologies, Inc. | Integrated circuit with scan test structure |
US6631504B2 (en) * | 2000-01-18 | 2003-10-07 | Cadence Design Systems, Inc | Hierarchical test circuit structure for chips with multiple circuit blocks |
US7181705B2 (en) * | 2000-01-18 | 2007-02-20 | Cadence Design Systems, Inc. | Hierarchical test circuit structure for chips with multiple circuit blocks |
WO2001053844A1 (en) * | 2000-01-18 | 2001-07-26 | Cadence Design Systems, Inc. | Hierarchical test circuit structure for chips with multiple circuit blocks |
US6665828B1 (en) * | 2000-09-19 | 2003-12-16 | International Business Machines Corporation | Globally distributed scan blocks |
US6687981B2 (en) * | 2001-08-14 | 2004-02-10 | Siemens Westinghouse Power Corporation | Apparatus for positioning leads of a power generator |
JP3955196B2 (ja) * | 2001-09-05 | 2007-08-08 | 富士通株式会社 | 試験回路および半導体集積回路装置 |
KR100430074B1 (ko) | 2002-01-08 | 2004-05-03 | 학교법인 한양학원 | 시스템칩 테스트 접근을 위한 랩드 코아 연결 모듈 |
US6678875B2 (en) * | 2002-01-25 | 2004-01-13 | Logicvision, Inc. | Self-contained embedded test design environment and environment setup utility |
US20040002832A1 (en) * | 2002-05-20 | 2004-01-01 | Chan Patrick P. | Method and apparatus for boundary scan of serial interfaces |
US20050097416A1 (en) * | 2003-10-31 | 2005-05-05 | Dominic Plunkett | Testing of integrated circuits using boundary scan |
KR100514319B1 (ko) * | 2003-12-02 | 2005-09-13 | 조상욱 | 시스템 온 칩의 테스트를 위한 코아 접속 스위치 |
US7356745B2 (en) * | 2004-02-06 | 2008-04-08 | Texas Instruments Incorporated | IC with parallel scan paths and compare circuitry |
DE602005015422D1 (de) | 2004-02-17 | 2009-08-27 | Inst Nat Polytech Grenoble | Integrierter schaltungschip mit kommunikationsmitteln, wodurch eine fernbedienung von testmitteln von ip-kernen der integrierten schaltung möglich wird |
US7188330B2 (en) * | 2004-05-18 | 2007-03-06 | Lsi Logic Corporation | Handling of unused coreware with embedded boundary scan chains to avoid the need of a boundary scan synthesis tool during custom instance creation |
US7360133B2 (en) * | 2004-05-18 | 2008-04-15 | Lsi Logic Corporation | Method for creating a JTAG tap controller in a slice for use during custom instance creation to avoid the need of a boundary scan synthesis tool |
EP1662208A1 (en) * | 2004-11-29 | 2006-05-31 | Electrical & Electronics Ltd. | Electric oven |
JP4388903B2 (ja) * | 2005-02-09 | 2009-12-24 | 富士通マイクロエレクトロニクス株式会社 | Jtag試験方式 |
US7502979B2 (en) * | 2005-06-10 | 2009-03-10 | Altera Corporation | Pipelined scan structures for testing embedded cores |
US7610568B2 (en) * | 2005-10-20 | 2009-10-27 | Agere Systems Inc. | Methods and apparatus for making placement sensitive logic modifications |
CN101297208B (zh) | 2005-10-24 | 2012-05-30 | Nxp股份有限公司 | Ic测试方法和设备 |
JP4303719B2 (ja) * | 2005-12-08 | 2009-07-29 | Necエレクトロニクス株式会社 | 半導体集積回路およびその制御方法 |
US7949915B2 (en) * | 2007-12-04 | 2011-05-24 | Alcatel-Lucent Usa Inc. | Method and apparatus for describing parallel access to a system-on-chip |
US7962885B2 (en) * | 2007-12-04 | 2011-06-14 | Alcatel-Lucent Usa Inc. | Method and apparatus for describing components adapted for dynamically modifying a scan path for system-on-chip testing |
US7958479B2 (en) * | 2007-12-04 | 2011-06-07 | Alcatel-Lucent Usa Inc. | Method and apparatus for describing and testing a system-on-chip |
US7958417B2 (en) * | 2008-01-30 | 2011-06-07 | Alcatel-Lucent Usa Inc. | Apparatus and method for isolating portions of a scan path of a system-on-chip |
US7954022B2 (en) * | 2008-01-30 | 2011-05-31 | Alcatel-Lucent Usa Inc. | Apparatus and method for controlling dynamic modification of a scan path |
-
2008
- 2008-01-30 US US12/022,411 patent/US7958417B2/en active Active
-
2009
- 2009-01-21 WO PCT/US2009/000346 patent/WO2009097088A1/en active Application Filing
- 2009-01-21 EP EP09705761A patent/EP2240790A1/en not_active Ceased
- 2009-01-21 JP JP2010544999A patent/JP2011512523A/ja active Pending
- 2009-01-21 KR KR1020107017129A patent/KR101206676B1/ko active IP Right Grant
- 2009-01-21 CN CN2009801037301A patent/CN101932945A/zh active Pending
-
2015
- 2015-02-05 JP JP2015020979A patent/JP6587806B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR20100107491A (ko) | 2010-10-05 |
JP2011512523A (ja) | 2011-04-21 |
KR101206676B1 (ko) | 2012-11-29 |
US20090193304A1 (en) | 2009-07-30 |
US7958417B2 (en) | 2011-06-07 |
WO2009097088A1 (en) | 2009-08-06 |
JP2015111139A (ja) | 2015-06-18 |
CN101932945A (zh) | 2010-12-29 |
EP2240790A1 (en) | 2010-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6587806B2 (ja) | システムオンチップのスキャンパスの部分を分離するための装置及び方法 | |
KR101216776B1 (ko) | 시스템 온 칩 장치 및 그 테스트 방법 | |
US7418640B2 (en) | Dynamically reconfigurable shared scan-in test architecture | |
US7352169B2 (en) | Testing components of I/O paths of an integrated circuit | |
KR20130045158A (ko) | 스캔 체인에 대한 동적 클록 도메인 바이패스 | |
US7533309B2 (en) | Testing memories using algorithm selection | |
US8645778B2 (en) | Scan test circuitry with delay defect bypass functionality | |
US20130275824A1 (en) | Scan-based capture and shift of interface functional signal values in conjunction with built-in self-test | |
US20110175638A1 (en) | Semiconductor integrated circuit and core test circuit | |
US8924801B2 (en) | At-speed scan testing of interface functional logic of an embedded memory or other circuit core | |
US8839063B2 (en) | Circuits and methods for dynamic allocation of scan test resources | |
JP2005128012A (ja) | スキャンテスト方法、装置およびシステム | |
Cantoro et al. | An evolutionary technique for reducing the duration of reconfigurable scan network test | |
JP2008164470A (ja) | 集積回路の内部ラッチをスキャンする方法及び装置並びに集積回路 | |
US20100146349A1 (en) | Semiconductor integrated circuit including logic circuit having scan path and test circuit for conducting scan path test | |
US7313745B1 (en) | Decoder for pin-based scan test | |
CN106680688B (zh) | 利用并行扫描测试数据输入和输出测试多核集成电路 | |
JP2006145307A (ja) | スキャンテスト回路 | |
US20140201584A1 (en) | Scan test circuitry comprising at least one scan chain and associated reset multiplexing circuitry | |
JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
TWI791475B (zh) | 用於雙埠記憶體應用之掃描單元、積體電路及用於一積體電路之掃描方法 | |
US7724030B1 (en) | Method and apparatus for providing a feedback path for an output signal | |
JP2006162490A (ja) | スキャンテスト回路 | |
KR20050060865A (ko) | 신호 단자 단락과 정상 동작 검출을 위하여 에스오씨아이피 코아를 스캔 시험할 수 있는 집적회로 장치 및 그방법 | |
KR20070060855A (ko) | 테스트를 위한 집적회로 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160225 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170607 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170718 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20170908 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180831 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190320 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6587806 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |