JP6568684B2 - 温度補償発振器、及びそれを含む電子装置 - Google Patents

Description

本発明は、温度補償発振器に係り、より詳しくは、低電流で具現される温度補償発振器、及びそれを含む装置に関する。

基準クロック信号を発生させる発振器として、リングオシレーター（Ｒｉｎｇ Ｏｓｃｉｌｌａｔｏｒ）が多く使われる。一般的なリングオシレーター設計において温度変化に対する周波数変動を最小化するために、入力電流としてＢＧＲ（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ）回路から生成された電流等の温度補償された電流を使う。しかし、温度補償された電流を生成するための回路は、一般的に１つの演算増幅器（ＯＰ−ＡＭＰ）と多数の抵抗（Ｒｅｓｉｓｔｏｒ）とを含むので、スタンバイモード（あるいはストップモード）のように超低電流（例えば、ｎａｎｏ−ｃｕｒｒｅｎｔ）動作のための設計には具現上難点がある。

超低電流基準クロック発生器は、温度変化に対して安定した周波数特性と共に、小さな最小動作電流を必要とする。しかし、それを満足するために、数乃至数十ＭΩ抵抗成分を数個必要とする現設計方式によっては具現し難い問題点がある。

本発明が解決しようとする技術的な課題は、温度変化に対して安定した周波数特性と共に、低い動作電流を有する温度補償発振器、及びそれを含む装置を提供するところにある。

本発明の実施形態による温度補償発振器は、動作電流と動作電圧とを用いて発振信号を発生させる発振部と、温度上昇によって前記発振信号の周波数が増加する方向に前記動作電流を制御するバイアス回路と、温度によって変わる前記動作電圧を発生させる電圧発生部と、を含み、前記電圧発生部は、前記温度上昇によって前記発振信号の周波数が減少するように、前記動作電圧を制御することによって、温度変化による前記発振信号の周波数の変化を前記バイアス回路と相補的に補償する。

前記発振部は、リング状に直列に連結される奇数個のインバータと、前記動作電圧のうちの第１動作電圧と前記インバータとの間に連結され、前記バイアス回路によって制御される第１電流源と、前記インバータと前記動作電圧のうちの第２動作電圧に連結され、前記バイアス回路によって制御される第２電流源と、のうち少なくとも１つの電流源と、を含みうる。

前記バイアス回路は、前記温度上昇によって増加する前記動作電流を生成するＰＴＡＴ電流源を含みうる。

前記電圧発生部は、供給電圧と、前記動作電圧のうちの第１動作電圧との間に連結され、ダイオード結合を有する動作電圧発生トランジスタを含みうる。

前記電圧発生部は、接地電圧と、前記動作電圧のうちの第２動作電圧との間に連結され、ダイオード結合を有する動作電圧発生トランジスタを含みうる。

前記電圧発生部は、複数（２以上）のビットにより構成されるデジタル制御信号に応答して、前記動作電圧発生トランジスタのバルク電圧を制御するバルク電圧調節回路をさらに含みうる。

前記ＰＴＡＴ電流源は、そのゲートとドレインが、第１ノードに共通連結される第１トランジスタと、そのゲートとドレインが、第３ノードに共通連結される第４トランジスタと、そのゲートが、前記第３ノードに連結され、そのドレインが、第４ノードに連結される第５トランジスタと、そのソースが、前記供給電圧に連結され、そのゲートが、前記第４ノードに連結され、そのドレインが、前記第３ノードに連結される第６トランジスタと、そのゲートとドレインが、前記第４ノードに共通連結され、そのソースが、前記供給電圧に連結される第７トランジスタと、そのゲートが、第４ノードに連結され、そのソースが、供給電圧に連結され、そのドレインが、第１ノードに連結される第８トランジスタと、を含みうる。

前記第１ノードは、前記第２電流源に連結されうる。

前記ＰＴＡＴ電流源は、そのゲートが、前記第１ノードに連結され、そのドレインが、第２ノードに連結される第２トランジスタと、そのゲートとドレインが、前記第２ノードに共通連結され、そのソースが、前記第１動作電圧ＶＤＤに連結される第３トランジスタと、をさらに含み、前記第２ノードは、前記第１電流源に連結されうる。

本発明の他の実施形態による温度補償発振器は、リング状に直列に連結される奇数個のインバータを用いて発振信号を発生させる発振部と、温度上昇によって前記インバータのそれぞれの動作電流を増加させるバイアス回路と、供給電圧と第１動作電圧との間に連結され、ダイオード結合を有する第１動作電圧発生トランジスタと、接地電圧と第２動作電圧との間に連結され、ダイオード結合を有する第２動作電圧発生トランジスタと、のうち少なくとも１つを含み、前記温度上昇によって前記インバータの動作電圧を増加または減少させる。

前記発振部は、第１動作電圧と前記インバータとの間に連結され、前記バイアス回路によって制御される第１電流源と、前記インバータと第２動作電圧とに連結され、前記バイアス回路によって制御される第２電流源と、のうち少なくとも１つの電流源をさらに含みうる。
本発明の実施形態による電子装置は、温度変化に鈍感な出力周波数を有する発振信号を発生させる温度補償発振器と、前記発振信号に応答して動作するロジック回路と、を含む。

前記温度補償発振器は、リング状に直列に連結される奇数個のインバータを用いて前記発振信号を発生させる発振部と、温度上昇によって前記インバータのそれぞれの動作電流を増加させるバイアス回路と、前記温度上昇によって前記インバータのそれぞれの両端にかかる動作電圧の大きさを増加させる電圧発生部と、を含む。

本発明の実施形態による電子装置用温度補償発振器は、温度によって変わる動作電圧及び動作電流を供給されて発振信号を出力する発振部を含み、前記発振部は、インバータを用いて具現されたリングオシレーターを含む。

前記温度補償発振器は、温度上昇によって増加する前記動作電流を生成するトランジスタを有するバイアス回路と、前記温度上昇によって変化する前記動作電圧を生成する電圧発生部と、をさらに含む。

前記動作電圧及び前記動作電流は、前記発振部に相応するインバータに同時に印加される。

本発明の実施形態によれば、通常、リング発振器の動作電流として使われる温度補償された基準電流を使わず、温度変化に比例する動作電流と温度変化に対して所定の値を有する電源電圧とを使って、発振器の出力周波数を補償できる。これにより、温度変化に対して安定した周波数特性が得られる。

また、低電流発振器の具現に必要な抵抗成分の大きさを大きく減らして、発振器のサイズを減らすことができる。

本発明の詳細な説明により引用する図面をより十分に理解するために、各図面の簡単な説明を提供する。
本発明の一実施形態による温度補償発振器１の概略的な構成ブロック図である。 図１に示した発振部の一実施形態１００Ａを示す概略的な回路図である。 図２の‘１１０−ｎ’を等価的に示す回路図である。 本発明の他の実施形態による温度補償発振器１Ａの回路図である。 本発明のさらに他の実施形態による温度補償発振器１Ｂの回路図である。 本発明のさらに他の実施形態による温度補償発振器１Ｃの回路図である。 図４に示したＰＴＡＴ電流源２１０Ａ及びバイアス調節回路２３０の一実施形態を示す回路図である。 図５に示した電圧発生部３００Ａ及びバルク電圧調節回路３５０の一実施形態を示す回路図である。 本発明のさらに他の実施形態による温度補償発振器１Ｄの回路図である。 本発明のさらに他の実施形態による温度補償発振器１Ｅの回路図である。 本発明のさらに他の実施形態による温度補償発振器１Ｆの回路図である。 本発明のさらに他の実施形態による温度補償発振器１Ｇの回路図である。 本発明の一実施形態による温度補償発振器の出力周波数と比較例による発振器の出力周波数とをシミュレーションした結果を示すグラフである。 本発明の一実施形態による電子装置を概略的に示すブロック図である。

以下、本明細書に添付の図面を参照して、本発明の実施形態を詳しく説明する。

図１は、本発明の一実施形態による温度補償発振器１の概略的な構成ブロック図である。図２は、図１に示した発振部の一実施形態１００Ａを示す概略的な回路図である。

図１及び図２を参照すれば、本発明の一実施形態による発振器１は、発振部１００、バイアス回路２００、及び電圧発生部３００を含む。

発振部１００は、第１動作電圧ＶＤＤ、第２動作電圧ＶＳＳ、及び動作電流Ｉ_Ｄを用いて出力周波数（ｆ_ＯＳＣ）を有する発振信号ＳＯを発生させる。発振信号ＳＯは、基準クロック信号であって、基準クロック信号に同期するか、または基準クロック信号から発生したクロック信号に同期して動作するロジック回路（図示せず）に印加される。

図２に示すように、発振部１００Ａは、第１動作電圧ＶＤＤ、第２動作電圧ＶＳＳと動作電流Ｉ_Ｄとを使うリングオシレーターとして具現可能であるが、これに限定されるものではない。リングオシレーターは、複数（奇数）のインバータＩＶ１乃至ＩＶｎ（ｎは、奇数）をリング状に連結したインバータチェーン１０３を含む。また、発振部１００Ａは、各インバータＩＶ１乃至ＩＶｎに動作電流を提供するための複数（２以上）の電流源１０１−１乃至１０１−ｎ、１０２−１乃至１０２−ｎを含む。

第１電流源１０１−１乃至１０１−ｎのそれぞれは、第１動作電圧ＶＤＤと対応するインバータ（ＩＶ１乃至ＩＶｎのうち何れか１つ）との間に連結され、第２電流源１０２−１乃至１０２−ｎのそれぞれは、対応するインバータ（ＩＶ１乃至ＩＶｎのうち何れか１つ）と第２動作電圧ＶＳＳとの間に連結される。第１電流源１０１−１乃至１０１−ｎ及び第２電流源１０２−１乃至１０２−ｎは、バイアス回路２００によって制御される。

第２動作電圧ＶＳＳは、接地電圧に代替されることもある。

図３は、図２の‘１１０−ｎ’を等価的に示す回路図である。第２動作電圧ＶＳＳは、接地電圧であると仮定する。

図３を参照すれば、図２の‘１１０−ｎ’は、電流Ｉ_Ｄを提供する１つの電流源、抵抗Ｒ_ｔｏｔ、キャパシタＣ_ｔｏｔ及びスイッチＳＷにより構成される等価回路により表示される。

したがって、発振部１００Ａから出力される発振信号の周波数（ｆ_ＯＳＣ、以下、発振周波数と称する）は、次の数式のように表現される。

数式１から分かるように、発振周波数（ｆ_ＯＳＣ）は、第１動作電圧ＶＤＤには反比例し、動作電流Ｉ_Ｄには比例する特性を有する。

したがって、温度によって動作電流Ｉ_Ｄと第１動作電圧ＶＤＤとを相補的に可変することによって、温度の変化に鈍感な、すなわち、温度補償された発振周波数が得られる。

例えば、温度上昇によって、発振信号ＳＯの周波数が増加するように動作電流Ｉ_Ｄを増加させる一方、温度上昇によって発振信号の周波数が減少するように動作電圧ＶＤＤを増加させることによって、温度補償された発振周波数が得られる。

バイアス回路２００は、発振部１００の動作電流Ｉ_Ｄを制御する。バイアス回路２００は、温度上昇によって増加するバイアス電流ＩＰＴＡＴを生成できる。また、バイアス回路２００は、ＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐｅｒａｔｕｒｅ）特性を有するバイアス電流ＩＰＴＡＴを動作電流Ｉ_Ｄにミラーリング（ｍｉｒｒｏｒｉｎｇ）する。

バイアス回路２００は、通常のベータマルチプライヤー（Ｂｅｔａ Ｍｕｌｔｉｐｌｉｅｒ）等の電流バイアス回路として具現可能であるが、これに限定されるものではない。

バイアス電流ＩＰＴＡＴが温度上昇によって増加すれば、このようなバイアス電流ＩＰＴＡＴを発振部の動作電流Ｉ_Ｄにミラーリングして使う場合、温度上昇によって発振部１の出力周波数（ｆ_ＯＳＣ）も増加する。

一方、リングオシレーターの出力周波数（ｆ_ＯＳＣ）は、上述したように、インバータチェーン１０３の第１動作電圧ＶＤＤに対して反比例する特性を有する。もし、温度変化に対して動作電流Ｉ_Ｄの変化がないと仮定すれば、インバータチェーン１０３の第１動作電圧ＶＤＤが低ければ、出力周波数（ｆ_ＯＳＣ）は増加し、第１動作電圧ＶＤＤが高ければ、出力周波数（ｆ_ＯＳＣ）は減少する。

このような特性を用いて、電圧発生部３００は、温度変化による出力周波数（ｆ_ＯＳＣ）の変化をバイアス回路２００と相補的に補償する第１動作電圧ＶＤＤ及び／または第２動作電圧ＶＳＳを発生させる。

電圧発生部３００は、供給電圧ＶＲを用いて発振部１００に印加される第１動作電圧ＶＤＤ及び／または第２動作電圧ＶＳＳを発生させる。第１動作電圧ＶＤＤは、供給電圧ＶＲと同じか異なり、第２動作電圧ＶＳＳは、接地電圧と同じか異なる。

図４は、本発明の他の実施形態による温度補償発振器１Ａの回路図である。図４を参照すれば、温度補償発振器１Ａは、発振部１００Ａ、バイアス回路２００Ａ及び電圧発生部３００Ａを含む。図４に示した発振部１００Ａは、図２に示した発振部１００Ａと同じ構成を有するが、動作電圧ＶＤＤと接地電圧との間に連結されるキャパシタ１０４をさらに含む。図４に示した発振部１００Ａは、第１動作電圧ＶＤＤと接地電圧とに連結される。

電圧発生部３００Ａは、供給電圧ＶＲとノードＮｄとの間に連結されるダイオード結合（Ｄｉｏｄｅ−Ｃｏｎｎｅｃｔｉｏｎ）を有する動作電圧発生トランジスタ３１０を含む。

動作電圧発生トランジスタ３１０は、ダイオード結合（Ｄｉｏｄｅ−Ｃｏｎｎｅｃｔｅｄ）されたＰＭＯＳトランジスタまたはＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）である。

温度が上昇すれば、ダイオード結合されたＰＭＯＳトランジスタのＶｇｓ（ゲートとソースとの間の電圧）は減少するので、第１動作電圧ＶＤＤは増加し、逆に温度が下がれば、ダイオード結合されたＰＭＯＳトランジスタのＶｇｓは増加するので、第１動作電圧ＶＤＤは減少する。ダイオード結合されたＢＪＴも、ダイオード結合されたＰＭＯＳトランジスタと同様に、温度上昇によってＶｂｅ（ベースとエミッターとの間の電圧）は減少するので、第１動作電圧ＶＤＤは増加する。

他の条件が一定であるという仮定下において、第１動作電圧ＶＤＤが増加すれば、上述したように、出力周波数（ｆ_ＯＳＣ）は減少する。

バイアス回路２００Ａは、ＰＴＡＴ電流源２１０Ａ及び電流ミラー部２２０Ａを含む。

ＰＴＡＴ電流源２１０Ａは、温度上昇によって増加するバイアス電流ＩＰＴＡＴを供給する。電流ミラー部２２０Ａは、バイアス電流ＩＰＴＡＴを動作電流Ｉ_Ｄにミラーリングするための回路である。

電流ミラー部２２０Ａは、第１ないし第３トランジスタＭ１乃至Ｍ３を含む。第１及び第２トランジスタＭ１、Ｍ２は、ＮＭＯＳトランジスタであり、第３トランジスタＭ３は、ＰＭＯＳトランジスタである。第１トランジスタＭ１のゲートとドレインは、第１ノードＮ１に共通に連結され、ソースは、接地電圧に連結される。第２トランジスタＭ２のゲートは、第１ノードＮ１に連結され、ドレインは、第２ノードＮ２に、ソースは、接地電圧に連結される。第３トランジスタＭ３のゲートとドレインは、第２ノードＮ２に共通に連結され、ソースは、第１動作電圧ＶＤＤに連結される。

第１ノードＮ１は、第２電流源１０２−１乃至１０２−ｎのそれぞれに連結され、第２ノードＮ２は、第１電流源１０１−１乃至１０１−ｎのそれぞれに連結される。

ＰＴＡＴ電流源２１０Ａは、供給電圧ＶＲと第１ノードＮ１との間に連結されてバイアス電流ＩＰＴＡＴを第１ノードＮ１に提供する。

ＰＴＡＴ電流源２１０Ａは、第４乃至第８トランジスタＭ４乃至Ｍ８及び抵抗Ｒを含む。第４及び第５トランジスタＭ４、Ｍ５は、ＮＭＯＳトランジスタであり、第６ないし第８トランジスタＭ６乃至Ｍ８は、ＰＭＯＳトランジスタである。

第４トランジスタＭ４のゲートとドレインは、第３ノードＮ３に共通に連結され、ソースは、接地電圧に連結される。第５トランジスタＭ５のゲートは、第３ノードＮ３に連結され、ドレインは、第４ノードＮ４に連結され、ソースは、抵抗Ｒを通じて接地電圧に連結される。第６トランジスタＭ６のソースは、供給電圧ＶＲに連結され、ゲートは、第４ノードＮ４に連結され、ドレインは、第３ノードＮ３に連結される。第７トランジスタＭ７のゲートとドレインは、第４ノードＮ４に共通に連結され、ソースは、供給電圧ＶＲに連結される。第８トランジスタＭ８のゲートは、第４ノードＮ４に連結され、ソースは、供給電圧ＶＲに連結され、ドレインは、第１ノードＮ１に連結される。

図５は、本発明のさらに他の実施形態による温度補償発振器１Ｂの回路図である。これを参照すれば、温度補償発振器１Ｂは、発振部１００Ｂ、バイアス回路２２０Ａ及び電圧発生部３００Ａを含む。バイアス回路２００Ａ及び電圧発生部３００Ａは、図４に示したバイアス回路２００Ａ及び電圧発生部３００Ａと同じ構成を有するので、これについての説明は省略する。

発振部１００Ｂは、図２及び図４に示した発振部１００Ａと同様に、複数（奇数）のインバータＩＶ１乃至ＩＶｎ（ｎは、奇数）をリング状に連結したインバータチェーン１０３、各インバータに動作電流を提供するための第１及び第２電流源１０１−１乃至１０１−ｎ、１０２−１乃至１０２−ｎを含む。図５の実施形態においては、ｎは、５であると仮定するが、本実施形態が、これに限定されるものではない。

発振部１００Ｂは、また最後のインバータＩＶ５の入力信号と出力信号とを受信して発振信号ＳＯを出力するバッファ１０５をさらに含む。

第１電流源１０１−１乃至１０１−ｎのそれぞれは、ＰＭＯＳトランジスタとして具現可能である。第１電流源１０１−１乃至１０１−ｎの各ＰＭＯＳトランジスタは、第１動作電圧ＶＤＤと対応するインバータとの間に連結され、そのゲートが、バイアス回路２００Ａの第３トランジスタＭ３のゲート、すなわち、第２ノードＮ２に共通に連結される。

第２電流源１０２−１乃至１０２−ｎのそれぞれは、ＮＭＯＳトランジスタとして具現可能である。第２電流源１０２−１乃至１０２−ｎの各ＮＭＯＳトランジスタは、対応するインバータと接地電圧との間に連結され、そのゲートが、バイアス回路２００Ａの第１及び第２トランジスタＭ１、Ｍ２のゲート、すなわち、第１ノードＮ１に共通に連結される。

したがって、温度変化に対して動作電流が有するＰＴＡＴ特性とインバータチェーン１０３の動作電圧ＶＤＤが有するＣＴＡＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐｅｒａｔｕｒｅ）特性とが相互補償されて、リングオシレーターの出力周波数（ｆ_ＯＳＣ）は、温度変化に対する誤差を大きく減らすことができる。

図６は、本発明のさらに他の実施形態による温度補償発振器１Ｃの回路図である。これを参照すれば、温度補償発振器１Ｃは、発振部１００Ａ’、バイアス回路２００Ｂ及び電圧発生部３００Ｂを含む。発振部１００Ａ’は、図４に示した発振部１００Ａと類似した構成を有するが、その動作電圧が異なる。

図４に示した発振部１００Ａは、第１動作電圧ＶＤＤと接地電圧とを用いて動作するが、図６に示した発振部１００Ａ’は、供給電圧ＶＲと第２動作電圧ＶＳＳとを用いて動作する。すなわち、図４に示した発振部１００Ａは、第２動作電圧ＶＳＳとして接地電圧を使い、図６に示した発振部１００Ａ’は、第１動作電圧ＶＤＤとして供給電圧ＶＲを使う。

電圧発生部３００Ｂは、接地電圧とノードＮｓとの間に連結されるダイオード結合を有する動作電圧発生トランジスタ３１５を含む。

動作電圧発生トランジスタ３１５は、ダイオード結合されたＮＭＯＳトランジスタまたはＢＪＴである。

温度が上昇すれば、ダイオード結合されたＮＭＯＳトランジスタのＶｇｓ（ゲートとソースとの間の電圧）は減少するので、第２動作電圧ＶＳＳは減少し、逆に温度が下がれば、ダイオード結合されたＰＭＯＳトランジスタのＶｇｓは増加するので、第２動作電圧ＶＳＳは増加する。ダイオード結合されたＢＪＴも、ダイオード結合されたＮＭＯＳトランジスタと同様に、温度上昇によってＶｂｅ（ベースとエミッターとの間の電圧）は減少するので、第２動作電圧ＶＳＳは減少する。

他の条件が一定であるという仮定下において、第２動作電圧ＶＳＳが低くなれば、インバータＩＶ１乃至ＩＶｎの両端間にかかる電圧（例えば、ＶＲ−ＶＳＳ）が増加して、出力周波数（ｆ_ＯＳＣ）は減少する。すなわち、温度が上昇すれば、電圧発生部３００Ｂによって発振部１００Ａ’の動作電圧の大きさが増加して、出力周波数（ｆ_ＯＳＣ）を減少させる。一方、バイアス電流ＩＰＴＡＴは、温度が上昇すれば増加する特性を有するので、発振部１００Ａ’の動作電流Ｉ_Ｄも、温度によって増加して、出力周波数（ｆ_ＯＳＣ）を増加させる。

したがって、温度変化に対して動作電流が有するＰＴＡＴ特性とインバータチェーン１０３の動作電圧の大きさ（ＶＤＤ−ＶＳＳ）が有するＣＴＡＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐｅｒａｔｕｒｅ）特性とが相互補償されて、リングオシレーターの出力周波数（ｆ_ＯＳＣ）は、温度変化に対する誤差を大きく減らすことができる。

図７は、図４に示したＰＴＡＴ電流源２１０Ａ及びバイアス調節回路２３０の一実施形態を示す回路図である。

図７を参照すれば、ＰＴＡＴ電流源２１０Ａは、ＮＭＯＳトランジスタＭ４、Ｍ５、ＰＭＯＳトランジスタＭ６、Ｍ７、Ｍ８、及び抵抗Ｒを含む。

バイアス調節回路２３０は、ＰＴＡＴ電流源２１０Ａの少なくとも１つのトランジスタ（例えば、Ｍ４）のバルク電圧レベルを調節する。本発明の実施形態によれば、バイアス回路２００、２００Ａ、２００Ｂは、ＰＴＡＴ電流源２１０Ａ及び電流ミラー部２２０Ａ以外にバイアス調節回路２３０をさらに含む。

バイアス調節回路２３０は、電流源２４０、複数（２以上）のバイアス電圧制御トランジスタ２６０及びスイッチ回路２５０を含む。

電流源２４０は、供給電圧ＶＲとバルクノードＮＣ１との間に連結される。複数（２以上）のバイアス電圧制御トランジスタのそれぞれ２６１は、ダイオード結合されたＮＭＯＳトランジスタとして具現可能である。

スイッチ回路２５０は、それぞれがバイアス電圧制御トランジスタ２６０のうち対応する１つとバルクノードＮＣ１との間に連結され、スイッチ制御信号ＣＢ［１］乃至ＣＢ［ｍ］のうち対応する信号に応答して開閉される複数のスイッチ２５１を含む。

各スイッチ２５１の選択的開閉によって、当該バイアス電圧制御トランジスタ２６１が選択的に導通される。

スイッチ回路２５０とバイアス電圧制御トランジスタ２６０の位置は変わりうる。例えば、バイアス電圧制御トランジスタ２６０のそれぞれがバルクノードＮＣ１に連結され、各スイッチ２５１が、当該バイアス電圧制御トランジスタ２６１と接地電圧との間に位置しても良い。

また、図７においては、電圧制御トランジスタ２６１とスイッチ２５１とが一対一によりマッピングされるように備えられるが、これに限定されるものではない。例えば、２つ以上の電圧制御トランジスタ２６１に対して共通のスイッチが備えられ、または少なくとも１つの電圧制御トランジスタ２６１に対しては、スイッチなしに連結されても良い。

バイアス電圧制御トランジスタ２６１のそれぞれのサイズは、同一または異なることもある。スイッチ制御信号ＣＢ［１］乃至ＣＢ［ｍ］によって、すなわち、各スイッチ２５１の選択的開閉によって、選択的に導通されるバイアス電圧制御トランジスタ２６１によって、バルクノードＮＣ１の電圧レベルが調節され、また、ＰＴＡＴ電流源２１０ＡのトランジスタＭ４のバルク電圧レベルが調節される。これにより、バイアス電流ＩＰＴＡＴのレベルが調節される。バイアス電流ＩＰＴＡＴのレベルが調節されることによって、発振部の動作電流Ｉ_Ｄも調節される。動作電圧ＶＤＤ及び動作電流Ｉ_Ｄは、温度変化によって発振信号ＳＯの周波数の変化を減少させるために変化するが、動作電流Ｉ_Ｄは、発振信号ＳＯが互いに異なる動作モード（ｏｐｅｒａｔｉｏｎａｌ ｍｏｄｅｓ）にそれぞれ相応する互いに異なる周波数を有するように、さらに調節される。前記互いに異なる周波数は、正規モード（ｎｏｒｍａｌ ｍｏｄｅ）において使われる高周波数及び非正規モード（ｎｏｎ−ｎｏｒｍａｌ ｍｏｄｅ）、すなわち、超低電流モード（ｕｌｔｒａ−ｌｏｗｃｕｒｒｅｎｔ ｍｏｄｅ）、スタンバイモード（ｓｔａｎｄｂｙ ｍｏｄｅ）、またはスリープモード（ｓｌｅｅｐ ｍｏｄｅ）において使われる低周波数になりうる。図８は、図５に示した電圧発生部３００Ａ及びバルク電圧調節回路３５０の一実施形態を示す回路図である。図８を参照すれば、バルク電圧調節回路３５０は、電圧発生部３００Ａの動作電圧発生トランジスタ３１０のバルク電圧レベルを調節する。

バルク電圧調節回路３５０は、電流源３４０、複数（２以上）のバルク電圧制御トランジスタ３２０及びスイッチ回路３３０を含む。

複数（２以上）のバルク電圧制御トランジスタのそれぞれ３２１は、ダイオード結合されたＰＭＯＳトランジスタとして具現可能である。複数（２以上）のバルク電圧制御トランジスタ３２０は、供給電圧ＶＲとスイッチ回路３３０との間に連結される。

スイッチ回路３３０は、それぞれがバルク電圧制御トランジスタ３２０のうち対応する１つと共通ノードＮＣ２との間に連結され、それぞれ複数（２以上）のビットで構成されるデジタル制御信号ＣＳ［１］乃至ＣＳ［ｋ］のうち対応する信号に応答して開閉される複数のスイッチ３３１を含む。

電流源３４０は、共通ノードＮＣ２と接地との間に連結される。

各スイッチ３３１の選択的開閉によって、当該バルク電圧制御トランジスタ３２１が選択的に導通される。

スイッチ回路３３０とバルク電圧制御トランジスタ３２０の位置は変りうる。例えば、各スイッチ３３１が供給電圧ＶＲに連結され、バルク電圧制御トランジスタ３２０のそれぞれが、当該スイッチ３３１と共通ノードＮＣ２との間に位置しても良い。

また、図８においては、バルク電圧制御トランジスタ３２１とスイッチ３３１とが一対一によりマッピングされるように備えられるが、これに限定されるものではない。例えば、２つ以上のバルク電圧制御トランジスタ３２１に対して共通のスイッチが備えられ、または少なくとも１つのバルク電圧制御トランジスタ３２１に対しては、スイッチなしに連結されても良い。

バルク電圧制御トランジスタ３２１のそれぞれのサイズは、同一または異なることもある。デジタル制御信号ＣＳ［１］乃至ＣＳ［ｋ］によって、すなわち、各スイッチ３３１の選択的開閉によって、選択的に導通されるバルク電圧制御トランジスタ３２１によって、ノードＮＢの電圧レベルが調節され、また電圧発生部３００Ａの動作電圧発生トランジスタ３１０のバルク電圧レベルが調節される。これにより、電圧発生部３００Ａから発生する第１動作電圧ＶＤＤのレベルが調節される。

図９は、本発明のさらに他の実施形態による温度補償発振器１Ｄの回路図である。図９を参照すれば、温度補償発振器１Ｄは、発振部１００Ｂ、バイアス回路２００Ｃ及び電圧発生部３００Ａを含む。電圧発生部３００Ａは、図４に示した電圧発生部３００Ａと同一なので、これについての説明は省略する。

発振部１００Ｂは、図４に示した発振部１００Ａと比較して、複数（奇数）のインバータＩＶ１乃至ＩＶｎ（ｎは、奇数）をリング状に連結したインバータチェーン１０３、及び第１電流源１０１−１乃至１０１−ｎを含むが、第２電流源１０２−１乃至１０２−ｎを含まない。

バイアス回路２００Ｃは、図４のバイアス回路２００Ａと同じ構成を有するが、第２電流源１０２−１乃至１０２−ｎを制御するための信号ラインが省略される。

図４に示した発振部１００Ａは、第２電流源１０２−１乃至１０２−ｎを含むので、バイアス回路２００Ａの第１トランジスタＭ１のゲートとドレイン、及び第２トランジスタＭ２のゲートが共通して連結された第１ノードＮ１が、第２電流源１０２−１乃至１０２−ｎのそれぞれに連結される。一方、図９に示した発振部１００Ｂは、第２電流源１０２−１乃至１０２−ｎを含まないので、第１ノードＮ１と第２電流源１０２−１乃至１０２−ｎのそれぞれを連結するラインも備える必要がない。

バイアス回路２００Ｃは、温度上昇によって増加するバイアス電流ＩＰＴＡＴを発生させる。これにより、バイアス電流ＩＰＴＡＴのミラーリング電流である動作電流Ｉ_Ｄも、温度によって上昇する。

一方、電圧発生部３００Ａは、温度上昇によって増加する第１動作電圧ＶＤＤを発生させる。

第１動作電圧ＶＤＤが増加すれば、上述したように、出力周波数（ｆ_ＯＳＣ）は減少し、動作電流Ｉ_Ｄが増加すれば、出力周波数（ｆ_ＯＳＣ）は増加する。したがって、温度上昇によって、第１動作電圧ＶＤＤの増加による出力周波数（ｆ_ＯＳＣ）の減少と動作電流Ｉ_Ｄの増加による出力周波数（ｆ_ＯＳＣ）の増加とが一部相殺されて、温度の変化に鈍感な出力周波数（ｆ_ＯＳＣ）を有する発振信号ＳＯが得られる。第１動作電圧ＶＤＤの変化（増加または減少）による発振周波数（ｆ_ＯＳＣ）の変化（減少または増加）及び動作電流Ｉ_Ｄの変化（増加または減少）による発振周波数（ｆ_ＯＳＣ）の変化（増加または減少）は、互いに部分的に相殺される。また、発振信号ＳＯの発振周波数（ｆ_ＯＳＣ）の変化は、少なくとも第１動作電圧ＶＤＤ及び動作電流Ｉ_Ｄの温度変化による同時的な変化（増加または減少）によって減少する。本明細書において全体として記述しているように、前記温度変化による第１動作電圧ＶＳＳの変化（増加または減少）及び動作電流Ｉ_Ｄの変化（増加または減少）は、互いに連携して、発振信号ＳＯの発振周波数（ｆ_ＯＳＣ）の変化に影響を及ぼす。発振信号ＳＯの発振周波数（ｆ_ＯＳＣ）は、安定して保持されるか、または特定変動範囲内（例えば、温度が２０℃から８０℃の間において変化する場合に、基準周波数（ｒｅｆｅｒｅｎｃｅ ｆｒｅｑｕｅｎｃｙ）の約２％内）において制限される。前記基準周波数は、発振信号を供給される外部装置が動作できる作動温度範囲内における最大温度及び最低温度にそれぞれ相応する動作周波数の間の値として設定する。

図１０は、本発明のさらに他の実施形態による温度補償発振器１Ｅの回路図である。図１０を参照すれば、温度補償発振器１Ｅは、発振部１００Ｃ、バイアス回路２００Ｄ及び電圧発生部３００Ａを含む。電圧発生部３００Ａは、図４に示した電圧発生部３００Ａと同一なので、これについての説明は省略する。

発振部１００Ｃは、図４に示した発振部１００Ａと比較して、複数（奇数）のインバータＩＶ１乃至ＩＶｎ（ｎは、奇数）をリング状に連結したインバータチェーン１０３、及び第２電流源１０２−１乃至１０２−ｎを含むが、第１電流源１０１−１乃至１０１−ｎを含まない。

バイアス回路２００Ｄは、第１トランジスタＭ１、第４乃至第８トランジスタＭ４乃至Ｍ８及び抵抗Ｒを含む。第１、第４及び第５トランジスタＭ１、Ｍ４、Ｍ５は、ＮＭＯＳトランジスタであり、第６乃至第８トランジスタＭ６乃至Ｍ８は、ＰＭＯＳトランジスタである。

第１トランジスタＭ１のゲートとドレインは、第１ノードＮ１に共通に連結され、ソースは、接地電圧に連結される。第１ノードＮ１は、第２電流源１０２−１乃至１０２−ｎのそれぞれに連結される。
第４トランジスタＭ４のゲートとドレインは、第３ノードＮ３に共通に連結され、ソースは、接地電圧に連結される。第５トランジスタＭ５のゲートは、第３ノードＮ３に連結され、ドレインは、第４ノードＮ４に連結され、ソースは、抵抗Ｒを通じて接地電圧に連結される。第６トランジスタＭ６のソースは、供給電圧ＶＲに連結され、ゲートは、第４ノードＮ４に連結され、ドレインは、第３ノードＮ３に連結される。第７トランジスタＭ７のゲートとドレインは、第４ノードＮ４に共通に連結され、ソースは、供給電圧ＶＲに連結される。第８トランジスタＭ８のゲートは、第４ノードＮ４に連結され、ソースは、供給電圧ＶＲに連結され、ドレインは、第１ノードＮ１に連結される。

上述したような構成を有するバイアス回路２００Ｄは、第１電流源１０１−１乃至１０１−ｎを制御する必要がないので、図４のバイアス回路２００Ａに比べて、第２及び第３トランジスタＭ２、Ｍ３が備えられない。

バイアス回路２００Ｄは、温度上昇によって増加するバイアス電流ＩＰＴＡＴを発生させる。これにより、バイアス電流ＩＰＴＡＴのミラーリング電流である動作電流Ｉ_Ｄも、温度によって上昇する。一方、電圧発生部３００Ａは、温度上昇によって増加する第１動作電圧ＶＤＤを発生させる。

第１動作電圧ＶＤＤが増加すれば、上述したように、出力周波数（ｆ_ＯＳＣ）は減少し、動作電流Ｉ_Ｄが増加すれば、出力周波数（ｆ_ＯＳＣ）は増加する。したがって、温度上昇によって、第１動作電圧ＶＤＤの増加による出力周波数（ｆ_ＯＳＣ）の減少と動作電流Ｉ_Ｄの増加による出力周波数（ｆ_ＯＳＣ）の増加とが一部相殺されて、温度の変化に鈍感な出力周波数（ｆ_ＯＳＣ）を有する発振信号ＳＯが得られる。第１動作電圧ＶＤＤの増加による発振周波数（ｆ_ＯＳＣ）の減少及び動作電流Ｉ_Ｄの増加による発振周波数（ｆ_ＯＳＣ）の増加は、互いに部分的に相殺される。また、発振信号ＳＯの発振周波数（ｆ_ＯＳＣ）の変化は、少なくとも第１動作電圧ＶＤＤ及び動作電流Ｉ_Ｄの温度変化による同時的な変化（増加）によって減少する。本明細書において全体として記述しているように、前記温度変化による第１動作電圧ＶＤＤの増加及び動作電流Ｉ_Ｄの増加は、互いに連携して、発振信号ＳＯの発振周波数（ｆ_ＯＳＣ）の変化に影響を及ぼす。

図１１は、本発明のさらに他の実施形態による温度補償発振器１Ｆの回路図である。 図１１を参照すれば、温度補償発振器１Ｆは、発振部１００Ｂ、バイアス回路２００Ｅ及び電圧発生部３００Ｂを含む。電圧発生部３００Ｂは、図６に示した電圧発生部３００Ｂと同一なので、これについての説明は省略する。

発振部１００Ｂは、図９に示した発振部１００Ｂと同一なので、これについての詳しい説明は省略する。

バイアス回路２００Ｅは、第１トランジスタＭ１、第４乃至第８トランジスタＭ４乃至Ｍ８及び抵抗Ｒを含む。

発振部１００Ｂが、図６に示した発振部１００Ａ’と比較して、第２電流源１０２−１乃至１０２−ｎを含まないので、バイアス回路２００Ｅは、図６に示したバイアス回路２００Ｂに比べて、第２及び第３トランジスタＭ２、Ｍ３が備えられない。

第１、第４及び第５トランジスタＭ１、Ｍ４、Ｍ５は、ＮＭＯＳトランジスタであり、第６乃至第８トランジスタＭ６乃至Ｍ８は、ＰＭＯＳトランジスタである。

第８トランジスタＭ８のゲートとドレインは、第１ノードＮ１に共通に連結され、ソースは、第１動作電圧ＶＤＤに連結される。第１ノードＮ１は、第１電流源１０１−１乃至１０１−ｎのそれぞれに連結される。

第４トランジスタＭ４のゲートとドレインは、第３ノードＮ３に共通に連結され、ソースは、接地電圧に連結される。第５トランジスタＭ５のゲートは、第３ノードＮ３に連結され、ドレインは、第４ノードＮ４に連結され、ソースは、抵抗Ｒを通じて接地電圧に連結される。第６トランジスタＭ６のソースは、供給電圧ＶＲに連結され、ゲートは、第４ノードＮ４に連結され、ドレインは、第３ノードＮ３に連結される。第７トランジスタＭ７のゲートとドレインは、第４ノードＮ４に共通に連結され、ソースは、供給電圧ＶＲに連結される。

バイアス回路２００Ｅは、温度上昇によって増加するバイアス電流ＩＰＴＡＴを発生させる。これにより、バイアス電流ＩＰＴＡＴのミラーリング電流である動作電流Ｉ_Ｄも、温度によって上昇する。一方、電圧発生部３００Ｂは、温度上昇によって減少する第２動作電圧ＶＳＳを発生させる。

第２動作電圧ＶＳＳが減少すれば、上述したように、出力周波数（ｆ_ＯＳＣ）は減少し、動作電流Ｉ_Ｄが増加すれば、出力周波数（ｆ_ＯＳＣ）は増加する。したがって、温度上昇によって、第２動作電圧ＶＳＳの減少による出力周波数（ｆ_ＯＳＣ）の減少と動作電流Ｉ_Ｄの増加による出力周波数（ｆ_ＯＳＣ）の増加とが一部相殺されて、温度の変化に鈍感な出力周波数（ｆ_ＯＳＣ）を有する発振信号ＳＯが得られる。第２動作電圧ＶＳＳの減少による発振周波数（ｆ_ＯＳＣ）の減少及び動作電流Ｉ_Ｄの増加による発振周波数（ｆ_ＯＳＣ）の増加は、互いに部分的に相殺される。また、発振信号ＳＯの発振周波数（ｆ_ＯＳＣ）の変化は、少なくとも第２動作電圧ＶＳＳ及び動作電流Ｉ_Ｄの温度変化による同時的な変化によって減少する。本明細書において全体として記述しているように、前記温度変化による第２動作電圧ＶＳＳの減少及び動作電流Ｉ_Ｄの増加は、互いに連携して、発振信号ＳＯの発振周波数（ｆ_ＯＳＣ）の変化に影響を及ぼす。

図１２は、本発明のさらに他の実施形態による温度補償発振器１Ｇの回路図である。図１２を参照すれば、温度補償発振器１Ｇは、発振部１００Ｃ、バイアス回路２００Ｆ及び電圧発生部３００Ｂを含む。電圧発生部３００Ｂは、図６に示した電圧発生部３００Ｂと同一なので、これについての説明は省略する。

発振部１００Ｃは、図１０に示した発振部１００Ｃと同一なので、これについての説明は省略する。

バイアス回路２００Ｆは、図６のバイアス回路２００Ｂとその構成は同一である。但し、発振部１００Ｃが第１電流源１０１−１乃至１０１−ｎを含まないので、第１電流源１０１−１乃至１０１−ｎを制御するための信号ラインが省略される。

第２トランジスタＭ２のゲートとドレインとが共通して連結された第２ノードＮ２が、第２電流源１０２−１乃至１０２−ｎのそれぞれに連結される。

第３トランジスタＭ３のゲート及び第８トランジスタＭ８のゲートとドレインは、第１ノードＮ１に共通に連結され、第３、第８トランジスタＭ３、Ｍ８のソースは、第１動作電圧ＶＤＤに連結され、第３トランジスタＭ３のドレインは第２ノードＮ２に連結される。

第４トランジスタＭ４のゲートとドレインは、第３ノードＮ３に共通に連結され、ソースは、接地電圧に連結される。第５トランジスタＭ５のゲートは、第３ノードＮ３に連結され、ドレインは、第４ノードＮ４に連結され、ソースは、抵抗Ｒを通じて接地電圧に連結される。第６トランジスタＭ６のソースは、供給電圧ＶＲに連結され、ゲートは、第４ノードＮ４に連結され、ドレインは、第３ノードＮ３に連結される。第７トランジスタＭ７のゲートとドレインは、第４ノードＮ４に共通に連結され、ソースは、供給電圧ＶＲに連結される。

バイアス回路２００Ｅは、温度上昇によって増加するバイアス電流ＩＰＴＡＴを発生させる。これにより、バイアス電流ＩＰＴＡＴのミラーリング電流である動作電流Ｉ_Ｄも、温度によって上昇する。一方、電圧発生部３００Ｂは、温度上昇によって減少する第２動作電圧ＶＳＳを発生させる。

第２動作電圧ＶＳＳが減少すれば、上述したように、出力周波数（ｆ_ＯＳＣ）は減少し、動作電流Ｉ_Ｄが増加すれば、出力周波数（ｆ_ＯＳＣ）は増加する。したがって、温度上昇によって、第２動作電圧ＶＳＳの減少による出力周波数（ｆ_ＯＳＣ）の減少と動作電流Ｉ_Ｄの増加による出力周波数（ｆ_ＯＳＣ）の増加とが一部相殺されて、温度の変化に鈍感な出力周波数（ｆ_ＯＳＣ）を有する発振信号ＳＯが得られる。第２動作電圧ＶＳＳの減少による発振周波数（ｆ_ＯＳＣ）の減少及び動作電流Ｉ_Ｄの増加による発振周波数（ｆ_ＯＳＣ）の増加は、互いに部分的に相殺される。また、前記発振信号ＳＯの発振周波数（ｆ_ＯＳＣ）の変化は、少なくとも第２動作電圧ＶＳＳ及び動作電流Ｉ_Ｄの温度変化による同時的な変化によって減少する。本明細書において全体として記述しているように、前記温度変化による第２動作電圧ＶＳＳの減少及び動作電流Ｉ_Ｄの増加は、互いに連携して、発振信号ＳＯの発振周波数（ｆ_ＯＳＣ）の変化に影響を及ぼす。

図１３は、本発明の一実施形態による温度補償発振器の出力周波数と比較例による発振器の出力周波数とをシミュレーションした結果を示すグラフである。

図１３を参照すれば、‘４１０’は、比較例による発振器の温度による出力周波数を表わし、‘４２０’は、本発明の一実施形態による温度補償発振器の温度による出力周波数を表わす。

本発明の一実施形態による温度補償発振器は、上述したように、温度上昇によって増加する動作電流を供給するＰＴＡＴ電流源と温度上昇によって前記出力周波数が減少するように動作電圧を制御する電圧発生部とを共に備える発振器であり、比較例による発振器は、温度上昇によって増加する動作電流を供給するＰＴＡＴ電流源のみを使い、前記電圧発生部は、備えられていない発振器である。

図１３に示したように、比較例による発振器の出力周波数は、＋−１２％程度の温度に対する周波数変化を示す一方、本発明の一実施形態による発振器の出力周波数は、＋−２％程度に温度に対する周波数正確度を大きく向上させる。

上述したように、本発明の実施形態によれば、通常、リング発振器の動作電流として使われる温度補償された基準電流を使わず、温度変化に比例する動作電流と温度変化に対して所定の値を有する電源電圧（例えば、温度変換に比例または反比例する電圧）とを使って、発振器の出力周波数を補償できる。

これにより、本発明の実施形態によれば、温度補償された発振周波数（例えば、１５ｋＨｚ）を有するリング発振器を小さいサイズの抵抗（例えば、２ＭΩ以下の単一抵抗）を使って、低い動作電流（例えば、２００ｎＡ以下）において具現可能である。

図１４は、本発明の一実施形態による電子装置を概略的に示すブロック図である。図１４を参照すれば、電子装置１０は、温度補償発振器１及びロジック回路２を含む。温度補償発振器１は、図１乃至図１２を参照して上述した本発明の実施形態による温度補償発振器１、１Ａ乃至１Ｇのうちの１つであり得る。

ロジック回路２は、発振信号ＳＯをクロック信号として使う回路であって、発振信号ＳＯまたは発振信号ＳＯから発生したクロック信号に同期して動作する。ロジック回路２は、外部装置（ｅｘｔｅｒｎａｌ ｄｅｖｉｃｅ）と通信するためのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、通信回路（例えば、ｍｏｄｅｍ、ｔｒａｎｓｃｅｉｖｅｒなど）などであるが、これらに限定されるものではない。ロジック回路２は、電子装置１０の機能部３に含まれる。機能部３は、ユーザにデータを出力するか、ユーザからユーザ命令を受信するために、ユーザと通信できるユーザインターフェース（ｕｓｅｒ ｉｎｔｅｒｆａｃｅ）、イメージ及び／またはサウンドを出力するためのビデオ部（ｖｉｄｅｏ ｕｎｉｔ）及び／またはオーディオ部（ａｕｄｉｏ ｕｎｉｔ）を含む。前記イメージは、ディスプレイ部（ｄｉｓｐｌａｙ ｕｎｉｔ；図示せず）にディスプレイされる。前記ディスプレイ部は、出力素子（ｏｕｔｐｕｔ ｅｌｅｍｅｎｔ）及びユーザ命令入力素子（ｕｓｅｒ ｃｏｍｍａｎｄ ｉｎｐｕｔ ｅｌｅｍｅｎｔ）であって、タッチパネル（ｔｏｕｃｈ ｐａｎｅｌ）であり得る。

発振信号ＳＯは、機能部３の構成要素として使われる。発振信号ＳＯは、互いに異なる発振周波数のそれぞれに相応する互いに異なる動作モードにおいてロジック回路２を含む電子装置１０を動作させるために使われる。発振信号ＳＯは、前記互いに異なる発振周波数のうち少なくとも何れか１つとして使われ、前記相応する互いに異なる動作モードを行うための互いに異なる発振周波数のうち少なくとも１つを生成するか、または前記互いに異なる発振周波数のうち少なくとも１つに変換するために使われる。

電子装置１０は、メモリ装置、携帯電話（ｃｅｌｌｕｌａｒ ｐｈｏｎｅ）、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、無線通信装置、デジタルカメラ、またはＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）などであるが、これらに限定されるものではない。

本発明は、図面に示した実施形態を参考にして説明したが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されるべきである。

本発明は、温度補償発振器、及びそれを含む装置関連の技術分野に適用可能である。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ 温度補償発振器
１００、１００Ａ、１００Ｂ、１００Ｃ 発振部
１０３ インバータチェーン
２００、２００Ａ、２００Ｂ、２００Ｃ、２００Ｄ、２００Ｅ、２００Ｆ バイアス回路
２１０Ａ ＰＴＡＴ電流源
２２０Ａ 電流ミラー部
２３０ バイアス調節回路
２４０、３４０ 電流源
２５０、３３０ スイッチ回路
３００、３００Ａ、３００Ｂ 電圧発生部
１０１ 第１電流源
１０２ 第２電流源
３１０、３１５ 動作電圧発生トランジスタ
３２０ バルク電圧制御トランジスタ
３５０ バルク電圧調節回路

Claims (19)

1. 動作電流と動作電圧とを用いて発振信号を発生させる発振部と、
   温度上昇によって前記発振信号の周波数が増加する方向に前記動作電流を制御するバイアス回路と、
   温度によって変わる前記動作電圧を発生させる電圧発生部と、を備え、
   前記電圧発生部は、
   動作電圧発生トランジスタと、
   制御信号に応答して、前記動作電圧発生トランジスタのバルク電圧を制御するバルク電圧調節回路と、を含み、
   前記温度上昇によって前記発振信号の周波数が減少するように、前記動作電圧を制御することによって、温度変化による前記発振信号の周波数の変化を前記バイアス回路と相補的に補償することを特徴とする温度補償発振器。
2. 前記発振部は、
   リング状に直列に連結される奇数個のインバータと、
   前記動作電圧のうちの第１動作電圧と前記インバータとの間に連結され、前記バイアス回路によって制御される第１電流源と、前記インバータと前記動作電圧のうちの第２動作電圧に連結され、前記バイアス回路によって制御される第２電流源と、のうち少なくとも１つの電流源と、を含むことを特徴とする請求項１に記載の温度補償発振器。
3. 前記バイアス回路は、前記温度上昇によって増加する前記動作電流を生成するＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐｅｒａｔｕｒｅ）電流源を含むことを特徴とする請求項２に記載の温度補償発振器。
4. 前記動作電圧発生トランジスタは、供給電圧と前記動作電圧のうちの第１動作電圧との間に連結され、ダイオード結合を有することを特徴とする請求項３に記載の温度補償発振器。
5. 前記バルク電圧調節回路は、複数（２以上）のビットにより構成されるデジタル制御信号に応答して、前記動作電圧発生トランジスタのバルク電圧を制御することを特徴とする請求項４に記載の温度補償発振器。
6. 前記バルク電圧調節回路は、
   それぞれがそのゲートとそのドレインが、前記動作電圧発生トランジスタのバルクに共通に連結される複数（２以上）のバルク電圧制御トランジスタと、
   前記バルク電圧制御トランジスタのうちの少なくとも１つに連結され、前記デジタル制御信号に応答して開閉されるスイッチ回路と、を含むことを特徴とする請求項５に記載の温度補償発振器。
7. 前記ＰＴＡＴ電流源は、
   そのゲートとドレインが、第１ノードに共通連結される第１トランジスタと、
   そのゲートとドレインが、第３ノードに共通連結される第４トランジスタと、
   そのゲートが、前記第３ノードに連結され、そのドレインが、第４ノードに連結される第５トランジスタと、
   そのソースが、前記供給電圧に連結され、そのゲートが、前記第４ノードに連結され、そのドレインが、前記第３ノードに連結される第６トランジスタと、
   そのゲートとドレインが、前記第４ノードに共通連結され、そのソースが、前記供給電圧に連結される第７トランジスタと、
   そのゲートが、前記第４ノードに連結され、そのソースが、前記供給電圧に連結され、そのドレインが、前記第１ノードに連結される第８トランジスタと、を含むことを特徴とする請求項４に記載の温度補償発振器。
8. 前記第１ノードは、前記第２電流源に連結されることを特徴とする請求項７に記載の温度補償発振器。
9. 前記ＰＴＡＴ電流源は、
   そのゲートが、前記第１ノードに連結され、そのドレインが、第２ノードに連結される第２トランジスタと、
   そのゲートとドレインが、前記第２ノードに共通連結され、そのソースが、前記第１動作電圧に連結される第３トランジスタと、を更に含み、
   前記第２ノードは、前記第１電流源に連結されることを特徴とする請求項７に記載の温度補償発振器。
10. 動作電流と動作電圧とを用いて発振信号を発生させる発振部と、
    温度上昇によって前記発振信号の周波数が増加する方向に前記動作電流を制御するバイアス回路と、
    温度によって変わる前記動作電圧を発生させる電圧発生部と、を備え、
    前記バイアス回路は、
    前記温度上昇によって増加する前記動作電流を生成するＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐｅｒａｔｕｒｅ）電流源と、
    複数（２以上）のビットにより構成されるデジタル制御信号に応答して、前記ＰＴＡＴ電流源に含まれる少なくとも１つのトランジスタのバルク電圧レベルを調節するバイアス調節回路と、を含み、
    前記電圧発生部は、
    接地電圧と前記動作電圧とのうちの第２動作電圧との間に連結され、ダイオード結合を有する動作電圧発生トランジスタを含み、
    前記温度上昇によって前記発振信号の周波数が減少するように、前記動作電圧を制御することによって、温度変化による前記発振信号の周波数の変化を前記バイアス回路と相補的に補償することを特徴とする温度補償発振器。
11. 前記ＰＴＡＴ電流源は、
    そのドレインが、第１ノードに連結され、そのゲートが、第３ノードに連結される第１トランジスタと、
    そのゲートとドレインが、前記第３ノードに共通連結される第４トランジスタと、
    そのゲートが、前記第３ノードに連結され、そのドレインが、第４ノードに連結される第５トランジスタと、
    そのソースが、供給電圧に連結され、そのゲートが、前記第４ノードに連結され、そのドレインが、前記第３ノードに連結される第６トランジスタと、
    そのゲートとドレインが、前記第４ノードに共通連結され、そのソースが、前記供給電圧に連結される第７トランジスタと、
    そのドレインが、前記第１ノードに連結される第８トランジスタと、を含むことを特徴とする請求項１０に記載の温度補償発振器。
12. 前記第１ノードは、前記バイアス回路によって制御される第１電流源に連結されることを特徴とする請求項１１に記載の温度補償発振器。
13. 前記ＰＴＡＴ電流源は、
    そのゲートとドレインが、第２ノードに共通連結され、そのソースが、前記第２動作電圧に連結される第２トランジスタと、
    そのゲートが、前記第１ノードに連結され、そのドレインが、前記第２ノードに連結される第３トランジスタと、を更に含み、
    前記第２ノードは、前記バイアス回路によって制御される第２電流源に連結されることを特徴とする請求項１１に記載の温度補償発振器。
14. 前記バイアス調節回路は、前記第４ないし第８トランジスタのうちの少なくとも１つのトランジスタのバルク電圧レベルを調節することを特徴とする請求項１１に記載の温度補償発振器。
15. 前記バイアス調節回路は、
    前記第４ないし第８トランジスタのうちの少なくとも１つのトランジスタのバルクに共通連結される複数（２以上）のバイアス電圧制御トランジスタと、
    前記バイアス電圧制御トランジスタのうちの少なくとも１つに連結され、デジタル制御信号に応答して開閉されるスイッチ回路と、を含むことを特徴とする請求項１４に記載の温度補償発振器。
16. 温度変化に鈍感な出力周波数を有する発振信号を発生させる温度補償発振器と、
    前記発振信号に応答して動作するロジック回路と、を備え、
    前記温度補償発振器は、
    リング状に直列に連結される奇数個のインバータを用いて前記発振信号を発生させる発振部と、
    温度上昇によって前記インバータのそれぞれの動作電流を増加させるバイアス回路と、
    前記温度上昇によって前記インバータのそれぞれの両端にかかる動作電圧の大きさを増加させる電圧発生部と、を含み、
    前記電圧発生部は、供給電圧と第１動作電圧との間に連結され、ダイオード結合を有する第１動作電圧発生トランジスタと、接地電圧と第２動作電圧との間に連結され、ダイオード結合を有する第２動作電圧発生トランジスタと、のうちの少なくとも１つを含み、
    前記温度補償発振器は、前記電圧発生部が、制御信号に応答して前記第１動作電圧発生トランジスタ及び前記第２動作電圧発生トランジスタのうちの少なくとも１つのバルク電圧を制御するバルク電圧調節回路を含み、
    前記電圧発生部は、前記温度上昇によって前記発振信号の周波数が減少するように、前記第１動作電圧を制御することによって、温度変化による前記発振信号の周波数の変化を前記バイアス回路と相補的に補償することを特徴とする電子装置。
17. 前記発振部は、
    前記第１動作電圧と前記インバータとの間に連結され、前記バイアス回路によって制御される第１電流源と、
    前記インバータと前記第２動作電圧とに連結され、前記バイアス回路によって制御される第２電流源と、のうちの少なくとも１つの電流源を更に含むことを特徴とする請求項１６に記載の電子装置。
18. 前記発振部は、インバータを用いて具現されたリングオシレーターを含むことを特徴とする請求項１０に記載の温度補償発振器。
19. 前記温度によって変わる前記動作電圧及び前記動作電流は、前記発振部に相応するインバータに同時に印加されることを特徴とする請求項１又は１０に記載の温度補償発振器。
    

Images