JP6547559B2 - 回路基板および回路基板のインピーダンス測定方法 - Google Patents
回路基板および回路基板のインピーダンス測定方法 Download PDFInfo
- Publication number
- JP6547559B2 JP6547559B2 JP2015193974A JP2015193974A JP6547559B2 JP 6547559 B2 JP6547559 B2 JP 6547559B2 JP 2015193974 A JP2015193974 A JP 2015193974A JP 2015193974 A JP2015193974 A JP 2015193974A JP 6547559 B2 JP6547559 B2 JP 6547559B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- ground
- circuit board
- hole
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
基板表面から基板裏面に貫通している貫通孔であるスルーホールが複数形成されている回路基板における少なくとも一つの前記スルーホールは、前記回路基板に構成される回路の測定対象部分に電力を供給する第1電源スルーホールとして機能し、別の少なくとも一つの前記スルーホールは、前記測定対象部分の基準電位としての電位を持つグラウンドに接続する第1グラウンドスルーホールとして機能し、
前記回路基板には、その基板表面に、前記測定対象部分のインピーダンス測定に利用する第1電源導通部および第1グラウンド導通部が形成され、また、その内部に、前記第1電源スルーホールと前記第1電源導通部を接続する第1電源引き出し線路と、前記第1グラウンドスルーホールと前記第1グラウンド導通部を接続する第1グラウンド引き出し線路とが形成され、
さらに、前記回路基板の内部には、前記第1電源引き出し線路が接続している部分よりも基板裏面側の前記第1電源スルーホール部分と、前記第1グラウンド引き出し線路が接続している部分よりも基板裏面側の前記第1グラウンドスルーホール部分とを接続する第1短絡導通路が形成されている。
上記本発明の回路基板における前記第1電源導通部および前記第1グラウンド導通部に、インピーダンスを測定する測定器を接続することにより、前記第1短絡導通路による短絡状態の前記第1電源引き出し線路と前記第1グラウンド引き出し線路を含む回路の電気的特性を測定し、
その後、前記第1短絡導通路を、前記基板裏面側からの前記回路基板の切削によって切断し、
然る後に、前記測定器を前記第1電源導通部および前記第1グラウンド導通部に接続することにより、開放状態における前記第1電源引き出し線路と前記第1グラウンド引き出し線路を含む回路の電気的特性を測定し、
前記測定により得られた電気的特性を利用して前記測定器の校正を行った後に、校正後の前記測定器によって前記測定対象部分のインピーダンスを測定する。
図1は、本発明に係る第1実施形態の回路基板の構成を説明する模式的な断面図である。第1実施形態の回路基板1には、基板表面1Fから基板裏面1Bに貫通している貫通孔であるスルーホール3が複数形成されている。それらスルーホール3のうちの少なくとも一つは、回路基板1に構成される回路の測定対象部分(図示せず)に電力を供給する第1電源スルーホール3vd1(以下の説明では、略して電源スルーホール3vd1とも記す)として機能する。また、別の少なくとも一つのスルーホールは、回路基板1に構成される回路の基準電位としての電位を持つグラウンドに接続する第1グラウンドスルーホール3g1(以下の説明では、略してグラウンドスルーホール3g1とも記す)として機能する。なお、図1では、電源スルーホール3vd1とグラウンドスルーホール3g1以外のスルーホールは図示が省略されている。
以下に、本発明に係る第2実施形態を説明する。なお、この第2実施形態の説明において、第1実施形態の説明で使用した名称と同一名称部分には同一符号を付し、その共通部分の重複説明は省略する。
以下に、本発明に係る第3実施形態を説明する。なお、この第3実施形態の説明において、第1と第2の各実施形態の説明で使用した名称と同一名称部分には同一符号を付し、その共通部分の重複説明は省略する。
以下に、本発明に係る第4実施形態を説明する。なお、この第4実施形態の説明において、第1〜第3の各実施形態の説明で使用した名称部分と同一名称部分には、同一符号を付し、その共通部分の重複説明は省略する。
なお、本発明は第1〜第4の実施形態に限定されずに様々な実施の形態を採り得る。例えば、第2〜第4の実施形態では、インピーダンスを測定する測定器として、ネットワークアナライザを使用する例が挙げられている。これに対し、測定器として、ネットワークアナライザ以外の測定器が使用されてもよい。
3 スルーホール
5 第1電源導通部
6 第1グラウンド導通部
7 第1電源引き出し線路
8 第1グラウンド引き出し線路
10 第1短絡導通路
17 第2電源導通部
18 第2グラウンド導通部
20 第2電源引き出し線路
21 第2グラウンド引き出し線路
23 第2短絡導通路
24 電源スルーホール間短絡導通路
Claims (10)
- 基板表面から基板裏面に貫通している貫通孔であるスルーホールが複数形成されている回路基板における少なくとも一つの前記スルーホールは、前記回路基板に構成される回路の測定対象部分に電力を供給する第1電源スルーホールとして機能し、別の少なくとも一つの前記スルーホールは、前記測定対象部分の基準電位としての電位を持つグラウンドに接続する第1グラウンドスルーホールとして機能し、
前記回路基板には、その基板表面に、前記測定対象部分のインピーダンス測定に利用する第1電源導通部および第1グラウンド導通部が形成され、また、その内部に、前記第1電源スルーホールと前記第1電源導通部を接続する第1電源引き出し線路と、前記第1グラウンドスルーホールと前記第1グラウンド導通部を接続する第1グラウンド引き出し線路とが形成され、
さらに、前記回路基板の内部には、前記第1電源引き出し線路が接続している部分よりも基板裏面側の前記第1電源スルーホール部分と、前記第1グラウンド引き出し線路が接続している部分よりも基板裏面側の前記第1グラウンドスルーホール部分とを接続する第1短絡導通路が形成されている回路基板。 - 前記第1電源引き出し線路および前記第1グラウンド引き出し線路は、それぞれ、それらの一部に前記スルーホールが利用されている請求項1に記載の回路基板。
- 前記回路基板には、さらに、第2電源スルーホールとして機能するスルーホールと、第2グラウンドスルーホールとして機能するスルーホールとを有し、
前記回路基板には、その基板表面に、前記測定対象部分のインピーダンス測定に利用する第2電源導通部および第2グラウンド導通部が形成され、また、その内部に、前記第2電源スルーホールと前記第2電源導通部を接続する第2電源引き出し線路と、前記第2グラウンドスルーホールと前記第2グラウンド導通部を接続する第2グラウンド引き出し線路とが形成され、
さらに、前記回路基板の内部には、前記第2電源引き出し線路が接続している部分よりも基板裏面側の前記第2電源スルーホール部分と、前記第2グラウンド引き出し線路が接続している部分よりも基板裏面側の前記第2グラウンドスルーホール部分とを接続する第2短絡導通路が形成され、さらにまた、前記第1電源引き出し線路が接続している部分と前記第1短絡導通路が接続している部分との間の前記第1電源スルーホール部分と、前記第2電源引き出し線路が接続している部分と前記第2短絡導通路が接続している部分との間の前記第2電源スルーホール部分とを接続する電源スルーホール間短絡導通路が形成されている請求項1又は請求項2に記載の回路基板。 - 前記第2電源引き出し線路および前記第2グラウンド引き出し線路は、それぞれ、それらの一部に前記スルーホールが利用されている請求項3に記載の回路基板。
- 前記第1短絡導通路と前記第2短絡導通路と前記電源スルーホール間短絡導通路は、前記回路基板の内部に形成されるのに代えて、前記回路基板の基板裏面に形成されている請求項3又は請求項4に記載の回路基板。
- 基板表面から基板裏面に貫通している貫通孔であるスルーホールが複数形成されている回路基板における少なくとも一つの前記スルーホールは、前記回路基板に構成される回路の測定対象部分に電力を供給する第1電源スルーホールとして機能し、別の少なくとも一つの前記スルーホールは、前記測定対象部分の基準電位としての電位を持つグラウンドに接続する第1グラウンドスルーホールとして機能し、
前記回路基板には、その基板表面に、前記測定対象部分のインピーダンス測定に利用する第1電源導通部および第1グラウンド導通部が形成され、また、その内部に、前記第1電源スルーホールと前記第1電源導通部を接続する第1電源引き出し線路と、前記第1グラウンドスルーホールと前記第1グラウンド導通部を接続する第1グラウンド引き出し線路とが形成され、
さらに、前記回路基板の内部には、前記第1電源引き出し線路が接続している部分よりも基板裏面側の前記第1電源スルーホール部分と、前記第1グラウンド引き出し線路が接続している部分よりも基板裏面側の前記第1グラウンドスルーホール部分とを接続する第1短絡導通路が形成されている回路基板における前記第1電源導通部および前記第1グラウンド導通部に、インピーダンスを測定する測定器を接続することにより、前記第1短絡導通路による短絡状態の前記第1電源引き出し線路と前記第1グラウンド引き出し線路を含む回路の電気的特性を測定し、
その後、前記第1短絡導通路を、前記基板裏面側からの前記回路基板の切削によって切断し、
然る後に、前記測定器を前記第1電源導通部および前記第1グラウンド導通部に接続することにより、開放状態における前記第1電源引き出し線路と前記第1グラウンド引き出し線路を含む回路の電気的特性を測定し、
前記測定により得られた電気的特性を利用して前記測定器の校正を行った後に、校正後の前記測定器によって前記測定対象部分のインピーダンスを測定する回路基板のインピーダンス測定方法。 - 前記回路基板には、さらに、第2電源スルーホールとして機能するスルーホールと、第2グラウンドスルーホールとして機能するスルーホールとを有し、
前記回路基板には、その基板表面に、前記測定対象部分のインピーダンス測定に利用する第2電源導通部および第2グラウンド導通部が形成され、また、その内部に、前記第2電源スルーホールと前記第2電源導通部を接続する第2電源引き出し線路と、前記第2グラウンドスルーホールと前記第2グラウンド導通部を接続する第2グラウンド引き出し線路とが形成され、
さらに、前記回路基板の内部には、前記第2電源引き出し線路が接続している部分よりも基板裏面側の前記第2電源スルーホール部分と、前記第2グラウンド引き出し線路が接続している部分よりも基板裏面側の前記第2グラウンドスルーホール部分とを接続する第2短絡導通路が形成され、さらにまた、前記第1電源引き出し線路が接続している部分よりも基板裏面側の前記第1電源スルーホール部分と、前記第2電源引き出し線路が接続している部分よりも基板裏面側の前記第2電源スルーホール部分とを接続する電源スルーホール間短絡導通路が形成されている前記回路基板における前記第1短絡導通路による短絡状態の電気的特性および前記第2短絡導通路による短絡状態の電気的特性をそれぞれ測定し、その後、前記第1短絡導通路および前記第2短絡導通路を前記基板裏面側からの前記回路基板の切削によって切断した後に、前記測定器を前記第1電源導通部および前記第2電源導通部に接続することにより、前記第1電源引き出し線路と前記第2電源引き出し線路と前記電源スルーホール間短絡導通路を含む回路の電気的特性を測定し、
その後、前記電源スルーホール間短絡導通路を、前記基板裏面側からの前記回路基板の切削によって切断し、
然る後に、前記測定器を前記第1電源導通部および前記第1グラウンド導通部に接続することにより、開放状態における前記第1電源引き出し線路と前記第1グラウンド引き出し線路を含む回路の電気的特性を測定し、また、前記測定器を前記第2電源導通部および前記第2グラウンド導通部に接続することにより、開放状態における前記第2電源引き出し線路と前記第2グラウンド引き出し線路を含む回路の電気的特性を測定し、
前記測定により得られた電気的特性を利用して前記測定器の校正を行った後に、校正後の前記測定器によって前記測定対象部分のインピーダンスを測定する請求項6に記載の回路基板のインピーダンス測定方法。 - 前記第1電源引き出し線路および前記第1グラウンド引き出し線路におけるそれぞれの一部に前記スルーホールが利用されている場合には、前記第1電源引き出し線路および前記第1グラウンド引き出し線路を構成している前記各スルーホールにおいて、前記回路基板の基板裏面側から前記第1電源引き出し線路部分あるいは前記第1グラウンド引き出し線路部分に至るまでのスタブとなっている部分を、前記基板裏面側から切削により除去し、
その後に、前記短絡状態における前記回路の電気的特性を測定し、さらに、その然る後に、前記開放状態における前記回路の電気的特性を測定する請求項6に記載の回路基板のインピーダンス測定方法。 - 前記切削は、前記基板裏面側から前記スルーホールを切削するバックドリル工法を利用する請求項6又は請求項7又は請求項8に記載の回路基板のインピーダンス測定方法。
- 前記測定器は、ネットワークアナライザである請求項7乃至請求項9の何れか一つに記載の回路基板のインピーダンス測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015193974A JP6547559B2 (ja) | 2015-09-30 | 2015-09-30 | 回路基板および回路基板のインピーダンス測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015193974A JP6547559B2 (ja) | 2015-09-30 | 2015-09-30 | 回路基板および回路基板のインピーダンス測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017069415A JP2017069415A (ja) | 2017-04-06 |
JP6547559B2 true JP6547559B2 (ja) | 2019-07-24 |
Family
ID=58492879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015193974A Active JP6547559B2 (ja) | 2015-09-30 | 2015-09-30 | 回路基板および回路基板のインピーダンス測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6547559B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113252985A (zh) * | 2021-07-16 | 2021-08-13 | 深圳市迅特通信技术股份有限公司 | 用于测量光模块内高速信号线阻抗的测量装置及测量方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112292916B (zh) * | 2018-06-07 | 2022-02-11 | 华为技术有限公司 | 一种集成电路 |
CN109561574B (zh) * | 2018-12-24 | 2020-06-23 | 广州兴森快捷电路科技有限公司 | 阻抗测试、线路板加工、线路板生产方法及测试组件 |
CN113597100A (zh) * | 2021-06-23 | 2021-11-02 | 浪潮电子信息产业股份有限公司 | 一种优化差分过孔阻抗的方法、电路板、设备和存储介质 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002196026A (ja) * | 2000-12-27 | 2002-07-10 | Kyocera Corp | 高周波特性測定方法 |
US6462570B1 (en) * | 2001-06-06 | 2002-10-08 | Sun Microsystems, Inc. | Breakout board using blind vias to eliminate stubs |
JP3792613B2 (ja) * | 2002-06-27 | 2006-07-05 | 京セラ株式会社 | 高周波特性評価用基板ならびに測定方法 |
JP4046058B2 (ja) * | 2003-10-10 | 2008-02-13 | 日本電気株式会社 | 多層プリント配線板、そのスタブ座ぐり装置、方法 |
-
2015
- 2015-09-30 JP JP2015193974A patent/JP6547559B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113252985A (zh) * | 2021-07-16 | 2021-08-13 | 深圳市迅特通信技术股份有限公司 | 用于测量光模块内高速信号线阻抗的测量装置及测量方法 |
CN113252985B (zh) * | 2021-07-16 | 2021-10-01 | 深圳市迅特通信技术股份有限公司 | 用于测量光模块内高速信号线阻抗的测量装置及测量方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2017069415A (ja) | 2017-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6547559B2 (ja) | 回路基板および回路基板のインピーダンス測定方法 | |
TW201712772A (zh) | 具有監控鏈與測試導線之積體電路測試結構 | |
JP2008277769A (ja) | プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置 | |
JP2019060768A (ja) | 抵抗測定装置、基板検査装置、及び抵抗測定方法 | |
JP5114849B2 (ja) | プリント配線板の電気検査方法 | |
JP5529611B2 (ja) | 半導体装置及び抵抗測定方法 | |
JP4967008B2 (ja) | 基板のテスト方法 | |
KR102195561B1 (ko) | 전기적 접속 장치 | |
KR101039049B1 (ko) | 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치 | |
JP2005183863A (ja) | 半導体集積回路装置の製造方法 | |
KR20170046344A (ko) | 반도체 장치 및 이를 포함하는 반도체 패키지 | |
JP6199010B2 (ja) | プローブカード | |
JP6109060B2 (ja) | プリント基板検査装置 | |
JP2008042109A (ja) | 半導体装置及びその製造方法 | |
JP2020128881A (ja) | 短絡検査システム、及び短絡検査方法 | |
JP6383256B2 (ja) | 半導体トランジスタのテスト方法、及び、テストソケット | |
JP2020004858A (ja) | プリント配線基板、及び、プリント回路基板 | |
JP2012083262A (ja) | 試験装置および試験方法 | |
JP2011149790A (ja) | 基板接続検査装置 | |
JP2006170700A (ja) | プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置 | |
JP2024040140A (ja) | シャント抵抗器及びモジュラ・チップ相互接続部 | |
JP3436183B2 (ja) | 半導体検査装置およびそれを用いた検査方法 | |
US20080122446A1 (en) | Test pattern | |
JP2008203169A (ja) | 半導体測定装置 | |
JP2021125508A (ja) | 配線基板および電流測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190610 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6547559 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |