JP2002196026A

JP2002196026A - 高周波特性測定方法

Info

Publication number: JP2002196026A
Application number: JP2000396630A
Authority: JP
Inventors: Naonori Nagakari; 尚謙永仮
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-12-27
Filing date: 2000-12-27
Publication date: 2002-07-10

Abstract

(57)【要約】【課題】高周波用途の電子部品素子の特性を高精度で測
定方法を提供する。【解決手段】支持基板1上に、第1導体層2、第１絶縁層
3、第２導体層4、第２絶縁層5を順次積層してなり、か
つ、複数の実装用パッド及び複数のプローブコンタクト
パッド７ａ、７ｂ具備する実装評価基板Ａ、開放用評価
基板Ｂ、短絡用評価基板Ｃとを用いて、前記開放用評価
基板Ｂ、短絡用評価基板Ｃからの特性結果に基づいて、
実装評価基板Ａの寄寄生インピーダンス成分を補正し、
その後、実装評価基板Ａに実装された電子部品素子Ｄの
高周波特性を評価する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、面実装型の電子部
品素子の高周波特性を評価するための測定方法に関する
ものである。

【０００２】

【従来技術】近年、電子機器の小型化、高機能化に伴
い、電子機器内に設置される電子部品にも小型化、薄型
化、高周波対応などの要求が強くなってきている。

【０００３】特に、大量の情報を高速に処理する必要の
あるコンピュータの高速デジタル回路では、パーソナル
コンピュータレベルにおいても、ＣＰＵチップ内のクロ
ック周波数は２００ＭＨｚから１ＧＨｚ、チップ間バス
のクロック周波数も７５ＭＨｚから１３３ＭＨｚという
具合に高速化が顕著である。

【０００４】また、ＬＳＩの集積度が高まりチップ内の
素子数の増大につれ、消費電力を抑えるために電源電圧
は低下の傾向にある。これらＩＣ回路の高速化、高密度
化、低電圧化に伴い、コンデンサ等の受動部品も小型大
容量化と併せて、高周波もしくは高速パルスに対して優
れた特性を示すことが必須になってきている。

【０００５】受動部品の高周波特性の要求が高くなると
同時に、その高周波特性の評価技術も重要となってく
る。

【０００６】従来、このようよ受動部品の高周波特性を
測定して、評価方法としては、伝送線路を形成し、受動
素子を実装し、評価する手法が一般的であった。これら
伝送線路を用いた評価手法では、伝送線路の特性インピ
ーダンスと接点、並びに素子のインピーダンスとの整合
をとるのが難しく、反射等の問題が生じ、高精度の評価
が困難であった。特開平１０−３００７７８や、特開平
４−２９０９６８、特開平２−２５３１７１等にインピ
ーダンス整合の問題を解消する手法が開示されている。

【０００７】

【発明が解決しようとする課題】しかしながら、これら
伝送線路を用いた測定方法では、測定対象の素子とイン
ピーダンスに合わせた伝送線路を作製する必要がある。
測定の精度は伝送線路の設計精度に左右される事とな
る。さらには、複数の端子を有する素子に対して、イン
ピーダンス整合を考慮した伝送線路が必要であり、伝送
線路自身の設計が困難となる問題があった。

【０００８】本発明は、上述の課題に鑑みて案出された
ものであり、その目的は、面実装可能な電子部品素子の
実使用環境下を模擬でき、さらに高精度な高周波特性を
測定することがきる高周波特性測定方法を提供すること
である。

【０００９】

【課題を解決するための手段】本発明は、底面に複数の
第1及び第2の電極パッドが形成された電子部品素子の高
周波特性を測定する方法であって、支持基板上に、第1
導体層、第１絶縁層、第２導体層、第２絶縁層を順次積
層して成り、かつ、前記第１導体層と導通するともに、
前記第1電極パッドと接続する複数の第1実装用パッド、
前記第２導体層と導通するとともに、前記第２電極パッ
ドと接続する複数の第２実装用パッド、前記第1導体層
と導通する第１のプローブコンタクトパッド、前記第２
導体層と導通する第２のプローブコンタクトパッドを具
備する実装評価基板と、前記実装用評価基板と実質的に
同一構造を有し、実装評価用基板に寄生する容量成分を
測定する開放用評価基板と、支持基板上に、第1導体
層、第１絶縁層、第２導体層、第２絶縁層を順次積層し
てなり、前記実装評価基板の第１実装用パッドが第１導
通層と接続する部位で、第１導通層と第２導通層とが短
絡しあい、実装評価用基板に寄生する抵抗成分及びイン
ダクタンス成分を測定する短絡用評価基板とを用いて、
前記実装評価基板に搭載し、且つ前記第１のプローブコ
ンタクトパッドと前記第２のプローブコンタクトパッド
との間で測定された電子部品素子の高周波特性に対し
て、前記開放用評価基板の容量成分と前記短絡用評価基
板の抵抗成分及びインダクタンス成分とに基づいて補正
し、実装された前記電子部品素子の高周波特性を測定す
ることを特徴とする高周波特性測定方法である。

【００１０】また、前記１つの支持基板の第１のプロー
ブコンタクトパッド及び前記第２のプローブコンタクト
パッドが、実装評価用基板における実装用パッドが形成
された領域の裏面側に形成された実装評価基板、開放用
評価基板及び短絡用評価基板を用いた。

【００１１】さらに、前記実装評価基板、開放用評価基
板及び短絡用評価基板のプローブコンタクトパッド及び
ビアホール導体の位置が、各基板間において±２０μｍ
内の領域に入っていることを特徴とする。

【００１２】前記実装評価基板、開放用評価基板及び短
絡用評価基板の第1導体層並びに第２導体層の厚みｔ１
が０．５μｍ≦ｔ１≦３μｍであり、かつ第１絶縁層並
びに第２絶縁層の厚みｔ２が１μｍ≦ｔ２≦１０μｍで
あり、さらに第１絶縁層並びに第２絶縁層の比誘電率ｋ
がｋ＜５であることを特徴とする。

【００１３】

【発明の実施の形態】以下、本発明の高周波特性の測定
方法について図面に基づいて詳説する。

【００１４】図１は、本発明の高周波特性測定方法に用
いる実装評価基板及び開放用評価基板の構造を示す分解
斜視図である。また、図２は、高周波特性測定方法に用
いる短絡用評価基板である。

【００１５】図１に示す実装評価基板は、１は支持基
板、２は第１導体層、３は第１絶縁層、４は第２導体
層、５は第２絶縁層、６aは第1実装用パッド、６ｂは第
２実装用パッド、７aは第１のプローブコンタクトパッ
ド、７ｂは第２のプローブコンタクトパッドである。

【００１６】支持基板1上に、第１導体層２と第１絶縁
層３、第２導体層４及び第２絶縁層５とが順次積層した
構造となっている。

【００１７】第２絶縁層５には、例えば実装評価基板に
おいて測定する面実装可能な電子部品素子の電極パッド
に対応する実装用パッド６ａ、６ｂが形成されている。
実施際に、第２絶縁層５上に形成したり、また、第２絶
縁層６に形成した開口かち露出するように形成される。
この実装用パッド６ａ、６ｂは、図面の奥側に形成され
ている。そして実装用パッド６ａ、６ｂは、この実装用
基板に搭載される電子部品素子の電極パッドに対応し
て、例えば８行２列に配列された１６個のパッドが形成
されている。この実装パッド６ａ、６ｂは、２種のパッ
ドがあり、例えば電子部品素子の電極パッドの極性に対
応して交互に配列されている。電子部品素子の一方の極
性の電極パッドに接続する第１実装パッド６ａは、例え
ば第２絶縁層５、第２の導体層４、第１絶縁層３を越え
て、第１導体層２に接続されている。具体的には、第２
の絶縁層５、第１の絶縁層３を貫くビアホール導体８ａ
を介して第１導体層２に導通している。ここで、第２の
導体層４とビアホール導体８ａとが交差する部位には、
ビアホール導体８ａと第２導体層４とが短絡しないよう
にビアホール導体８ａの周囲には絶縁領域が形成されて
いる。

【００１８】また、電子部品素子のもう一方の極性の電
極パッドに接続する第２実装パッド６ｂは、第２絶縁層
５を貫くビアホール導体８ｂによって第２導体層４に接
続されている。

【００１９】また、図面の手前側には、プローブコンタ
クトパッド７a、７ｂが形成されている。このプローブ
コンタクトパッド７a、７ｂは、高周波特性を測定する
装置の一対のプローブと接触するように形成さている。
一方のプローブコンタクトパッド７ａは、第２絶縁層
５、第１絶縁層４を貫くビアホール導体９ａを介して第
１の導体層２と導通している。尚、ここで、第２の導体
層４とビアホール導体９ａとが交差する部位には、ビア
ホール導体９ａと第２導体層４とが短絡しないようにビ
アホール導体９ａの周囲には絶縁領域が形成されてい
る。

【００２０】また、もう一方のプローブコンタクトパッ
ド７ｂは、第２絶縁層５を貫くビアホール導体８ｂによ
って第２導体層４に接続されている。

【００２１】尚、上述の実装評価基板と開放用評価基板
とは、実質的にと同一形状、同一構造であるため、ここ
では、実装評価基板を符号Ａを付して、また、開放用評
価基板は符号Ｂを付す。

【００２２】図２に示す短絡用評価基板においては、実
装評価基板Ａ、開放用評価基板Ｂと同一部分は、同一符
号を付して説明する。

【００２３】短絡用評価基板Ｃは、支持基板1上に、第
１導体層２と第１絶縁層３、第２導体層４及び第２絶縁
層５とが順次積層した構造となっている。

【００２４】ここで、実装評価基板Ａ、開放用評価基板
Ｂと相違する形状は、まず、実装用パッド６ａ、６ｂが
存在しないこと、また、第１の絶縁層４に形成したビア
ホール導体１０によって、第１導体層２と第２導体層３
とが互いに短絡することである。その他は、実装評価基
板Ａ、開放用評価基板Ｂと同一である。上述のビアホー
ル導体１０は、実装評価基板Ａ、開放用評価基板Ｂのビ
アホール８ａが形成された部位と同一部位に形成されて
いる。

【００２５】図３（ａ）〜（c）は、夫々の基板の長手
方向の断面を示す断面図である。図2では、実装用パッ
ド６ａ、６ｂは、第２絶縁層５に形成した開口１１を介
して、第２絶縁層５の表面側に露出する形状を示してい
る。

【００２６】また、図３において、符号１２は、高周波
特性装置の一方のプローブを示している。図３から理解
できるように、実装評価基板Ａには、高周波特性を測定
する対象物である電子部品素子Ｄが、実装評価基板Ａの
実装用パッド６ａ、６ｂと電子部品素子Ｄの電極パッド
１３ａ、１３ｂとが接続されて実装される。

【００２７】次に、本発明の高周波特性の測定方法を説
明する。

【００２８】まず、実装評価基板Ａに高周波特性を測定
する対象物である電子部品素子Ｄを、図３（ａ）に示す
ように実装する。ここで、電子部品素子Ｄの一例として
は、例えば、絶縁基板上に、薄膜技法で、下部電極、誘
電体層、上部電極を形成し、実装底面に、下部電極と接
続する第１電極パッドと、上部電極と接続する第２電極
パッドが、交互に配列された薄膜コンデンサが例示でき
る。即ち、第１の電極パッド、第２の電極パッドは、夫
々８行２列の１６個が、隣接しあう電極パッドが極性が
変わるように形成されている。即ち、電子部品素子Ｄで
は、図４の右側枠内に示すように、等価的には抵抗成
分、インダクタンス成分、容量成分を有している。

【００２９】このように電子部品素子Ｄを実装評価基板
Ａに実装して、高周波特性装置の一対のプロープを用い
て測定した場合、実際には、図４の左側枠内で示す実装
評価基板Ａに寄生する抵抗成分、インダクタンス成分、
容量成分を含んで測定してしまう。

【００３０】次に、開放用評価基板Ｂを用いて、高周波
特性装置の一対のプロープをプローブコンタクトパッド
７ａ、７ｂに接触して測定する。開放用評価基板Bは、
電子部品素子Ｄが実装されていないため、実装用パッド
６ａ、６ｂ側から開放状態となっている。これにより、
プローブコンタクトパッド７ａ、７ｂから測定される特
性は、図４の左側の枠内において、容量成分Ｃのみが測
定できる。この容量成分は、例えば、開放用評価基板Ｂ
の第２導体層４と第１の導体層２との間で寄生する浮遊
容量や第１絶縁層４と交差するビアホール導体８a、９
ａの周囲で発生する浮遊容量などに起因するものであ
る。

【００３１】即ち、実装評価基板Ａのプローブコンタク
トパッド７ａ、７ｂで測定された結果から、開放用評価
基板Ｂで測定された結果を差し引けば、実装評価基板Ａ
中の電子部品素子Ｄとは全く関係のない容量成分を除外
（補正）することができる。

【００３２】次に、短絡用評価基板Ｃを用いて、高周波
特性装置の一対のプロープをプローブコンタクトパッド
７ａ、７ｂに接触して測定する。短絡用評価基板Ｃは、
第１導体層４と第２導体層５とがビアホール導体１０に
よって短絡状態となっている。これにより、プローブコ
ンタクトパッド７ａ、７ｂから測定される特性は、実装
評価基板Ａにおいて、電子部品素子Ｄからビアホール８
ａ、第１導体層４を経由して第１プローブコンタクトパ
ッド７ａまで間及びビアホール８ｂ、第２導体層５を経
由して第２プローブコンタクトパッド７ｂまで間に相当
する抵抗成分及びインダクタンス成分、即ち、図４の左
側の枠内において、抵抗成分Ｒ及びインダクタンス成分
Ｌが測定できる。そして、実装評価基板Ａのプローブコ
ンタクトパッド７ａ、７ｂで測定された結果から、短絡
用評価基板Ｃで測定された結果を差し引けば、実装評価
基板Ａ中の電子部品素子Ｄとは全く関係のない抵抗成分
及びインダクタンス成分容量成分を除外（補正）するこ
とができる。

【００３３】具体的には、測定装置（例えばインピーダ
ンスアナライザー、ネットワークアナライザー）と、高
周波プローブ、高周波プローブ校正基板を用いて、高周
波プローブ先端までの補正を行う。この状態で、プロー
ブを、開放用評価基板Ｂ、短絡用評価基板Ｃに形成され
たコンタクトプローブパッド７a、７ｂに接触させ、開
放用評価基板Ｂで基板のオープン補正、短絡用評価基板
Ｃで基板のショート補正を行う。このとき、素子を実装
する基板が有する寄生の容量（Ｃ）成分、抵抗（Ｒ）成
分、インダクタンス（Ｌ）成分が補正される。

【００３４】次に、電子部品素子Ｄが実装された実装評
価基板Ａのプローブコンタクトパッド７ａ、７ｂにプロ
ーブを接触させ、高周波特性を評価する。

【００３５】上述のように、実装評価基板Ａで測定され
た結果を、開放用評価基板Ｂ及び短絡用評価基板Ｃで測
定された結果で補正が行われているので、実装された電
子部品素子Ｄの高周波特性のみを測定・評価することが
できる。特に、高い周波数で動作し、実装底面に複数の
電極パッド（端子）が形成された電子部品素子Ｄにおい
ては、多数端子の電子部品素子Ｄ全体の純粋な高周波特
性を測定することが困難であるが、本発明の測定方法で
は、非常に簡単に実装評価基板Ａに寄生する容量成分
Ｃ、抵抗成分Ｒ及びインダクタンス成分Ｌを測定でき、
結果として、電子部品素子Ｄの高周波特性を簡単に求め
ることができる。

【００３６】このような測定方法に用いる上述の実装評
価基板Ａ、開放用評価基板Ｂ、短絡用評価基板Ｃについ
て詳細な構造を説明すると、各実装評価基板Ａ、開放用
評価基板Ｂ、短絡用評価基板Ｃにおいて支持基板１は、
一定の強度があり、且つ絶縁されているものであれば、
特に限定されない。例えば、アルミナ、サファイア、ガ
ラス、石英等の無機酸化物や、エポキシ樹脂、ガラスエ
ポキシ樹脂等の樹脂系材料から選ばれる。

【００３７】第１導体層２及び第２導体層４は、抵抗率
が低く、加工性の良い材料より選ばれる。高周波特性を
測定する電子部品素子Ｄを実装するので、リフロー半田
処理の温度に耐え得る耐熱性、耐酸化性があれば、特に
限定されない。例えば、Ａｕ、Ｃｕ、Ａｌ、Ｎｉ、Ｗ、
Ｍｏ、Ｐｔ等の材料である。各導体層２、４を形成する
にあたり、公知の密着材料であるＴｉ、Ｃｒ等を介在さ
せてもよい。

【００３８】導体層２、４の膜厚ｔ１は０．５μｍ以上
であれば良く、特には１μｍ〜３μｍであれば特に限定
されない。０．５μｍ未満では導体層２、４で被覆性に
バラツキが生じ、各実装評価基板Ａ、開放用評価基板
Ｂ、短絡用評価基板Ｃの抵抗のバラツキとなり、高精度
の測定ができなくなる。０．５μｍ以上では高周波領域
での導体の表皮効果を考慮すると導体層２、４の抵抗は
殆ど変化しないからである。

【００３９】第１絶縁層３及び第２絶縁層５は比誘電率
５以下であれば良く、特に限定されない。例えば、Ｓｉ
Ｏ２、ポリイミド、テフロン（登録商標）樹脂、ＢＣＢ
（ベンゾシクロブテン）、ＳｉＮｘ、ソルダーレジスト
等があげられる。層の厚みは１μｍ以上あれば良いが、
特には１μｍ以上１０μｍ以下であることが望ましい。

【００４０】また、各実装評価基板Ａ、開放用評価基板
Ｂ、短絡用評価基板Ｃの実装用パッド６ａ、６ｂやビア
ホール導体８ａ、８b、１０、プローブコンタクトパッ
ド７ａ、７ｂ、ビアホール導体９ａ、９bの形成位置の
精度は、プラスマイナス２０μｍ以内であることが望ま
しい。２０μｍより大きい場合は、各実装評価基板Ａ、
開放用評価基板Ｂ、短絡用評価基板Ｃ間で寄生する高周
波特性が夫々変化してしまい、実装評価基板Ａの容量成
分、抵抗成分、及びインダクタンス成分と、開放用評価
基板Ｂ及び短絡用評価基板Ｃの容量成分や抵抗成分、イ
ンダクタンス成分との差が大きくなり、実装評価基板Ａ
に寄生する容量成分や抵抗成分、インダクタンス成分と
の差が大きくなり、実装評aにaに電子部品層実装評価部
の補正ができず、実装される素子の高周波特性を精度よ
く評価することが不可能となるからである。

【００４１】尚、実装評価基板Ａ、開放用評価基板Ｂに
おける実装用パッド６ａ、６ｂの配列形状、短絡用評価
基板Ｃのビアホール導体１０の配列構造は、の電子部品
素子Ｄの電極パッドの配列、極性に応じて設定すれば、
任意のパターンで形成できるので、多端子の素子の評価
も可能となる。

【００４２】

【実施例】以下に、本発明の実施例を説明する。

【００４３】まず、アルミナからなる支持基板１上に高
周波マグネトロンスパッタ法を用いて、膜厚１０ｎｍの
Ｔｉ層、０．５μｍのＡｕ層、０．２μｍのＴｉ層、
１．０μｍＮｉ層、０．１μｍのＡｕ層を積層し、第１
導体層とした。

【００４４】次に、フォトリソグラフィ技術を用いて、
図５（ａ）に示したパターンに加工した。加工された第
１導体層２上に膜厚約３μｍの光感光性のＢＣＢ樹脂を
塗布し、露光、現像を行い、ビアホール導体８a、9aと
なる貫通孔を形成し、図５（ｂ）に示したパターンに加
工した第１絶縁層３とした。

【００４５】次に、再度スパッタ法を用いて、第１導体
層２と同じ層構成を有する第２導体層４を形成し、フォ
トリソグラフィ技術を用いて、ビアホール導体８a、9a
が短絡しないよう図５（ｃ）に示したパターンに加工し
た。

【００４６】最後に、膜厚約３μｍの光感光性ＢＣＢ樹
脂（比誘電率２．５）を塗布し、露光、現像を行い、ビ
アホール導体８a、８ｂ、９a、９ｂとなる、となる開口
を形成し、図５（ｄ）に示したパターンに加工し、１６
端子の実装用パッド６ａ、６ｂと２つのプローブコンタ
クトパッド７ａ、７ｂを有する実装評価基板Ａとした。

【００４７】尚、開放用評価基板Ｂは、図６（ａ）〜
（ｄ）に示すが、実質的に図５の実装評価基板Ａと同一
である。また、短絡用評価基板Ｃは、図7(ａ)〜（ｂ）
に示すが、第２導体層４がビアホール導体８ａに短絡す
るようにパターンを変更した。

【００４８】評価する電子部品素子Ｄとしては、１６端
子の薄膜コンデンサを用いた。この結果、図８に示す。
コンピュータシミュレーションの結果、容量約４０ｎ
Ｆ、ＥＳＲ４０ｍΩ、ＥＳＬ８ｐＨの特性を示す極低イ
ンダクタンス構造の薄膜コンデンサである。端子間ピッ
チは横方向に０．２５ｍｍ、縦方向に０．５ｍｍであっ
た。

【００４９】評価する薄膜コンデンサを、実装評価基板
Ａにリフロー半田接合を行い、実装用パッド６ａ、６ｂ
に実装した。

【００５０】測定はインピーダンスアナライザー（ヒュ
ーレットパッカード社製ＨＰ４２９１Ａ）と高周波プ
ローブ（ピコプローブ社製４０Ａ−ＳＧ−６００−
Ｐ）を用い、周波数１ＭＨｚから１．８ＧＨｚまでのイ
ンピーダンス特性を評価した。

【００５１】まず始めに、校正基板（ピコプローブ社製
ＣＳ−１１）を用いて、プローブ先端までの補正（オー
プン−ショート−５０Ωロード）を行った。

【００５２】次に、開放用評価基板Ｂのプローブコンタ
クトパッド７ａ、７ｂにプローブを接触させ、開放状態
で、容量成分の補正を行った。

【００５３】短絡用評価基板Ｃをプローブコンタクトパ
ッド７ａ、７ｂにプローブを接触させ、短絡状態で抵抗
成分及びインダクタンス成分の補正を行った。

【００５４】このようにして実装評価基板Ａに寄生する
各成分の補正終了後、１６端子の薄膜コンデンサが実装
された実装部のプローブコンタクトパッドにプローブを
接触させ、１６端子の薄膜コンデンサのインピーダンス
特性を測定・評価した。

【００５５】測定・評価結果を図８に示す。比較のため
コンピューターシミュレーション結果も同図内に標記し
た。

【００５６】図８に示したように、多端子の極低インダ
クタンス薄膜コンデンサ自身のインピーダンス特性はシ
ミュレーション結果と良く一致しているのがわかる。実
測のインピーダンス特性の等価回路解析の結果、測定し
た薄膜コンデンサの特性は容量３８ｎＦ、ＥＳＲ３０
ｍΩ、ＥＳＬ９．６ｐＨであった。シミュレーションと
のインダクタンス値の違いは実装部の半田ＢＧＡに起因
するインダクタンス成分による。このようにして本発明
の高周波特性の測定方法では、電子部品素子の高周波特
性を高精度な評価が可能となる。

【００５７】尚、上述の実施例では、複数のプローブコ
ンタクトパッド７ａ、７ｂが、支持基板１の図面手前側
に配置されているが、この複数のコンタクトプローブパ
ッド７ａ、７ｂを実装用パッド６ａ、６ｂが形成された
領域の支持基板１の裏面に形成することにより、実使用
条件下に近い電子部品素子Ｄの特性を測定することがで
きる。尚、この場合においては、測定装置のコンタクト
プローブも支持基板１の裏面側から接触らせるようにす
ればよい。

【００５８】

【発明の効果】本発明によれば、高周波特性を測定・評
価する電子部品素子が実装され、測定される実装評価基
板と、電子部品素子が搭載されていない状態の開放用評
価基板と、実装評価基板における電流経路を等価的に作
成した短絡用評価基板とを用いてることにより、実装評
価基板に寄生する容量成分、抵抗成分、インダクタンス
成分を補正することができるため、実装評価基板に実装
された電子部品素子のみの特性を簡単に測定・評価する
ことができる。しかも、複数のプローブコンタクトパッ
ドが前記実装用パッドと同一平面に形成されているか、
もしくは支持基板を介して、前記実装用パッド部の裏面
に形成されていることので、実使用条件下に近い素子の
特性を模擬することが可能となる。

【図面の簡単な説明】

【図１】本発明の高周波特性の測定方法に用いる実装評
価基板及び開放用評価基板の分解斜視図である。

【図２】本発明の高周波特性の測定方法に用いる短絡用
評価基板の分解斜視図である。

【図３】本発明の高周波特性評価基板の各基板の断面図
であり、（ａ）は、電子部品素子を実装した状態の実装
評価基板であり、（ｂ）は、開放用評価基板、（ｃ）は
短絡用評価基板である。

【図４】本発明の高周波特性評価基板を用いた測定方法
を説明するための等価回路図である。

【図５】本発明の高周波特性の測定方法に用いる実装評
価基板の導体層及び絶縁層のパターンを示す平面図であ
り、（ａ）は、第１の導体層、（ｂ）は第１絶縁層、
（ｃ）は第２絶縁層、（ｄ）は第２絶縁層である。

【図６】本発明の高周波特性の測定方法に用いる開放用
評価基板の導体層及び絶縁層のパターンを示す平面図で
あり、（ａ）は、第１の導体層、（ｂ）は第１絶縁層、
（ｃ）は第２絶縁層、（ｄ）は第２絶縁層である。

【図７】本発明の高周波特性の測定方法に用いる短絡用
評価基板の導体層及び絶縁層のパターンを示す平面図で
あり、（ａ）は、第１の導体層、（ｂ）は第１絶縁層、
（ｃ）は第２絶縁層、（ｄ）は第２絶縁層である。

【図８】本発明の実施例で測定した１６端子の薄膜コン
デンサのインピーダンス特性の実測値とシミュレーショ
ン結果を比較した特性図である。

【符号の説明】

１…支持基板２…第１導体層３…第１絶縁層４…第２導体層５…第２絶縁層６ａ、６ｂ…実装用パッド７ａ、７ｂ…プローブコンタクトパッド

Claims

【特許請求の範囲】

【請求項１】底面に複数の第1及び第2の電極パッドが形
成された電子部品素子の高周波特性を測定する方法であ
って、支持基板上に、第1導体層、第１絶縁層、第２導体層、
第２絶縁層を順次積層して成り、かつ、前記第１導体層
と導通するともに、前記第1電極パッドと接続する複数
の第1実装用パッド、前記第２導体層と導通するとともに、前記第２電極パッ
ドと接続する複数の第２実装用パッド、前記第1導体層と導通する第１のプローブコンタクトパ
ッド、前記第２導体層と導通する第２のプローブコンタクトパ
ッドを具備する実装評価基板と、前記実装用評価基板と実質的に同一構造を有し、実装評
価用基板に寄生する容量成分を測定する開放用評価基板
と、支持基板上に、第1導体層、第１絶縁層、第２導体層、
第２絶縁層を順次積層してなり、前記実装評価基板の第
１実装用パッドが第１導通層と接続する部位で、第１導
通層と第２導通層とが短絡しあい、実装評価用基板に寄
生する抵抗成分及びインダクタンス成分を測定する短絡
用評価基板とを用いて、前記実装評価基板に搭載し、且つ前記第１のプローブコ
ンタクトパッドと前記第２のプローブコンタクトパッド
との間で測定された電子部品素子の高周波特性に対し
て、前記開放用評価基板の容量成分と前記短絡用評価基
板の抵抗成分及びインダクタンス成分とに基づいて補正
し、実装された前記電子部品素子の高周波特性を測定す
ることを特徴とする高周波特性測定方法。
【請求項２】前記１つの支持基板の第１のプローブコン
タクトパッド及び前記第２のプローブコンタクトパッド
が、実装評価用基板における実装用パッドが形成された
領域の裏面側に形成された実装評価基板、開放用評価基
板及び短絡用評価基板を用いたことを特徴とする請求項
１記載の高周波特性測定方法。
【請求項３】前記実装評価基板、開放用評価基板及び短
絡用評価基板のプローブコンタクトパッド及びビアホー
ル導体の位置が、各基板間において±２０μｍ内の領域
に入っていることを特徴とする請求項１記載の高周波特
性測定方法。
【請求項４】前記実装評価基板、開放用評価基板及び短
絡用評価基板の第1導体層並びに第２導体層の厚みｔ１
が０．５μｍ≦ｔ１≦３μｍであり、かつ第１絶縁層並
びに第２絶縁層の厚みｔ２が１μｍ≦ｔ２≦１０μｍで
あり、さらに第１絶縁層並びに第２絶縁層の比誘電率ｋ
がｋ＜５であることを特徴とする請求項１記載の高周波
特性測定方法。