JP6546293B2 - 制御システム - Google Patents

Description

本発明は制御システムに関し、特に、それぞれ複数の電気機器を制御する複数の制御回路を備えた制御システムに関する。

ＷＯ２０１１／０３９８６５号（特許文献１）には、負荷に対して並列接続されたｍ台の電力変換装置と、ｍ台の電力変換装置に接続された通信回線とを備えた電力変換システムが開示されている。ｍは２以上の整数である。各電力変換装置は、直流電力を交流電力に変換して負荷に供給するインバータと、負荷電流値を検出する電流センサと、電流センサによって検出された負荷電流値を通信回線を介して他の（ｍ−１）台の電力変換装置の各々に送信するとともに、他の（ｍ−１）台の電力変換装置から通信回線を介して送信された（ｍ−１）個の負荷電流値を受信する通信回路と、対応の電流センサによって検出された負荷電流値と、通信回路によって受信された（ｍ−１）個の負荷電流値とに基づいて、対応の電力変換装置の分担電流および横流を求める演算回路と、対応の電力変換装置から負荷に分担電流が供給され、かつ横流が無くなるようにインバータを制御する制御回路とを含む。

特開２００６−３４００８２号公報（特許文献２）には、伝送するデータ信号を構成する各データビット信号および変調信号の各排他的論理和と上記変調信号との組合せを上位ビット信号とし、上記各データビット信号および上記変調信号の反転信号の各排他的論理和と上記変調信号の反転信号との組合せを下位ビット信号としたシリアル信号を伝送するシリアル信号伝送方法が開示されている。特許文献２では、受信装置側において、上記シリアル信号の上位ビット信号と下位ビット信号の対応するデータビット信号の和が所定の論理値でないとき、上記データビット信号が異常と判定され、その使用が停止される。

ＷＯ２０１１／０３９８６５号 特開２００６−３４００８２号公報

しかし、特許文献１では、各電力変換装置が他の（ｍ−１）台の電力変換装置から負荷電流値を受信して分担電流および横流を求めるので、データ通信量が大きくなり、通信速度が遅くなるという問題があった。

特許文献２では、異常であると判定されたデータビット信号の使用が停止されるので、データビット信号に異常が発生した場合には制御対象の制御を停止する必要がある。

それゆえに、この発明の主たる目的は、データ通信量が小さく、通信速度が速く、データ信号の通信に異常が発生した場合でも複数の電気機器を制御することが可能な制御システムを提供することである。

この発明に係る制御システムは、それぞれ第１〜第Ｎの電気機器を制御する第１〜第Ｎの制御回路と、各々が第１および第２の通信線を含む第１〜第Ｎの通信ケーブルとを備えたものである。Ｎは２以上の整数である。第１〜第（Ｎ−１）の制御回路は第１〜第（Ｎ−１）の通信ケーブルを介して後段の第２〜第Ｎの制御回路にそれぞれ接続され、第Ｎの制御回路は第Ｎの通信ケーブルを介して後段の第１の制御回路に接続される。第１の制御回路は、第１〜第Ｎの電気機器を制御するための第１のデータ信号を生成し、第１のデータ信号に基づいて第１の電気機器を制御し、第１のデータ信号を第１の通信ケーブルの第１の通信線を介して後段の第２の制御回路に送信するとともに、第１のデータ信号を第Ｎの通信ケーブルの第２の通信線を介して前段の第Ｎの制御回路に送信する。２以上でＮ以下の整数をｎとすると、第ｎの制御回路の前段の制御回路は第（ｎ−１）の制御回路であり、第ｎの制御回路の後段の制御回路は第（ｎ＋１）の制御回路または第１の制御回路である。第ｎの制御回路は、第１のデータ信号に基づいて第ｎの電気機器を制御するとともに、第ｎの電気機器の制御結果を示す第ｎのデータ信号を生成する。第ｎの制御回路は、前段の制御回路および後段の制御回路の各々とのデータ信号の通信が正常に行なわれている場合は、第ｎのデータ信号と前段の制御回路からのデータ信号とを第ｎの通信ケーブルの第１の通信線を介して後段の制御回路に送信するとともに、第ｎのデータ信号と後段の制御回路からのデータ信号とを第（ｎ−１）の通信ケーブルの第２の通信線を介して前段の制御回路に送信する。第ｎの制御回路は、前段の制御回路とのデータ信号の通信が正常に行なわれなくなった場合は、前段の制御回路とのデータ信号の通信を停止するとともに、第ｎのデータ信号と後段の制御回路からのデータ信号とを第ｎの通信ケーブルの第１の通信線を介して後段の制御回路に送信する。第ｎの制御回路は、後段の制御回路とのデータ信号の通信が正常に行なわれなくなった場合は、後段の制御回路とのデータ信号の通信を停止するとともに、第ｎのデータ信号と前段の制御回路からのデータ信号とを第（ｎ−１）の通信ケーブルの第２の通信線を介して前段の制御回路に送信する。

この発明に係る制御システムでは、第１〜第Ｎの制御回路を第１〜第Ｎの通信ケーブルによって環状に接続し、第１の制御回路をマスターとし、第２〜第Ｎの制御回路の各々をスレーブとしたので、データ通信量の低減化、通信速度の高速化を図ることができる。

さらに、第ｎの制御回路とその前段および後段の制御回路とのデータ通信が正常である場合は、第１〜第Ｎの制御回路および第１〜第Ｎの通信ケーブルの第１の通信線によって環状の第１の通信経路が形成されるとともに、第１〜第Ｎの制御回路および第１〜第Ｎの通信ケーブルの第２の通信線によって環状の第２の通信経路が形成される。第ｎの制御回路とその前段の制御回路とのデータ通信が正常でない場合は、第（ｎ−１）の通信ケーブル以外の（Ｎ−１）本の通信ケーブルの第１および第２の通信線と第１〜第Ｎの制御回路とによって環状の第３の通信経路が形成される。第ｎの制御回路とその後段の制御回路とのデータ通信が正常に行なわれない場合は、第ｎの通信ケーブル以外の（Ｎ−１）本の通信ケーブルの第１および第２の通信線と第１〜第Ｎの制御回路とによって環状の第４の通信経路が形成される。したがって、２つの制御回路間のデータ通信に異常が発生した場合でも第１〜第Ｎの電気機器を制御することができる。

この発明の一実施の形態による電力変換システムの構成を示す回路ブロック図である。 図１に示した制御回路３．１の構成を示すブロック図である。 図２に示した内部回路の動作を示すフローチャートである。 図１に示した制御回路３．２の構成を示すブロック図である。 図４に示した内部回路の動作を示すフローチャートである。 図１に示した制御回路３．３の構成を示すブロック図である。 図６に示した内部回路の動作を示すフローチャートである。 図１に示した制御回路３．１〜３．３における通信経路を示す回路ブロック図である。 図１に示した制御回路３．１〜３．３における他の通信経路を示す回路ブロック図である。 図１に示した制御回路３．１〜３．３におけるさらに他の通信経路を示す回路ブロック図である。 図１に示した制御回路３．１〜３．３におけるさらに他の通信経路を示す回路ブロック図である。

図１は、この発明の一実施の形態による電力変換システムの構成を示す回路ブロック図である。図１において、この電力変換システムは、複数台（図では３台）のインバータ１．１〜１．３と、複数（この場合は３つ）の電流検出器２．１〜２．３と、複数（この場合は３つ）の制御回路３．１〜３．３と、複数（この場合は３つ）の通信ケーブル４．１〜４．３とを備える。インバータ１．１〜１．３の各々は電気機器を構成し、制御回路３．１〜３．３および通信ケーブル４．１〜４．３は制御システムを構成する。

インバータ１．１〜１．３は、それぞれ制御回路３．１〜３．３からの制御信号ＣＮＴ１〜ＣＮＴ３に基づいて動作し、それぞれ直流電源５．１〜５．３から供給される直流電圧を一定周波数（たとえば商用周波数）の交流電圧に変換する。インバータ１．１〜１．３の出力電圧は、負荷６に対して並列に印加される。直流電源５．１〜５．３の各々は、バッテリでもよいし、コンデンサでもよいし、交流電力を直流電力に変換するコンバータでも構わない。

電流検出器２．１〜２．３は、それぞれインバータ１．１．〜１．３から負荷６に流れる電流ＩＬ１〜ＩＬ３の瞬時値を検出し、検出値を示す信号φ１〜φ３をそれぞれ出力する。信号φ１〜φ３は、それぞれ制御回路３．１〜３．３に与えられる。

制御回路３．１，３．２は通信ケーブル４．１，４．２を介して後段の制御回路３．２，３．３にそれぞれ接続され、制御回路３．３は通信ケーブル４．３を介して後段の制御回路３．１に接続されている。制御回路３．１の前段は制御回路３．３であり、制御回路３．１の後段は制御回路３．２である。制御回路３．２の前段は制御回路３．１であり、制御回路３．２の後段は制御回路３．３である。制御回路３．３の前段は制御回路３．２であり、制御回路３．３の後段は制御回路３．１である。制御回路３．１〜３．３は、通信ケーブル４．１〜４．３によって環状に接続されており、通信ケーブル４．１〜４．３を介して互いにデータ信号を授受する。制御回路３．１はマスターであり、制御回路３．２，３．３の各々はスレーブである。

制御回路３．１は、電流検出器２．１の出力信号φ１によって示される負荷電流値ＩＬ１と、制御回路３．２，３．３からのデータ信号Ｄ２，Ｄ３によって示される負荷電流値ＩＬ２，ＩＬ３との総和値ＩＬ１＋ＩＬ２＋ＩＬ３を求め、その総和値をインバータ１．１〜１．３の台数（すなわち３）で除算して分担電流ＩＳ＝（ＩＬ１＋ＩＬ２＋ＩＬ３）／３を求める。

制御回路３．１は、負荷電流値ＩＬ１から分担電流ＩＳを減算して横流ＩＣ１＝ＩＬ１−ＩＳを求め、求めた横流ＩＣ１が０Ａになるように制御信号ＣＮＴ１を生成してインバータ１．１を制御する。たとえば、制御回路３．１は、横流ＩＣ１が正の値である場合はインバータ１．１の出力電圧の値を徐々に減少させ、横流ＩＣ１が負の値である場合はインバータ１．１の出力電圧の値を徐々に増大させる。あるいは、制御回路３．１は、横流ＩＣ１が正の値である場合はインバータ１．１の出力電圧の位相を徐々に遅らせ、横流ＩＣ１が負の値である場合はインバータ１．１の出力電圧の位相を徐々に進ませる。

制御回路３．１は、求めた分担電流ＩＳを示すデータ信号Ｄ１を制御回路３．２，３．３に送信する。データ信号Ｄ１は、インバータ１．１〜１．３を制御するための信号となる。

制御回路３．２は、電流検出器２．２によって検出された負荷電流値ＩＬ２から、制御回路３．１からのデータ信号Ｄ１によって示される分担電流ＩＳを減算して横流ＩＣ２＝ＩＬ２−ＩＳを求め、求めた横流ＩＣ２が０Ａになるように制御信号ＣＮＴ２を生成してインバータ１．２を制御する。

制御回路３．２は、電流検出器２．２によって検出された負荷電流値ＩＬ２を示すデータ信号Ｄ２を制御回路３．１に送信する。データ信号Ｄ２は、インバータ１．２の制御結果を示す信号となる。制御回路３．２は、データ信号の通信に異常が発生した場合は、その旨を報知する警報信号ＡＬ２を出力する。警報信号ＡＬ２に応答して、光、音、画像などによってデータ信号の通信に異常が発生した旨を報知する光源、音源、ディスプレイなどを設けてもよい。

制御回路３．３は、電流検出器２．３によって検出された負荷電流値ＩＬ３から、制御回路３．１からのデータ信号Ｄ１によって示される分担電流ＩＳを減算して横流ＩＣ３＝ＩＬ３−ＩＳを求め、求めた横流ＩＣ３が０Ａになるように制御信号ＣＮＴ３を生成してインバータ１．３を制御する。

制御回路３．３は、電流検出器２．３によって検出された負荷電流値ＩＬ３を示すデータ信号Ｄ３を制御回路３．１に送信する。データ信号Ｄ３は、インバータ１．３の制御結果を示す信号となる。制御回路３．３は、データ信号の通信に異常が発生した場合は、その旨を報知する警報信号ＡＬ３を出力する。警報信号ＡＬ３に応答して、光、音、画像などによってデータ信号の通信に異常が発生した旨を報知する光源、音源、ディスプレイなどを設けてもよい。

通信ケーブル４．１は、制御回路３．１，３．２間に接続され、前段の制御回路３．１から後段の制御回路３．２にデータ信号を伝達させるための通信線Ｌ１と、後段の制御回路３．２から前段の制御回路３．１にデータ信号を伝達させるための通信線Ｌ２とを含む。

通信ケーブル４．２は、制御回路３．２，３．３間に接続され、前段の制御回路３．２から後段の制御回路３．３にデータ信号を伝達させるための通信線Ｌ１と、後段の制御回路３．３から前段の制御回路３．２にデータ信号を伝達させるための通信線Ｌ２とを含む。

通信ケーブル４．３は、制御回路３．３，３．１間に接続され、前段の制御回路３．３から後段の制御回路３．１にデータ信号を伝達させるための通信線Ｌ１と、後段の制御回路３．１から前段の制御回路３．３にデータ信号を伝達させるための通信線Ｌ２とを含む。

なお、通信ケーブル４．１は、多芯ケーブルである。通信線Ｌ１〜Ｌ３の各々は、複数の信号線を含む。通信ケーブル４．１の一方端および他方端の各々にはコネクタ(図示せず)が設けられている。通信ケーブル４．２，４．３の各々は、通信ケーブル４．１と同じ構成である。通信ケーブル４．１の一方端のコネクタは制御回路３．１のコネクタに接続され、通信ケーブル４．１の他方端のコネクタは制御回路３．２のコネクタに接続される。通信ケーブル４．２の一方端のコネクタは制御回路３．２のコネクタに接続され、通信ケーブル４．２の他方端のコネクタは制御回路３．３のコネクタに接続される。通信ケーブル４．３の一方端のコネクタは制御回路３．３のコネクタに接続され、通信ケーブル４．３の他方端のコネクタは制御回路３．１のコネクタに接続される。

制御回路３．１と３．２，３．２と３．３，３．３と３．１のそれぞれの間でデータ信号の通信が正常に行なわれている場合は、制御回路３．１〜３．３および通信ケーブル４．１〜４．３の通信線Ｌ１によって環状の第１の通信経路が形成されるとともに、制御回路３．１〜３．３および通信ケーブル４．１〜４．３の通信線Ｌ２によって環状の第２の通信経路が形成される。

第１の通信経路では、制御回路３．１から通信ケーブル４．１の通信線Ｌ１を介して制御回路３．２にデータ信号Ｄ１が送信され、制御回路３．２から通信ケーブル４．２の通信線Ｌ１を介して制御回路３．３にデータ信号Ｄ１，Ｄ２が送信され、制御回路３．３から通信ケーブル４．３の通信線Ｌ１を介して制御回路３．１にデータ信号Ｄ１〜Ｄ３が送信される。

第２の通信経路では、制御回路３．１から通信ケーブル４．３の通信線Ｌ２を介して制御回路３．３にデータ信号Ｄ１が送信され、制御回路３．３から通信ケーブル４．２の通信線Ｌ２を介して制御回路３．２にデータ信号Ｄ１，Ｄ３が送信され、制御回路３．２から通信ケーブル４．１の通信線Ｌ２を介して制御回路３．１にデータ信号Ｄ１〜Ｄ３が送信される。

制御回路３．１と制御回路３．２の間でデータ信号の通信が正常に行なわれなくなった場合は、制御回路３．１〜３．３および通信ケーブル４．２，４．３によって環状の第３の通信経路が形成される。

第３の通信経路では、制御回路３．１から通信ケーブル４．３の通信線Ｌ２を介して制御回路３．３にデータ信号Ｄ１が送信され、制御回路３．３から通信ケーブル４．２の通信線Ｌ２を介して制御回路３．２にデータ信号Ｄ１，Ｄ３が送信され、制御回路３．２から通信ケーブル４．２の通信線Ｌ１を介して制御回路３．３にデータ信号Ｄ１〜Ｄ３が送信され、制御回路３．３から通信ケーブル４．３の通信線Ｌ１を介して制御回路３．１にデータ信号Ｄ１〜Ｄ３が送信される。

制御回路３．２と制御回路３．３の間でデータ信号が正常に伝達されなくなった場合は、制御回路３．１〜３．３および通信ケーブル４．１，４．３によって環状の第４の通信経路が形成される。

第４の通信経路では、制御回路３．１から通信ケーブル４．３の通信線Ｌ２を介して制御回路３．３にデータ信号Ｄ１が送信され、制御回路３．３から通信ケーブル４．３の通信線Ｌ１を介して制御回路３．１にデータ信号Ｄ１，Ｄ３が送信され、制御回路３．１から通信ケーブル４．１の通信線Ｌ１を介して制御回路３．２にデータ信号Ｄ１，Ｄ３が送信され、制御回路３．２から通信ケーブル４．１の通信線Ｌ２を介して制御回路３．１にデータ信号Ｄ１〜Ｄ３が送信される。

制御回路３．３と制御回路３．１の間でデータ信号が正常に伝達されなくなった場合は、制御回路３．１〜３．３および通信ケーブル４．１，４．２によって環状の第５の通信経路が形成される。

第５の通信経路では、制御回路３．１から通信ケーブル４．１の通信線Ｌ１を介して制御回路３．２にデータ信号Ｄ１が送信され、制御回路３．２から通信ケーブル４．２の通信線Ｌ１を介して制御回路３．３にデータ信号Ｄ１，Ｄ２が送信され、制御回路３．３から通信ケーブル４．２の通信線Ｌ２を介して制御回路３．２にデータ信号Ｄ１〜Ｄ３が送信され、制御回路３．２から通信ケーブル４．１の通信線Ｌ２を介して制御回路３．１にデータ信号Ｄ１〜Ｄ３が送信される。

図２は、制御回路３．１の構成を示すブロック図である。図２において、制御回路３．１は、受信機１１，１２、送信機１３，１４、判定器１５，１６、および内部回路１７を含む。

受信機１１は、制御回路３．３から通信ケーブル４．３の通信線Ｌ１を介して送信されたデータ信号Ｄ１〜Ｄ３を受信し、受信したデータ信号Ｄ１〜Ｄ３を判定器１５および内部回路１７に与える。判定器１５は、受信機１１からのデータ信号Ｄ１〜Ｄ３が正常であるか否かを判定し、そのデータ信号Ｄ１〜Ｄ３が正常である場合は信号φ１５を「Ｌ」レベルにし、そのデータ信号Ｄ１〜Ｄ３が異常である場合は信号φ１５を「Ｈ」レベルにする。信号φ１５は、内部回路１７に与えられる。

受信機１２は、制御回路３．２から通信ケーブル４．１の通信線Ｌ２を介して送信されたデータ信号Ｄ１〜Ｄ３を受信し、受信したデータ信号Ｄ１〜Ｄ３を判定器１６および内部回路１７に与える。判定器１６は、受信機１２からのデータ信号Ｄ１〜Ｄ３が正常であるか否かを判定し、そのデータ信号Ｄ１〜Ｄ３が正常である場合は信号φ１６を「Ｌ」レベルにし、そのデータ信号Ｄ１〜Ｄ３が異常である場合は信号φ１６を「Ｈ」レベルにする。信号φ１６は、内部回路１７に与えられる。

なお、判定器１５，１６におけるデータ信号Ｄ１〜Ｄ３が正常であるか否かの判定は、たとえばパリティチェック方式によって行なわれる。パリティチェック方式では、データ信号を構成するビット列が一定の単位毎に区切られ、各単位に含まれる、値が「１」であるビットの数が奇数であるか偶数であるかを示すパリティビットが各単位に添付される。受信側では各単位毎に「１」の個数とパリティビットとを比較し、データ伝送中に誤りが生じたか否かを検出する。さらに、データサイズが正常であるか否かを判別したり、特開２００６−３４００８２号公報（特許文献２）に記載されている方法を採用しても構わない。

内部回路１７は、判定器１５，１６によってデータ信号Ｄ１〜Ｄ３が正常であると判定されて信号φ１５，φ１６がともに「Ｌ」レベルにされ、かつ受信機１１からのデータ信号Ｄ２，Ｄ３と受信機１２からのデータ信号Ｄ２，Ｄ３とが互いに一致している場合は、受信したデータ信号Ｄ２，Ｄ３（すなわち負荷電流値ＩＬ２，ＩＬ３）と電流検出器２．１の出力信号φ１（すなわち負荷電流値ＩＬ１）とに基づいて、インバータ１．１〜１．３を制御するための新たなデータ信号Ｄ１（すなわち分担電流値ＩＳ）を生成する。内部回路１７は、このようにデータ通信が正常に行なわれた場合において、データ信号Ｄ１を生成するために使用した最新のデータ信号Ｄ２，Ｄ３を記憶する。

内部回路１７は、判定器１５，１６によってデータ信号Ｄ１〜Ｄ３が正常であると判定され、かつ受信機１１からのデータ信号Ｄ１〜Ｄ３と受信機１２からのデータ信号Ｄ１〜Ｄ３とが互いに一致していない場合は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ２，Ｄ３（すなわち負荷電流値ＩＬ２，ＩＬ３）と電流検出器２．１の出力信号φ１（すなわち負荷電流値ＩＬ１）とに基づいて、インバータ１．１〜１．３を制御するための新たなデータ信号Ｄ１（すなわち分担電流値ＩＳ）を生成する。

内部回路１７は、判定器１５によって受信機１１からのデータ信号Ｄ１〜Ｄ３が正常であると判定されて信号φ１５が「Ｌ」レベルにされ、かつ判定器１６によって受信機１２からのデータ信号Ｄ１〜Ｄ３が異常であると判定されて信号φ１６が「Ｈ」レベルにされた場合は、受信機１１からのデータ信号Ｄ２，Ｄ３（すなわち負荷電流値ＩＬ２，ＩＬ３）と電流検出器２．１の出力信号φ１（すなわち負荷電流値ＩＬ１）とに基づいて、インバータ１．１〜１．３を制御するための新たなデータ信号Ｄ１（すなわち分担電流値ＩＳ）を生成する。

内部回路１７は、判定器１５によって受信機１１からのデータ信号Ｄ１〜Ｄ３が異常であると判定されて信号φ１５が「Ｈ」レベルにされ、かつ判定器１６によって受信機１２からのデータ信号Ｄ１〜Ｄ３が正常であると判定されて信号φ１６が「Ｌ」レベルにされた場合は、受信機１２からのデータ信号Ｄ２，Ｄ３（すなわち負荷電流値ＩＬ２，ＩＬ３）と電流検出器２．１の出力信号φ１（すなわち負荷電流値ＩＬ１）とに基づいて、インバータ１．１〜１．３を制御するための新たなデータ信号Ｄ１（すなわち分担電流値ＩＳ）を生成する。

内部回路１７は、判定器１５，１６によってデータ信号Ｄ１〜Ｄ３が異常であると判定された場合は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ２，Ｄ３（すなわち負荷電流値ＩＬ２，ＩＬ３）と電流検出器２．１の出力信号φ１（すなわち負荷電流値ＩＬ１）とに基づいて、インバータ１．１〜１．３を制御するための新たなデータ信号Ｄ１（すなわち分担電流値ＩＳ）を生成する。

内部回路１７は、生成した新たなデータ信号Ｄ１（すなわち分担電流値ＩＳ）と電流検出器２．１の出力信号φ１（すなわち負荷電流値ＩＬ１）とに基づいて横流ＩＣ＝ＩＬ１−ＩＳを求め、その横流ＩＣが０Ａになるように制御信号ＣＮＴ１を生成してインバータ１．１を制御する。

送信機１３は、内部回路１７によって生成された新たなデータ信号Ｄ１を通信ケーブル４．１の通信線Ｌ１を介して制御回路３．２に送信する。送信機１４は、内部回路１７によって生成された新たなデータ信号Ｄ１を通信ケーブル４．３の通信線Ｌ２を介して制御回路３．３に送信する。

図３は、内部回路１７の動作を示すフローチャートである。ステップＳ１において内部回路１７は、受信機１１，１２を介してデータ信号Ｄ１〜Ｄ３を受信する。ステップＳ２において内部回路１７は、判定器１５，１６の出力信号φ１５，φ１６がともに「Ｌ」レベルであるか否かを判別する。

ステップＳ２において信号φ１５，φ１６がともに「Ｌ」レベルである場合、ステップＳ３において内部回路１７は、受信機１１からのデータ信号Ｄ２，Ｄ３と受信機１２からのデータ信号Ｄ２，Ｄ３とが一致しているか否かを判別する。

ステップＳ３において受信機１１，１２からのデータ信号Ｄ２，Ｄ３が一致していると判別した場合、ステップＳ４において内部回路１７は、受信機１１，１２からのデータ信号Ｄ２，Ｄ３を用いて処理する。すなわち、内部回路１７は、受信したデータ信号Ｄ２，Ｄ３と電流検出器２．１の出力信号φ１とに基づいて新たなデータ信号Ｄ１を生成し、新たなデータ信号Ｄ１を制御回路３．２，３．３に送信し、データ信号Ｄ１を生成するために使用した最新のデータ信号Ｄ２，Ｄ３を記憶するとともに、新たなデータ信号Ｄ１を用いてインバータ１．１を制御し、ステップＳ１に戻る。

ステップＳ３において受信機１１，１２からのデータ信号Ｄ２，Ｄ３が一致していないと判別した場合、ステップＳ５において内部回路１７は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ２，Ｄ３を用いて処理する。すなわち、内部回路１７は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ２，Ｄ３と電流検出器２．１の出力信号φ１とに基づいて新たなデータ信号Ｄ１を生成し、新たなデータ信号Ｄ１を制御回路３．２，３．３に送信するとともに、新たなデータ信号Ｄ１を用いてインバータ１．１を制御し、ステップＳ１に戻る。

ステップＳ２において信号φ１５，φ１６がともに「Ｌ」レベルであるという条件が否定された場合、ステップＳ６において内部回路１７は、信号φ１５または信号φ１６が「Ｌ」レベルであるか否かを判別する。

ステップＳ６において信号φ１５または信号φ１６が「Ｌ」レベルであると判別した場合、ステップＳ７において内部回路１７は、受信機１１，１２からのデータ信号Ｄ１〜Ｄ３のうちの正常な方のデータ信号Ｄ１〜Ｄ３に含まれるデータ信号Ｄ２，Ｄ３を用いて処理する。すなわち、内部回路１７は、正常な方のデータ信号Ｄ２，Ｄ３と電流検出器２．１の出力信号φ１とに基づいて新たなデータ信号Ｄ１を生成し、新たなデータ信号Ｄ１を制御回路３．２，３．３に送信するとともに、新たなデータ信号Ｄ１を用いてインバータ１．１を制御し、ステップＳ１に戻る。

ステップＳ６において信号φ１５または信号φ１６が「Ｌ」レベルであるという条件が否定された場合、ステップＳ８において内部回路１７は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ２，Ｄ３を用いて処理する。すなわち、内部回路１７は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ２，Ｄ３と電流検出器２．１の出力信号φ１とに基づいて新たなデータ信号Ｄ１を生成し、新たなデータ信号Ｄ１を制御回路３．２，３．３に送信するとともに、新たなデータ信号Ｄ１を用いてインバータ１．１を制御し、ステップＳ１に戻る。

図４は、制御回路３．２の構成を示すブロック図であって、図２と対比される図である。図４を参照して、制御回路３．２が制御回路３．１と異なる点は、異常検出器２１，２２が追加され、内部回路１７が内部回路２３によって置換されている点である。

受信機１１は、制御回路３．１から通信ケーブル４．１の通信線Ｌ１を介して送信されたデータ信号Ｄ１を受信し、受信したデータ信号Ｄ１を判定器１５および内部回路２３に与える。判定器１５は、受信機１１からのデータ信号Ｄ１が正常であるか否かを判定し、そのデータ信号Ｄ１が正常である場合は信号φ１５を「Ｌ」レベルにし、そのデータ信号Ｄ１が異常である場合は信号φ１５を「Ｈ」レベルにする。信号φ１５は、内部回路２３に与えられる。

受信機１２は、制御回路３．３から通信ケーブル４．２の通信線Ｌ２を介して送信されたデータ信号Ｄ１，Ｄ３を受信し、受信したデータ信号Ｄ１，Ｄ３を判定器１６および内部回路２３に与える。判定器１６は、受信機１２からのデータ信号Ｄ１，Ｄ３が正常であるか否かを判定し、そのデータ信号Ｄ１，Ｄ３が正常である場合は信号φ１６を「Ｌ」レベルにし、そのデータ信号Ｄ１，Ｄ３が異常である場合は信号φ１６を「Ｈ」レベルにする。信号φ１６は、内部回路２３に与えられる。

異常検出器２１は、判定器１５の出力信号φ１５が連続して３回（予め定められた回数）、「Ｈ」レベルにされた場合に、異常検出信号φ２１を非活性化レベルの「Ｌ」レベルから活性化レベルの「Ｈ」レベルに立ち上げる。異常検出器２２は、判定器１６の出力信号φ１６が連続して３回（予め定められた回数）、「Ｈ」レベルにされた場合に、異常検出信号φ２２を非活性化レベルの「Ｌ」レベルから活性化レベルの「Ｈ」レベルに立ち上げる。

内部回路２３は、判定器１５，１６によってデータ信号Ｄ１およびデータ信号Ｄ１，Ｄ３が正常であると判定されて信号φ１５，φ１６がともに「Ｌ」レベルにされ、かつ受信機１１からのデータ信号Ｄ１と受信機１２からのデータ信号Ｄ１とが互いに一致している場合は、そのデータ信号Ｄ１（すなわち分担電流値ＩＳ）と電流検出器２．２の出力信号φ２（すなわち負荷電流値ＩＬ２）とに基づいて横流ＩＣ２を求め、その横流ＩＣ２が０Ａになるように制御信号ＣＮＴ２を生成してインバータ１．２を制御する。さらに内部回路２３は、電流検出器２．２の出力信号φ２に基づいてデータ信号Ｄ２（すなわち負荷電流値ＩＬ２）を生成する。内部回路２３は、このようにデータ通信が正常に行なわれた場合において、インバータ１．２を制御するために使用した最新のデータ信号Ｄ１を記憶する。

内部回路２３は、判定器１５，１６によってデータ信号Ｄ１およびデータ信号Ｄ１，Ｄ３が正常であると判定され、かつ受信機１１からのデータ信号Ｄ１と受信機１２からのデータ信号Ｄ１とが互いに一致していない場合は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ１（すなわち分担電流値ＩＳ）と電流検出器２．２の出力信号φ２（すなわち負荷電流値ＩＬ２）とに基づいて横流ＩＣ２を求め、その横流ＩＣ２が０Ａになるように制御信号ＣＮＴ２を生成してインバータ１．２を制御する。さらに内部回路２３は、電流検出器２．２の出力信号φ２に基づいてデータ信号Ｄ２（すなわち負荷電流値ＩＬ２）を生成する。

内部回路２３は、判定器１５によって受信機１１からのデータ信号Ｄ１が正常であると判定されて信号φ１５が「Ｌ」レベルにされ、かつ判定器１６によって受信機１２からのデータ信号Ｄ１，Ｄ３が異常であると判定されて信号φ１６が「Ｈ」レベルにされた場合は、受信機１１からのデータ信号Ｄ１（すなわち分担電流値ＩＳ）と電流検出器２．２の出力信号φ２（すなわち負荷電流値ＩＬ２）とに基づいて横流ＩＣ２を求め、その横流ＩＣ２が０Ａになるように制御信号ＣＮＴ２を生成してインバータ１．２を制御する。さらに内部回路２３は、電流検出器２．２の出力信号φ２に基づいてデータ信号Ｄ２（すなわち負荷電流値ＩＬ２）を生成する。

内部回路２３は、判定器１５によって受信機１１からのデータ信号Ｄ１が異常であると判定されて信号φ１５が「Ｈ」レベルにされ、かつ判定器１６によって受信機１２からのデータ信号Ｄ１，Ｄ３が正常であると判定されて信号φ１６が「Ｌ」レベルにされた場合は、受信機１２からのデータ信号Ｄ１（すなわち分担電流値ＩＳ）と電流検出器２．２の出力信号φ２（すなわち負荷電流値ＩＬ２）とに基づいて横流ＩＣ２を求め、その横流ＩＣ２が０Ａになるように制御信号ＣＮＴ２を生成してインバータ１．２を制御する。さらに内部回路２３は、電流検出器２．２の出力信号φ２に基づいてデータ信号Ｄ２（すなわち負荷電流値ＩＬ２）を生成する。

内部回路２３は、判定器１５，１６の両方によってデータ信号Ｄ１が異常であると判定された場合は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ１（すなわち分担電流ＩＳ）と電流検出器２．２の出力信号φ２（すなわち負荷電流値ＩＬ２）とに基づいて横流ＩＣ２を求め、その横流ＩＣ２が０Ａになるように制御信号ＣＮＴ２を生成してインバータ１．２を制御する。さらに内部回路２３は、電流検出器２．２の出力信号φ２に基づいてデータ信号Ｄ２（すなわち負荷電流値ＩＬ２）を生成する。

さらに、内部回路２３は、スイッチＳＷ１〜ＳＷ４を含む。スイッチＳＷ１は、受信機１１と送信機１３の間に接続される。スイッチＳＷ２は、受信機１２と送信機１４の間に接続される。スイッチＳＷ３は、受信機１１と送信機１４の間に接続される。スイッチＳＷ４は、受信機１２と送信機１３の間に接続される。

異常検出信号φ２１，φ２２がともに非活性化レベルの「Ｌ」レベルである場合は、スイッチＳＷ１，ＳＷ２がオンされるとともにスイッチＳＷ３，ＳＷ４がオフされる。内部回路２３は、受信機１１からのデータ信号Ｄ１と新たなデータ信号Ｄ２とをスイッチＳＷ１を介して送信機１３に与えるとともに、受信機１２からのデータ信号Ｄ１，Ｄ３と新たなデータ信号Ｄ２とをスイッチＳＷ２を介して送信機１４に与える。送信機１３は、内部回路２３からのデータ信号Ｄ１，Ｄ２を通信ケーブル４．２の通信線Ｌ１を介して制御回路３．３に送信する。送信機１４は、内部回路２３からのデータ信号Ｄ１〜Ｄ３を通信ケーブル４．１の通信線Ｌ２を介して制御回路３．１に送信する。

異常検出信号φ２１，φ２２がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルになった場合は、スイッチＳＷ４がオンされるとともにスイッチＳＷ１〜ＳＷ３がオフされる。内部回路２３は、受信機１１からのデータ信号Ｄ１の受信を停止するとともに、受信機１２からのデータ信号Ｄ１，Ｄ３と新たなデータ信号Ｄ２とをスイッチＳＷ４を介して送信機１３に与える。送信機１３は、内部回路２３からのデータ信号Ｄ１〜Ｄ３を通信ケーブル４．２の通信線Ｌ１を介して制御回路３．３に送信する。送信機１４からのデータ信号の送信は停止される。

異常検出信号φ２１，φ２２がそれぞれ「Ｌ」レベルおよび「Ｈ」レベルになった場合は、スイッチＳＷ３がオンされるとともにスイッチＳＷ１，ＳＷ２，ＳＷ４がオフされる。内部回路２３は、受信機１２からのデータ信号Ｄ１，Ｄ３の受信を停止するとともに、受信機１１からのデータ信号Ｄ１と新たなデータ信号Ｄ２とをスイッチＳＷ３を介して送信機１４に与える。送信機１４は、内部回路２３からのデータ信号Ｄ１，Ｄ２を通信ケーブル４．１の通信線Ｌ２を介して制御回路３．１に送信する。送信機１３からのデータ信号の送信は停止される。

判定器１５，１６の出力信号φ１５，φ１６がともに「Ｌ」レベルであるが、受信機１１からのデータ信号Ｄ１と受信機１２からのデータ信号Ｄ１とが一致しないことが連続して３回発生した場合は、スイッチＳＷ３がオンされるとともにスイッチＳＷ１，ＳＷ２，ＳＷ４がオフされる。内部回路２３は、受信機１２からのデータ信号Ｄ１，Ｄ３の受信を停止するとともに、受信機１１からのデータ信号Ｄ１と新たなデータ信号Ｄ２とをスイッチＳＷ３を介して送信機１４に与える。送信機１４は、内部回路２３からのデータ信号Ｄ１，Ｄ２を通信ケーブル４．１の通信線Ｌ２を介して制御回路３．１に送信する。送信機１３からのデータ信号の送信は停止される。内部回路２３は、データ信号の通信に異常が発生したことを報知する警報信号ＡＬ２を出力する。

なお、判定器１５，１６の出力信号φ１５，φ１６がともに「Ｌ」レベルであるが、受信機１１からのデータ信号Ｄ１と受信機１２からのデータ信号Ｄ１とが一致しないことが連続して３回発生した場合には、スイッチＳＷ４をオンさせるとともにスイッチＳＷ１〜ＳＷ３をオフさせても構わない。内部回路２３は、受信機１１からのデータ信号Ｄ１の受信を停止するとともに、受信機１２からのデータ信号Ｄ１，Ｄ３と新たなデータ信号Ｄ２とをスイッチＳＷ４を介して送信機１３に与える。送信機１３は、内部回路２３からのデータ信号Ｄ１〜Ｄ３を通信ケーブル４．２の通信線Ｌ１を介して制御回路３．３に送信する。送信機１４からのデータ信号の送信は停止される。

図５は、内部回路２３の動作を示すフローチャートである。ステップＳ１１において内部回路２３は、受信機１１，１２を介してデータ信号Ｄ１，Ｄ３を受信する。ステップＳ１２において内部回路２３は、判定器１５，１６の出力信号φ１５，φ１６がともに「Ｌ」レベルであるか否かを判別する。

ステップＳ１２において信号φ１５，φ１６がともに「Ｌ」レベルである場合、ステップＳ１３において内部回路２３は、受信機１１からのデータ信号Ｄ１と受信機１２からのデータ信号Ｄ１とが一致しているか否かを判別する。

ステップＳ１３において受信機１１，１２からのデータ信号Ｄ１が一致していると判別した場合、ステップＳ１４において内部回路２３は、受信機１１，１２からのデータ信号Ｄ１を用いて処理する。すなわち、内部回路２３は、受信したデータ信号Ｄ１と電流検出器２．２の出力信号φ２とに基づいてインバータ１．２を制御し、最新のデータ信号Ｄ１を記憶するとともに、信号φ２に基づいて新たなデータ信号Ｄ２を生成して制御回路３．１，３．３に送信し、ステップＳ１１に戻る。

ステップＳ１３において受信機１１，１２からのデータ信号Ｄ１が一致していないと判別した場合、ステップＳ１５において内部回路２３は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ１を用いて処理する。すなわち、内部回路２３は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ１と電流検出器２．２の出力信号φ２とに基づいてインバータ１．２を制御するとともに、信号φ２に基づいて新たなデータ信号Ｄ２を生成して制御回路３．１，３．３に送信する。

ステップＳ１６において内部回路２３は、データ通信が正常に行なわれたときのデータ信号Ｄ１が３回連続して使用されたか否かを判別する。ステップＳ１６においてデータ通信が正常に行なわれたときのデータ信号Ｄ１が３回連続して使用されたと判別された場合、ステップＳ１７において内部回路２３は、スイッチＳＷ１〜ＳＷ４を切換えるとともに、警報信号ＡＬ２を出力し、ステップＳ１１に戻る。その際、スイッチＳＷ３がオンされるとともにスイッチＳＷ１，ＳＷ２，ＳＷ４がオフされる。ステップＳ１６において通信が正常に行なわれたときのデータ信号Ｄ１が３回連続して使用されたという条件が否定された場合、内部回路２３による処理はステップＳ１１に戻る。

ステップＳ１２において信号φ１５，φ１６がともに「Ｌ」レベルであるという条件が否定された場合、ステップＳ１８において内部回路２３は、信号φ１５または信号φ１６が「Ｌ」レベルであるか否かを判別する。

ステップＳ１８において信号φ１５または信号φ１６が「Ｌ」レベルであると判別した場合、ステップＳ１９において内部回路２３は、受信機１１，１２からのデータ信号Ｄ１のうちの正常な方のデータ信号Ｄ１を用いて処理する。すなわち、内部回路２３は、正常な方のデータ信号Ｄ１と電流検出器２．２の出力信号φ２とに基づいてインバータ１．２を制御するとともに、信号φ２に基づいて新たなデータ信号Ｄ２を生成して制御回路３．１，３．３に送信し、ステップＳ２１に進む。

ステップＳ１８において信号φ１５または信号φ１６が「Ｌ」レベルであるという条件が否定された場合、ステップＳ２０において内部回路２３は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ１を用いて処理する。すなわち、内部回路２３は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ１と電流検出器２．２の出力信号φ２とに基づいてインバータ１．２を制御するとともに、信号φ２に基づいて新たなデータ信号Ｄ２を生成して制御回路３．１，３．３に送信し、ステップＳ２１に進む。

ステップＳ２１において内部回路２３は、異常検出信号φ２１またはφ２２が「Ｈ」レベルであるか否かを判別し、異常検出信号φ２１またはφ２２が「Ｈ」レベルである場合はステップＳ２２においてスイッチＳＷ１〜ＳＷ４を切換えるとともに、警報信号ＡＬ２を出力し、ステップＳ１１に戻る。その際、異常検出信号φ２１が「Ｈ」レベルである場合は、スイッチＳＷ１〜ＳＷ３がオフされるとともにスイッチＳＷ４がオンされ、異常検出信号φ２２が「Ｈ」レベルである場合は、スイッチＳＷ１，ＳＷ２，ＳＷ４がオフされるとともにスイッチＳＷ３がオンされる。ステップＳ２１において異常検出信号φ２１またはφ２２が「Ｈ」レベルであるという条件が否定された場合、内部回路２３による処理はステップＳ１１に戻る。

図６は、制御回路３．３の構成を示すブロック図であって、図４と対比される図である。図６を参照して、制御回路３．３が制御回路３．２と異なる点は、内部回路２３が内部回路２４によって置換されている点である。

受信機１１は、制御回路３．２から通信ケーブル４．２の通信線Ｌ１を介して送信されたデータ信号Ｄ１，Ｄ２を受信し、受信したデータ信号Ｄ１，Ｄ２を判定器１５および内部回路２４に与える。判定器１５は、受信機１１からのデータ信号Ｄ１，Ｄ２が正常であるか否かを判定し、そのデータ信号Ｄ１，Ｄ２が正常である場合は信号φ１５を「Ｌ」レベルにし、そのデータ信号Ｄ１，Ｄ２が異常である場合は信号φ１５を「Ｈ」レベルにする。信号φ１５は、内部回路２４に与えられる。

受信機１２は、制御回路３．１から通信ケーブル４．３の通信線Ｌ２を介して送信されたデータ信号Ｄ１を受信し、受信したデータ信号Ｄ１を判定器１６および内部回路２４に与える。判定器１６は、受信機１２からのデータ信号Ｄ１が正常であるか否かを判定し、そのデータ信号Ｄ１が正常である場合は信号φ１６を「Ｌ」レベルにし、そのデータ信号Ｄ１が異常である場合は信号φ１６を「Ｈ」レベルにする。信号φ１６は、内部回路２４に与えられる。異常検出器２１，２２の動作は、図４を用いて説明した通りである。

内部回路２４は、判定器１５，１６によってデータ信号Ｄ１，Ｄ２およびデータ信号Ｄ１が正常であると判定されて信号φ１５，φ１６がともに「Ｌ」レベルにされ、かつ受信機１１からのデータ信号Ｄ１と受信機１２からのデータ信号Ｄ１とが互いに一致している場合は、そのデータ信号Ｄ１（すなわち分担電流値ＩＳ）と電流検出器２．３の出力信号φ３（すなわち負荷電流値ＩＬ３）とに基づいて横流ＩＣ３を求め、その横流ＩＣ３が０Ａになるように制御信号ＣＮＴ３を生成してインバータ１．３を制御する。さらに内部回路２４は、電流検出器２．３の出力信号φ３に基づいてデータ信号Ｄ３（すなわち負荷電流値ＩＬ３）を生成する。内部回路２４は、このようにデータ通信が正常に行なわれた場合において、インバータ１．３を制御するために使用した最新のデータ信号Ｄ１を記憶する。

内部回路２４は、判定器１５，１６によってデータ信号Ｄ１，Ｄ２およびデータ信号Ｄ１が正常であると判定され、かつ受信機１１からのデータ信号Ｄ１と受信機１２からのデータ信号Ｄ１とが互いに一致していない場合は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ１（すなわち分担電流値ＩＳ）と電流検出器２．３の出力信号φ３（すなわち負荷電流値ＩＬ３）とに基づいて横流ＩＣ３を求め、その横流ＩＣ３が０Ａになるように制御信号ＣＮＴ３を生成してインバータ１．３を制御する。さらに内部回路２４は、電流検出器２．３の出力信号φ３に基づいてデータ信号Ｄ３（すなわち負荷電流値ＩＬ３）を生成する。

内部回路２４は、判定器１５によって受信機１１からのデータ信号Ｄ１，Ｄ２が正常であると判定されて信号φ１５が「Ｌ」レベルにされ、かつ判定器１６によって受信機１２からのデータ信号Ｄ１が異常であると判定されて信号φ１６が「Ｈ」レベルにされた場合は、受信機１１からのデータ信号Ｄ１（すなわち分担電流値ＩＳ）と電流検出器２．３の出力信号φ３（すなわち負荷電流値ＩＬ３）とに基づいて横流ＩＣ３を求め、その横流ＩＣ３が０Ａになるように制御信号ＣＮＴ３を生成してインバータ１．３を制御する。さらに内部回路２４は、電流検出器２．３の出力信号φ３に基づいてデータ信号Ｄ３（すなわち負荷電流値ＩＬ３）を生成する。

内部回路２４は、判定器１５によって受信機１１からのデータ信号Ｄ１，Ｄ２が異常であると判定されて信号φ１５が「Ｈ」レベルにされ、かつ判定器１６によって受信機１２からのデータ信号Ｄ１が正常であると判定されて信号φ１６が「Ｌ」レベルにされた場合は、受信機１２からのデータ信号Ｄ１（すなわち分担電流値ＩＳ）と電流検出器２．３の出力信号φ３（すなわち負荷電流値ＩＬ３）とに基づいて横流ＩＣ３を求め、その横流ＩＣ３が０Ａになるように制御信号ＣＮＴ３を生成してインバータ１．３を制御する。さらに内部回路２４は、電流検出器２．３の出力信号φ３に基づいてデータ信号Ｄ３（すなわち負荷電流値ＩＬ３）を生成する。

内部回路２４は、判定器１５，１６の両方によってデータ信号Ｄ１が異常であると判定された場合は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ１（すなわち分担電流ＩＳ）と電流検出器２．３の出力信号φ３（すなわち負荷電流値ＩＬ３）とに基づいて横流ＩＣ３を求め、その横流ＩＣ３が０Ａになるように制御信号ＣＮＴ３を生成してインバータ１．３を制御する。さらに内部回路２４は、電流検出器２．３の出力信号φ３に基づいてデータ信号Ｄ３（すなわち負荷電流値ＩＬ３）を生成する。

さらに、内部回路２４は、スイッチＳＷ１〜ＳＷ４を含む。スイッチＳＷ１は、受信機１１と送信機１３の間に接続される。スイッチＳＷ２は、受信機１２と送信機１４の間に接続される。スイッチＳＷ３は、受信機１１と送信機１４の間に接続される。スイッチＳＷ４は、受信機１２と送信機１３の間に接続される。

異常検出信号φ２１，φ２２がともに非活性化レベルの「Ｌ」レベルである場合は、スイッチＳＷ１，ＳＷ２がオンされるとともにスイッチＳＷ３，ＳＷ４がオフされる。内部回路２４は、受信機１１からのデータ信号Ｄ１，Ｄ２と新たなデータ信号Ｄ３とをスイッチＳＷ１を介して送信機１３に与えるとともに、受信機１２からのデータ信号Ｄ１と新たなデータ信号Ｄ３とをスイッチＳＷ２を介して送信機１４に与える。送信機１３は、内部回路２４からのデータ信号Ｄ１〜Ｄ３を通信ケーブル４．３の通信線Ｌ１を介して制御回路３．１に送信する。送信機１４は、内部回路２４からのデータ信号Ｄ１，Ｄ３を通信ケーブル４．２の通信線Ｌ２を介して制御回路３．２に送信する。

異常検出信号φ２１，φ２２がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルになった場合は、スイッチＳＷ４がオンされるとともにスイッチＳＷ１〜ＳＷ３がオフされる。内部回路２４は、受信機１１からのデータ信号Ｄ１，Ｄ２の受信を停止するとともに、受信機１２からのデータ信号Ｄ１，Ｄ３と新たなデータ信号Ｄ２とをスイッチＳＷ４を介して送信機１３に与える。送信機１３は、内部回路２４からのデータ信号Ｄ１〜Ｄ３を通信ケーブル４．３の通信線Ｌ１を介して制御回路３．１に送信する。送信機１４からのデータ信号の送信は停止される。

異常検出信号φ２１，φ２２がそれぞれ「Ｌ」レベルおよび「Ｈ」レベルになった場合は、スイッチＳＷ３がオンされるとともにスイッチＳＷ１，ＳＷ２，ＳＷ４がオフされる。内部回路２４は、受信機１２からのデータ信号Ｄ１の受信を停止するとともに、受信機１１からのデータ信号Ｄ１，Ｄ２と新たなデータ信号Ｄ３とをスイッチＳＷ３を介して送信機１４に与える。送信機１４は、内部回路２４からのデータ信号Ｄ１〜Ｄ３を通信ケーブル４．２の通信線Ｌ２を介して制御回路３．２に送信する。送信機１３からのデータ信号の送信は停止される。

判定器１５，１６の出力信号φ１５，φ１６がともに「Ｌ」レベルであるが、受信機１１からのデータ信号Ｄ１と受信機１２からのデータ信号Ｄ１とが一致しないことが連続して３回発生した場合は、スイッチＳＷ３がオンされるとともにスイッチＳＷ１，ＳＷ２，ＳＷ４がオフされる。内部回路２４は、受信機１２からのデータ信号Ｄ１の受信を停止するとともに、受信機１１からのデータ信号Ｄ１，Ｄ２と新たなデータ信号Ｄ３とをスイッチＳＷ３を介して送信機１４に与える。送信機１４は、内部回路２４からのデータ信号Ｄ１〜Ｄ３を通信ケーブル４．２の通信線Ｌ２を介して制御回路３．２に送信する。送信機１３からのデータ信号の送信は停止される。内部回路２４は、データ信号に異常が発生したことを報知する警報信号ＡＬ３を出力する。

なお、判定器１５，１６の出力信号φ１５，φ１６がともに「Ｌ」レベルであるが、受信機１１からのデータ信号Ｄ１と受信機１２からのデータ信号Ｄ１とが一致しないことが連続して３回発生した場合には、スイッチＳＷ４をオンさせるとともにスイッチＳＷ１〜ＳＷ３をオフさせても構わない。内部回路２４は、受信機１１からのデータ信号Ｄ１，Ｄ２の受信を停止するとともに、受信機１２からのデータ信号Ｄ１と新たなデータ信号Ｄ３とをスイッチＳＷ４を介して送信機１３に与える。送信機１３は、内部回路２４からのデータ信号Ｄ１，Ｄ３を通信ケーブル４．３の通信線Ｌ１を介して制御回路３．１に送信する。送信機１４からのデータ信号の送信は停止される。

図７は、内部回路２４の動作を示すフローチャートである。ステップＳ３１において内部回路２４は、受信機１１，１２を介してデータ信号Ｄ１，Ｄ２を受信する。ステップＳ３２において内部回路２４は、判定器１５，１６の出力信号φ１５，φ１６がともに「Ｌ」レベルであるか否かを判別する。

ステップＳ３２において信号φ１５，φ１６がともに「Ｌ」レベルである場合、ステップＳ３３において内部回路２４は、受信機１１からのデータ信号Ｄ１と受信機１２からのデータ信号Ｄ１とが一致しているか否かを判別する。

ステップＳ３３において受信機１１，１２からのデータ信号Ｄ１が一致していると判別した場合、ステップＳ３４において内部回路２４は、受信機１１，１２からのデータ信号Ｄ１を用いて処理する。すなわち、内部回路２４は、受信したデータ信号Ｄ１と電流検出器２．３の出力信号φ３とに基づいてインバータ１．３を制御し、最新のデータ信号Ｄ１を記憶するとともに、信号φ３に基づいて新たなデータ信号Ｄ３を生成して制御回路３．１，３．２に送信し、ステップＳ３１に戻る。

ステップＳ３３において受信機１１，１２からのデータ信号Ｄ１が一致していないと判別した場合、ステップＳ３５において内部回路２４は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ１を用いて処理する。すなわち、内部回路２４は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ１と電流検出器２．３の出力信号φ３とに基づいてインバータ１．３を制御するとともに、信号φ３に基づいて新たなデータ信号Ｄ３を生成して制御回路３．１，３．２に送信する。

ステップＳ３６において内部回路２４は、データ通信が正常に行なわれたときのデータ信号Ｄ１が３回連続して使用されたか否かを判別する。ステップＳ３６においてデータ通信が正常に行なわれたときのデータ信号Ｄ１が３回連続して使用されたと判別された場合、ステップＳ３７において内部回路２４は、スイッチＳＷ１〜ＳＷ４を切換えるとともに、警報信号ＡＬ３を出力し、ステップＳ３１に戻る。その際、スイッチＳＷ３がオンされるとともにスイッチＳＷ１，ＳＷ２，ＳＷ４がオフされる。ステップＳ３６において通信が正常に行なわれたときのデータ信号Ｄ１が３回連続して使用されたという条件が否定された場合、内部回路２４による処理はステップＳ３１に戻る。

ステップＳ３２において信号φ１５，φ１６がともに「Ｌ」レベルであるという条件が否定された場合、ステップＳ３８において内部回路２４は、信号φ１５または信号φ１６が「Ｌ」レベルであるか否かを判別する。

ステップＳ３８において信号φ１５または信号φ１６が「Ｌ」レベルであると判別した場合、ステップＳ３９において内部回路２４は、受信機１１，１２からのデータ信号Ｄ１のうちの正常な方のデータ信号Ｄ１を用いて処理する。すなわち、内部回路２４は、正常な方のデータ信号Ｄ１と電流検出器２．３の出力信号φ３とに基づいてインバータ１．３を制御するとともに、信号φ３に基づいて新たなデータ信号Ｄ３を生成して制御回路３．１，３．２に送信し、ステップＳ４１に進む。

ステップＳ３８において信号φ１５または信号φ１６が「Ｌ」レベルであるという条件が否定された場合、ステップＳ４０において内部回路２４は、通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ１を用いて処理する。すなわち、内部回路２４は、データ通信が正常に行なわれたときに使用して記憶した最新のデータ信号Ｄ１と電流検出器２．３の出力信号φ３とに基づいてインバータ１．３を制御するとともに、信号φ３に基づいて新たなデータ信号Ｄ３を生成して制御回路３．１，３．２に送信し、ステップＳ４１に進む。

ステップＳ４１において内部回路２４は、異常検出信号φ２１またはφ２２が「Ｈ」レベルであるか否かを判別し、異常検出信号φ２１またはφ２２が「Ｈ」レベルである場合はステップＳ４２においてスイッチＳＷ１〜ＳＷ４を切換えるとともに、警報信号ＡＬ３を出力し、ステップＳ３１に戻る。その際、異常検出信号φ２１が「Ｈ」レベルである場合は、スイッチＳＷ１〜ＳＷ３がオフされるとともにスイッチＳＷ４がオンされ、異常検出信号φ２２が「Ｈ」レベルである場合は、スイッチＳＷ１，ＳＷ２，ＳＷ４がオフされるとともにスイッチＳＷ３がオンされる。ステップＳ４１において異常検出信号φ２１またはφ２２が「Ｈ」レベルであるという条件が否定された場合、内部回路２４による処理はステップＳ３１に戻る。

図８は、制御回路３．１と３．２，３．２と３．３，３．３と３．１のそれぞれの間においてデータ通信が正常に行なわれている場合における通信経路を示す回路ブロック図である。図８において、制御回路３．２，３．３の各々において、スイッチＳＷ１，ＳＷ２がオンされるとともに、スイッチＳＷ３，ＳＷ４がオフされる。制御回路３．１〜３．３と通信ケーブル４．１〜４．３の通信線Ｌ１によって第１の通信経路Ｐ１が形成されるとともに、制御回路３．１〜３．３と通信ケーブル４．１〜４．３の通信線Ｌ２によって第２の通信経路Ｐ２が形成される。

第１の通信経路Ｐ１においては、制御回路３．１内で生成されたデータ信号Ｄ１が送信機１３と通信ケーブル４．１の通信線Ｌ１とを介して制御回路３．２の受信機１１に送信される。制御回路３．２の受信機１１によって受信されたデータ信号Ｄ１と制御回路３．２内で生成されたデータ信号Ｄ２とが、スイッチＳＷ１と送信機１３と通信ケーブル４．２の通信線Ｌ１を介して制御回路３．３の受信機１１に送信される。制御回路３．３の受信機１１によって受信されたデータ信号Ｄ１，Ｄ２と制御回路３．３内で生成されたデータ信号Ｄ３とが、スイッチＳＷ１と送信機１３と通信ケーブル４．３の通信線Ｌ１とを介して制御回路３．１の受信機１１に送信される。

第２の通信経路Ｐ２においては、制御回路３．１内で生成されたデータ信号Ｄ１が送信機１４と通信ケーブル４．３の通信線Ｌ２とを介して制御回路３．３の受信機１２に送信される。制御回路３．３の受信機１２によって受信されたデータ信号Ｄ１と制御回路３．３内で生成されたデータ信号Ｄ３とが、スイッチＳＷ２と送信機１４と通信ケーブル４．２の通信線Ｌ２を介して制御回路３．２の受信機１２に送信される。制御回路３．２の受信機１２によって受信されたデータ信号Ｄ１，Ｄ３と制御回路３．２内で生成されたデータ信号Ｄ２とが、スイッチＳＷ２と送信機１４と通信ケーブル４．１の通信線Ｌ２とを介して制御回路３．１の受信機１２に送信される。制御回路３．１は、受信機１１，１２によって受信されたデータ信号Ｄ２，Ｄ３に基づいて新たなデータ信号Ｄ１を生成する。

図９は、制御回路３．１と３．２の間においてデータ通信が異常になった場合の通信経路を示す回路ブロック図である。このような状態は、たとえば、通信ケーブル４．１の一方側のコネクタと制御回路３．１のコネクタとの接触不良が発生した場合、通信ケーブル４．１の他方側のコネクタと制御回路３．２のコネクタとの接触不良が発生した場合、制御回路３．１の受信機１２および送信機１３が故障した場合、制御回路３．２の受信機１１および送信機１４が故障した場合などに発生する。

図９において、制御回路３．２において、スイッチＳＷ１〜ＳＷ３がオフされるとともに、スイッチＳＷ４がオンされる。制御回路３．３において、スイッチＳＷ１，ＳＷ２がオンされるとともに、スイッチＳＷ３，ＳＷ４がオフされる。制御回路３．１〜３．３と通信ケーブル４．２，４．３の通信線Ｌ１，Ｌ２によって第３の通信経路Ｐ３が形成される。

第３の通信経路Ｐ３においては、制御回路３．１内で生成されたデータ信号Ｄ１が送信機１４と通信ケーブル４．３の通信線Ｌ２とを介して制御回路３．３の受信機１２に送信される。制御回路３．３の受信機１２によって受信されたデータ信号Ｄ１と制御回路３．３内で生成されたデータ信号Ｄ３とが、スイッチＳＷ２と送信機１４と通信ケーブル４．２の通信線Ｌ２とを介して制御回路３．２の受信機１２に送信される。

制御回路３．２の受信機１２によって受信されたデータ信号Ｄ１，Ｄ３と制御回路３．２内で生成されたデータ信号Ｄ２とが、スイッチＳＷ４と送信機１３と通信ケーブル４．２の通信線Ｌ１とを介して制御回路３．３の受信機１１に送信される。制御回路３．３の受信機１１によって受信されたデータ信号Ｄ１，Ｄ２と制御回路３．３内で生成されたデータ信号Ｄ３とが、スイッチＳＷ１と送信機１３と通信ケーブル４．３の通信線Ｌ１とを介して制御回路３．１の受信機１１に送信される。制御回路３．１は、受信機１１によって受信されたデータ信号Ｄ２，Ｄ３に基づいて新たなデータ信号Ｄ１を生成する。

この場合は、制御回路３．２から警報信号ＡＬ２が出力され、制御回路３．３から警報信号ＡＬ３が出力されないので、制御回路３．１と３．２の間でデータ通信が異常になったことが分かる。したがって、たとえば、通信ケーブル４．１のコネクタと制御回路３．１または３．２のコネクタとの接触不良を解消することにより、制御回路３．１と３．２の間のデータ通信を正常な状態に戻すことができる。

図１０は、制御回路３．２と３．３の間においてデータ通信が異常になった場合の通信経路を示す回路ブロック図である。このような状態は、たとえば、通信ケーブル４．２の一方側のコネクタと制御回路３．２のコネクタとの接触不良が発生した場合、通信ケーブル４．２の他方側のコネクタと制御回路３．３のコネクタとの接触不良が発生した場合、制御回路３．２の受信機１２および送信機１３が故障した場合、制御回路３．３の受信機１１および送信機１４が故障した場合などに発生する。

図１０において、制御回路３．２において、スイッチＳＷ１，ＳＷ２，ＳＷ４がオフされるとともに、スイッチＳＷ３がオンされる。制御回路３．３において、スイッチＳＷ１〜ＳＷ３がオフされるとともに、スイッチＳＷ４がオンされる。制御回路３．１〜３．３と通信ケーブル４．１，４．３の通信線Ｌ１，Ｌ２によって第４の通信経路Ｐ４が形成される。

第４の通信経路Ｐ４においては、制御回路３．１内で生成されたデータ信号Ｄ１が送信機１４と通信ケーブル４．３の通信線Ｌ２とを介して制御回路３．３の受信機１２に送信される。制御回路３．３の受信機１２によって受信されたデータ信号Ｄ１と制御回路３．３内で生成されたデータ信号Ｄ３とが、スイッチＳＷ４と送信機１３と通信ケーブル４．３の通信線Ｌ１を介して制御回路３．１の受信機１１に送信される。

制御回路３．１の受信機１１によって受信されたデータ信号Ｄ１，Ｄ３が、送信機１３と通信ケーブル４．１の通信線Ｌ１を介して制御回路３．２の受信機１１に送信される。制御回路３．２の受信機１１によって受信されたデータ信号Ｄ１，Ｄ３と制御回路３．２内で生成されたデータ信号Ｄ２とが、スイッチＳＷ３と送信機１４と通信ケーブル４．１の通信線Ｌ２を介して制御回路３．１の受信機１２に送信される。制御回路３．１は、受信機１２によって受信されたデータ信号Ｄ２，Ｄ３に基づいて新たなデータ信号Ｄ１を生成する。

この場合は、制御回路３．２，３．３から警報信号ＡＬ２，ＡＬ３が出力されるので、制御回路３．２と３．３の間でデータ通信が異常になっていることが分かる。したがって、たとえば、通信ケーブル４．２のコネクタと制御回路３．２または３．３のコネクタとの接触不良を解消することにより、制御回路３．２と３．３の間のデータ通信を正常な状態に戻すことができる。

図１１は、制御回路３．３と３．１の間においてデータ通信が異常になった場合の通信経路を示す回路ブロック図である。このような状態は、たとえば、通信ケーブル４．３の一方側のコネクタと制御回路３．３のコネクタとの接触不良が発生した場合、通信ケーブル４．３の他方側のコネクタと制御回路３．１のコネクタとの接触不良が発生した場合、制御回路３．３の受信機１２および送信機１３が故障した場合、制御回路３．１の受信機１１および送信機１４が故障した場合などに発生する。

図１１において、制御回路３．２において、スイッチＳＷ３，ＳＷ４がオフされるとともに、スイッチＳＷ１，ＳＷ２がオンされる。制御回路３．３において、スイッチＳＷ１，ＳＷ２，ＳＷ４がオフされるとともに、スイッチＳＷ３がオンされる。制御回路３．１〜３．３と通信ケーブル４．１，４．２の通信線Ｌ１，Ｌ２によって第５の通信経路Ｐ５が形成される。

第５の通信経路Ｐ５においては、制御回路３．１内で生成されたデータ信号Ｄ１が送信機１３と通信ケーブル４．１の通信線Ｌ１とを介して制御回路３．２の受信機１１に送信される。制御回路３．２の受信機１１によって受信されたデータ信号Ｄ１と制御回路３．２内で生成されたデータ信号Ｄ２とが、スイッチＳＷ１と送信機１３と通信ケーブル４．２の通信線Ｌ１とを介して制御回路３．３の受信機１１に送信される。

制御回路３．３の受信機１１によって受信されたデータ信号Ｄ１，Ｄ２と制御回路３．３内で生成されたデータ信号Ｄ３とが、スイッチＳＷ３と送信機１４と通信ケーブル４．２の通信線Ｌ２とを介して制御回路３．２の受信機１２に送信される。制御回路３．２の受信機１２によって受信されたデータ信号Ｄ１，Ｄ３と制御回路３．２内で生成されたデータ信号Ｄ２とが、スイッチＳＷ２と送信機１４と通信ケーブル４．１の通信線Ｌ２とを介して制御回路３．１の受信機１２に送信される。制御回路３．１は、受信機１２によって受信されたデータ信号Ｄ２，Ｄ３に基づいて新たなデータ信号Ｄ１を生成する。

この場合は、制御回路３．２から警報信号ＡＬ２が出力されず、制御回路３．３から警報信号ＡＬ３が出力されるので、制御回路３．３と３．１の間でデータ通信が異常になっていることが分かる。したがって、たとえば、通信ケーブル４．３のコネクタと制御回路３．３または３．１のコネクタとの接触不良を解消することにより、制御回路３．３と３．１の間のデータ通信を正常な状態に戻すことができる。

以上のように、本実施の形態では、制御回路３．１〜３．３を通信ケーブル４．１〜４．３によって環状に接続し、制御回路３．１をマスターとし、制御回路３．２，３．３の各々をスレーブとしたので、データ通信量の低減化、通信速度の高速化を図ることができる。

さらに、制御回路３．１〜３．３間のデータ通信が正常である場合は、制御回路３．１〜３．３および通信ケーブル４．１〜４．３の通信線Ｌ１によって環状の第１の通信経路Ｐ１が形成されるとともに、制御回路３．１〜３．３および通信ケーブル４．１〜４．３の通信線Ｌ２によって環状の第２の通信経路Ｐ２が形成される。たとえば、制御回路３．１，３．２間のデータ通信が異常になった場合は、通信ケーブル４．２，４．３の通信線Ｌ１，Ｌ２と制御回路３．１〜３．３とによって環状の第３の通信経路Ｐ３が形成される。したがって、２つの制御回路間のデータ通信に異常が発生した場合でもインバータ１．１〜１．３を制御することができる。

なお、本実施の形態では、本願発明が３つの制御回路３．１〜３．３を備えた電力変換システムに適用された場合について説明したが、これに限るものではなく、本願発明はＮ個の制御回路を備えた電力変換システムに適用可能である。Ｎは２以上の整数である。上記実施の形態では、Ｎ＝３の場合が説明されている。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明でなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１．１〜１．３ インバータ、２．１〜２．３ 電流検出器、３．１〜３．３ 制御回路、４．１〜４．３ 通信ケーブル、Ｌ１，Ｌ２ 通信線、５．１〜５．３ 直流電源、６ 負荷、１１，１２ 受信機、１３，１４ 送信機、１５，１６ 判定器、１７，２３，２４ 内部回路、ＳＷ１〜ＳＷ４ スイッチ、２１，２２ 異常検出器。

Claims (10)

1. それぞれ第１〜第Ｎの電気機器を制御する第１〜第Ｎの制御回路と、
   各々が第１および第２の通信線を含む第１〜第Ｎの通信ケーブルとを備え、Ｎは２以上の整数であり、
   前記第１〜第（Ｎ−１）の制御回路は前記第１〜第（Ｎ−１）の通信ケーブルを介して後段の前記第２〜第Ｎの制御回路にそれぞれ接続され、前記第Ｎの制御回路は前記第Ｎの通信ケーブルを介して後段の前記第１の制御回路に接続され、
   前記第１の制御回路は、前記第１〜第Ｎの電気機器を制御するための第１のデータ信号を生成し、前記第１のデータ信号に基づいて前記第１の電気機器を制御し、前記第１のデータ信号を前記第１の通信ケーブルの第１の通信線を介して後段の前記第２の制御回路に送信するとともに、前記第１のデータ信号を前記第Ｎの通信ケーブルの第２の通信線を介して前段の前記第Ｎの制御回路に送信し、
   ２以上でＮ以下の整数をｎとすると、第ｎの制御回路の前段の制御回路は第（ｎ−１）の制御回路であり、前記第ｎの制御回路の後段の制御回路は第（ｎ＋１）の制御回路または第１の制御回路であり、
   前記第ｎの制御回路は、
   前記第１のデータ信号に基づいて第ｎの電気機器を制御するとともに、第ｎの電気機器の制御結果を示す第ｎのデータ信号を生成し、
   前段の制御回路および後段の制御回路の各々とのデータ信号の通信が正常に行なわれている場合は、前記第ｎのデータ信号と前段の制御回路からのデータ信号とを第ｎの通信ケーブルの第１の通信線を介して後段の制御回路に送信するとともに、前記第ｎのデータ信号と後段の制御回路からのデータ信号とを第（ｎ−１）の通信ケーブルの第２の通信線を介して前段の制御回路に送信し、
   前段の制御回路とのデータ信号の通信が正常に行なわれなくなった場合は、前段の制御回路とのデータ信号の通信を停止するとともに、前記第ｎのデータ信号と後段の制御回路からのデータ信号とを前記第ｎの通信ケーブルの第１の通信線を介して後段の制御回路に送信し、
   後段の制御回路とのデータ信号の通信が正常に行なわれなくなった場合は、後段の制御回路とのデータ信号の通信を停止するとともに、前記第ｎのデータ信号と前段の制御回路からのデータ信号とを前記第（ｎ−１）の通信ケーブルの第２の通信線を介して前段の制御回路に送信する、制御システム。
2. 前記第ｎの制御回路は、
   前段の制御回路からのデータ信号が正常であるか否かを判定する第１の判定器と、
   後段の制御回路からのデータ信号が正常であるか否かを判定する第２の判定器と、
   前記第１の判定器によって連続して予め定められた回数、データ信号が異常であると判定された場合に第１の異常検出信号を出力する第１の異常検出器と、
   前記第２の判定器によって連続して前記予め定められた回数、データ信号が異常であると判定された場合に第２の異常検出信号を出力する第２の異常検出器と、
   前記第１のデータ信号に基づいて前記第ｎの電気機器を制御するとともに、前記第ｎの電気機器の制御結果を示す第ｎのデータ信号を生成し、さらに、前記第１および第２の異常検出信号に従ってデータ信号を送信する内部回路とを含み、
   前記内部回路は、
   前記第１および第２の異常検出器から前記第１および第２の異常検出信号が出力されていない場合は、前記第ｎのデータ信号と前段の制御回路からのデータ信号とを第ｎの通信ケーブルの第１の通信線を介して後段の制御回路に送信するとともに、前記第ｎのデータ信号と後段の制御回路からのデータ信号とを前記第（ｎ−１）の通信ケーブルの第２の通信線を介して前段の制御回路に送信し、
   前記第１の異常検出器から前記第１の異常検出信号が出力された場合は、前段の制御回路からのデータ信号の受信を停止するとともに、前記第ｎのデータ信号と後段の制御回路からのデータ信号とを前記第ｎの通信ケーブルの第１の通信線を介して後段の制御回路に送信し、
   前記第２の異常検出器から前記第２の異常検出信号が出力された場合は、後段の制御回路からのデータ信号の受信を停止するとともに、前記第ｎのデータ信号と前段の制御回路からのデータ信号とを前記第（ｎ−１）の通信ケーブルの第２の通信線を介して前段の制御回路に送信する、請求項１に記載の制御システム。
3. 前記内部回路は、前記第１または第２の異常検出器から前記第１または第２の異常検出信号が出力された場合は、データ信号の通信に異常が発生したことを報知するための警報信号を出力する、請求項２に記載の制御システム。
4. 前記内部回路は、
   前記第１および第２の判定器によってデータ信号が正常であると判定された第１の場合は、前段の制御回路および後段の制御回路からのデータ信号に含まれる前記第１のデータ信号に基づいて前記第ｎの電気機器を制御し、
   前記第１の判定器によって前段の制御回路からのデータ信号が正常であると判定され、かつ前記第２の判定器によって後段の制御回路からのデータ信号が異常であると判定された第２の場合は、前段の制御回路からのデータ信号に含まれる前記第１のデータ信号に基づいて前記第ｎの電気機器を制御し、
   前記第１の判定器によって前段の制御回路からのデータ信号が異常である判定され、かつ前記第２の判定器によって後段の制御回路からのデータ信号が正常であると判定された第３の場合は、後段の制御回路からのデータ信号に含まれる前記第１のデータ信号に基づいて前記第ｎの電気機器を制御する、請求項２に記載の制御システム。
5. 前記第１の場合は、
   さらに、前段の制御回路および後段の制御回路からのデータ信号に含まれる前記第１のデータ信号が互いに一致している第４の場合と、
   前段の制御回路および後段の制御回路からのデータ信号に含まれる前記第１のデータ信号が互いに一致していない第５の場合とに分けられ、
   前記内部回路は、
   前記第４の場合は、前段の制御回路および後段の制御回路からのデータ信号に含まれる前記第１のデータ信号に基づいて前記第ｎの電気機器を制御するとともに、前記第ｎの電気機器を制御するために使用した最新の前記第１のデータ信号を記憶し、
   前記第５の場合は、前記第４の場合に記憶した最新の前記第１のデータ信号に基づいて前記第ｎの電気機器を制御する、請求項４に記載の制御システム。
6. 前記内部回路は、前記第５の場合が予め定められた回数、連続して発生したときは、前記第ｎのデータ信号と後段の制御回路からのデータ信号とを第ｎの通信ケーブルの第１の通信線を介して後段の制御回路に送信するか、前記第ｎのデータ信号と前段の制御回路からのデータ信号とを第（ｎ−１）の通信ケーブルの第２の通信線を介して前段の制御回路に送信する、請求項５に記載の制御システム。
7. 前記内部回路は、前記第５の場合が予め定められた回数、連続して発生したときは、データ信号の通信に異常が発生したことを報知するための警報信号を出力する、請求項６に記載の制御システム。
8. 前記第１の制御回路は、
   前記第Ｎの制御回路からのデータ信号が正常であるか否かを判定する第１の判定器と、
   前記第２の制御回路からのデータ信号が正常であるか否かを判定する第２の判定器と、
   前記第１および第２の判定器の判定結果と、前記第Ｎおよび第２の制御回路からのデータ信号とに基づいて前記第１のデータ信号を生成し、生成した第１のデータ信号に基づいて前記第１の電気機器を制御するとともに、生成した第１のデータ信号を前記第２および第Ｎの制御回路に送信する内部回路とを含み、
   前記内部回路は、
   前記第１および第２の判定器によってデータ信号が正常であると判定された第１の場合は、前記第Ｎおよび第２の制御回路からのデータ信号に含まれる前記第２〜第Ｎの制御回路からの第２〜第Ｎのデータ信号に基づいて前記第１のデータ信号を生成し、
   前記第１の判定器によってデータ信号が正常であると判定され、かつ前記第２の判定器によってデータ信号が異常であると判定された第２の場合は、前記第Ｎの制御回路からのデータ信号に含まれる前記第２〜第Ｎの制御回路からの第２〜第Ｎのデータ信号に基づいて前記第１のデータ信号を生成し、
   前記第１の判定器によってデータ信号が異常であると判定され、かつ前記第２の判定器によってデータ信号が正常であると判定された第３の場合は、前記第２の制御回路からのデータ信号に含まれる前記第２〜第Ｎの制御回路からの第２〜第Ｎのデータ信号に基づいて前記第１のデータ信号を生成する、請求項１に記載の制御システム。
9. 前記第１の場合は、
   さらに、前記第Ｎの制御回路からのデータ信号に含まれる前記第２〜第Ｎの制御回路からの第２〜第Ｎのデータ信号と、前記第２の制御回路からのデータ信号に含まれる前記第２〜第Ｎの制御回路からの第２〜第Ｎのデータ信号とが互いに一致している第４の場合と、
   前記第Ｎの制御回路からのデータ信号に含まれる前記第２〜第Ｎの制御回路からの第２〜第Ｎのデータ信号と、前記第２の制御回路からのデータ信号に含まれる前記第２〜第Ｎの制御回路からの第２〜第Ｎのデータ信号とが互いに一致していない第５の場合とに分けられ、
   前記内部回路は、
   前記第４の場合は、前記第Ｎおよび第２の制御回路からのデータ信号に含まれる前記第２〜第Ｎの制御回路からの第２〜第Ｎのデータ信号に基づいて前記第１のデータ信号を生成するとともに、前記第１のデータ信号を生成するために使用した最新の第２〜第Ｎのデータ信号を記憶し、
   前記第５の場合は、前記第４の場合に記憶した最新の第２〜第Ｎのデータ信号に基づいて前記第１のデータ信号を生成する、請求項８に記載の制御システム。
10. 前記第１〜第Ｎの電気機器はそれぞれ第１〜第Ｎのインバータであり、
    前記第１〜第Ｎのインバータは負荷に対して並列接続され、
    前記第１〜第Ｎのインバータの各々は直流電圧を交流電圧に変換して前記負荷に供給し、
    前記第１のデータ信号は前記第１〜第Ｎのインバータの各々の分担電流を示し、
    前記第ｎのデータ信号は第ｎのインバータの負荷電流を示し、
    前記第１の制御回路は、前記第１のインバータの負荷電流と分担電流の差である横流が０Ａになるように前記第１のインバータを制御し、
    前記第ｎの制御回路は、前記第ｎのインバータの負荷電流と分担電流の差である横流が０Ａになるように前記第ｎのインバータを制御する、請求項１に記載の制御システム。

Images