JP6504734B2 - リレーデバイスを有するメモリ要素 - Google Patents
リレーデバイスを有するメモリ要素 Download PDFInfo
- Publication number
- JP6504734B2 JP6504734B2 JP2012246307A JP2012246307A JP6504734B2 JP 6504734 B2 JP6504734 B2 JP 6504734B2 JP 2012246307 A JP2012246307 A JP 2012246307A JP 2012246307 A JP2012246307 A JP 2012246307A JP 6504734 B2 JP6504734 B2 JP 6504734B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- integrated circuit
- mechanical relay
- channel
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229910044991 metal oxide Inorganic materials 0.000 claims description 14
- 150000004706 metal oxides Chemical class 0.000 claims description 14
- 230000000295 complement effect Effects 0.000 claims description 10
- 230000010354 integration Effects 0.000 claims 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 16
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 16
- 101150110971 CIN7 gene Proteins 0.000 description 15
- 101150110298 INV1 gene Proteins 0.000 description 15
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 230000003068 static effect Effects 0.000 description 10
- 239000002245 particle Substances 0.000 description 9
- 238000013500 data storage Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000006073 displacement reaction Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000006399 behavior Effects 0.000 description 4
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002285 radioactive effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/50—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using actuation of electric contacts to store the information
- G11C11/52—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using actuation of electric contacts to store the information using electromagnetic relays
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H59/00—Electrostatic relays; Electro-adhesion relays
- H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H1/00—Contacts
- H01H1/0094—Switches making use of nanoelectromechanical systems [NEMS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H1/00—Contacts
- H01H1/12—Contacts characterised by the manner in which co-operating contacts engage
- H01H1/14—Contacts characterised by the manner in which co-operating contacts engage by abutting
- H01H1/20—Bridging contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
メモリセルを有する集積回路が提供される。集積回路は、メモリセルアレイを制御するように動作可能な制御回路網を含み得る。制御回路網は、アドレシング回路網、データレジスタ回路網、書き込みドライバー回路網、読み取り感知回路網、および他の制御回路網のような回路網を含み得る。
(項目1)
集積回路であって、該集積回路は、
基板において形成された回路網と、
該回路網の上における複数の機械的リレーメモリ回路と
を含む、集積回路。
(項目2)
上記回路網と上記複数の機械的リレーメモリ回路との間に配置された誘電スタックをさらに含む、上記項目に記載の集積回路。
(項目3)
上記誘電スタックは、複数の金属ルーティング層およびビア層を含む、上記項目のいずれかに記載の集積回路。
(項目4)
上記回路網は、相補型金属酸化物半導体回路網を含む、上記項目のいずれかに記載の集積回路。
(項目5)
上記回路網は、上記複数の機械的リレーメモリ回路に対する制御信号を生成するように動作可能である、上記項目のいずれかに記載の集積回路。
(項目6)
上記複数の機械的リレーメモリ回路のうちの少なくとも1つは、異なる電圧レベルを有する1対の電源ラインの間に直列に連結された1対の機械的リレースイッチを含む、上記項目のいずれかに記載の集積回路。
(項目7)
上記1対の機械的リレースイッチは、1対の不揮発性機械的リレースイッチを含む、上記項目のいずれかに記載の集積回路。
(項目8)
上記複数の機械的リレーメモリ回路は、少なくとも1つの機械的リレースイッチを含み、上記回路網は、双安定メモリ要素を形成するために該少なくとも1つの機械的リレースイッチに連結されているインバータを含む、上記項目のいずれかに記載の集積回路。
(項目9)
上記少なくとも1つの機械的リレースイッチは、揮発性機械的リレースイッチである、上記項目のいずれかに記載の集積回路。
(項目10)
上記集積回路は、ユーザーから構成データを受け取るように動作可能なプログラマブル集積回路を含み、上記複数の機械的リレーメモリ回路は、該構成データを格納するように動作可能である、上記項目のいずれかに記載の集積回路。
(項目11)
メモリ要素であって、該メモリ要素は、
直列に連結された少なくともnチャンネルトランジスタおよびpチャンネルトランジスタを有する第1の反転回路と、
少なくとも1つの機械的リレースイッチを有する第2の反転回路と
を含む、メモリ要素。
(項目12)
上記第1および第2の反転回路は、一緒に交差連結されている、上記項目のいずれかに記載のメモリ要素。
(項目13)
上記第2の反転回路は、上記少なくとも1つの機械的リレースイッチと直列に連結されている回路をさらに含む、上記項目のいずれかに記載のメモリ要素。
(項目14)
上記回路は、機械的リレースイッチを含む、上記項目のいずれかに記載のメモリ要素。
(項目15)
上記回路は、金属酸化物半導体トランジスタを含む、上記項目のいずれかに記載のメモリ要素。
(項目16)
上記回路は、nチャンネルトランジスタを含む、上記項目のいずれかに記載のメモリ要素。
(項目17)
データラインと、
該データラインと上記第1の反転回路との間に連結された少なくとも1つのアクセストランジスタと
をさらに含む、上記項目のいずれかに記載のメモリ要素。
(項目18)
メモリ要素であって、該メモリ要素は、
第1の電源電圧を供給するように動作可能な第1の電源ラインに連結されたpチャンネルトランジスタを有する第1の反転回路と、
該第1の電源ラインと異なる第2の電源ラインに連結された少なくとも1つの機械的リレースイッチを有する第2の反転回路と
を含み、
該第2の電源ラインは、該第1の電源電圧と異なる第2の電源電圧を供給するように動作可能である、メモリ要素。
(項目19)
上記第1および第2の反転回路は、一緒に交差連結されている、上記項目のいずれかに記載のメモリ要素。
(項目20)
第3の電源ラインと、
上記第1の電源ラインと該第3の電源ラインとの間に上記pチャンネルトランジスタと直列に連結された第1のnチャンネルトランジスタと
をさらに含む、上記項目のいずれかに記載のメモリ要素。
(項目21)
上記第2の反転回路は、上記第2の電源ラインと上記第3の電源ラインとの間に上記少なくとも1つの機械的リレースイッチと直列に連結された第2のnチャンネルトランジスタをさらに含む、上記項目のいずれかに記載のメモリ要素。
(項目22)
第4の電源ラインをさらに含み、
上記第2の反転回路は、上記第2の電源ラインと該第4の電源ラインとの間に上記少なくとも1つの機械的リレースイッチと直列に連結された追加の機械的リレースイッチをさらに含み、上記第3の電源ラインおよび該第4の電源ラインは、異なる電源電圧を供給するように動作可能である、上記項目のいずれかに記載のメモリ要素。
(項目23)
プログラマブル集積回路であって、該プログラマブル集積回路は、
少なくとも1つのnチャンネルトランジスタと少なくとも1つの機械的リレースイッチとを含む双安定メモリ要素を含み、
該双安定メモリ要素は、静的制御信号が提供される出力を有する、プログラマブル集積回路。
(項目24)
上記静的制御信号を受け取るように動作可能なゲートを有するパストランジスタをさらに含み、該パストランジスタは、上記プログラマブル集積回路上のプログラマブル論理回路網の一部を形成する、上記項目のいずれかに記載のプログラマブル集積回路。
(項目25)
上記双安定メモリ要素は、
上記少なくとも1つのnチャンネルトランジスタと直列に連結されているpチャンネルトランジスタと、
上記少なくとも1つの機械的リレースイッチと直列に連結されている追加の機械的リレースイッチと
をさらに含む、上記項目のいずれかに記載のプログラマブル集積回路。
(項目26)
基板と、
誘電層と、
該基板と該誘電層との間に配置された少なくとも1つの金属ルーティング層と
をさらに含み、
上記nチャンネルトランジスタは、基板において形成され、上記機械的リレースイッチは、誘電層において形成されている、上記項目のいずれかに記載のプログラマブル集積回路。
メモリ要素を有する集積回路が提供される。集積回路は、相補型金属酸化物半導体(CMOS)デバイスを有する第1の部分において形成された論理回路網を含み得、ナノ電気機械的(NEM)リレーデバイスを有する第2の部分において形成されたメモリ要素および関連付けられたメモリ回路網の少なくとも一部を含み得る。NEMデバイスとCMOSデバイスとは、誘電スタックのビアを通して相互接続され得る。第1および第2の部分におけるデバイスは、それぞれの電源電圧を受け取り得る。1つの適切な配列において、メモリ要素は、不揮発性ストレージ特性およびソフトエラーアップセット不感性を提供する2つのリレースイッチを含み得る。別の適切な配列において、メモリ要素は、第1および第2の交差連結された反転回路を含み得る。第1の反転回路は、リレースイッチを含み得、その一方で、第2の反転回路は、CMOSトランジスタのみを含む。この方法で構成されたメモリ要素は、揮発性ストレージ特性およびSEU不感性を提供するために使用され得る。
本発明の実施形態は、ソフトエラーアップセットイベントに対して耐性のある集積回路メモリ要素に関する。メモリ要素は、メモリを使用する任意の適切な集積回路において使用され得る。これらの集積回路は、メモリチップ、メモリアレイを有するデジタル信号処理回路、マイクロプロセッサ、メモリアレイを有する特定用途の集積回路、プログラマブル集積回路(例えば、メモリ要素が構成メモリに対して使用されるプログラマブル論理デバイス集積回路)、または任意の他の適切な集積回路であり得る。
(追加の実施形態1)
集積回路であって、該集積回路は、基板において形成された回路網と、該回路網の上における複数の機械的リレーメモリ回路とを含む、集積回路。
(追加の実施形態2)
上記回路網と上記複数の機械的リレーメモリ回路との間に配置された誘電スタックをさらに含む、追加の実施形態1に記載の集積回路。
(追加の実施形態3)
上記誘電スタックは、複数の金属ルーティング層およびビア層を含む、追加の実施形態2に記載の集積回路。
(追加の実施形態4)
上記回路網は、相補型金属酸化物半導体回路網を含む、追加の実施形態1に記載の集積回路。
(追加の実施形態5)
上記回路網は、上記複数の機械的リレーメモリ回路に対する制御信号を生成するように動作可能である、追加の実施形態1に記載の集積回路。
(追加の実施形態6)
上記複数の機械的リレーメモリ回路のうちの少なくとも1つは、異なる電圧レベルを有する1対の電源ラインの間に直列に連結された1対の機械的リレースイッチを含む、追加の実施形態5に記載の集積回路。
(追加の実施形態7)
上記1対の機械的リレースイッチは、1対の不揮発性機械的リレースイッチを含む、追加の実施形態6に記載の集積回路。
(追加の実施形態8)
上記複数の機械的リレーメモリ回路は、少なくとも1つの機械的リレースイッチを含み、上記回路網は、双安定メモリ要素を形成するために該少なくとも1つの機械的リレースイッチに連結されているインバータを含む、追加の実施形態5に記載の集積回路。
(追加の実施形態9)
上記少なくとも1つの機械的リレースイッチは、揮発性機械的リレースイッチである、追加の実施形態8に記載の集積回路。
(追加の実施形態10)
上記集積回路は、ユーザーから構成データを受け取るように動作可能なプログラマブル集積回路を含み、上記複数の機械的リレーメモリ回路は、該構成データを格納するように動作可能である、追加の実施形態1に記載の集積回路。
(追加の実施形態11)
メモリ要素であって、該メモリ要素は、直列に連結された少なくともnチャンネルトランジスタおよびpチャンネルトランジスタを有する第1の反転回路と、少なくとも1つの機械的リレースイッチを有する第2の反転回路とを含む、メモリ要素。
(追加の実施形態12)
上記第1および第2の反転回路は、一緒に交差連結されている、追加の実施形態11に記載のメモリ要素。
(追加の実施形態13)
上記第2の反転回路は、上記少なくとも1つの機械的リレースイッチと直列に連結されている回路をさらに含む、追加の実施形態11に記載のメモリ要素。
(追加の実施形態14)
上記回路は、機械的リレースイッチを含む、追加の実施形態13に記載のメモリ要素。
(追加の実施形態15)
上記回路は、金属酸化物半導体トランジスタを含む、追加の実施形態13に記載のメモリ要素。
(追加の実施形態16)
上記回路は、nチャンネルトランジスタを含む、追加の実施形態15に記載のメモリ要素。
(追加の実施形態17)
データラインと、該データラインと上記第1の反転回路との間に連結された少なくとも1つのアクセストランジスタとをさらに含む、追加の実施形態16に記載のメモリ要素。
(追加の実施形態18)
メモリ要素であって、該メモリ要素は、第1の電源電圧を供給するように動作可能な第1の電源ラインに連結されたpチャンネルトランジスタを有する第1の反転回路と、該第1の電源ラインと異なる第2の電源ラインに連結された少なくとも1つの機械的リレースイッチを有する第2の反転回路とを含み、該第2の電源ラインは、該第1の電源電圧と異なる第2の電源電圧を供給するように動作可能である、メモリ要素。
(追加の実施形態19)
上記第1および第2の反転回路は、一緒に交差連結されている、追加の実施形態18に記載のメモリ要素。
(追加の実施形態20)
第3の電源ラインと、上記第1の電源ラインと該第3の電源ラインとの間に上記pチャンネルトランジスタと直列に連結された第1のnチャンネルトランジスタとをさらに含む、追加の実施形態18に記載のメモリ要素。
(追加の実施形態21)
上記第2の反転回路は、上記第2の電源ラインと上記第3の電源ラインとの間に上記少なくとも1つの機械的リレースイッチと直列に連結された第2のnチャンネルトランジスタをさらに含む、追加の実施形態20に記載のメモリ要素。
(追加の実施形態22)
第4の電源ラインをさらに含み、上記第2の反転回路は、上記第2の電源ラインと該第4の電源ラインとの間に上記少なくとも1つの機械的リレースイッチと直列に連結された追加の機械的リレースイッチをさらに含み、上記第3の電源ラインおよび該第4の電源ラインは、異なる電源電圧を供給するように動作可能である、追加の実施形態20に記載のメモリ要素。
(追加の実施形態23)
プログラマブル集積回路であって、該プログラマブル集積回路は、少なくとも1つのnチャンネルトランジスタと少なくとも1つの機械的リレースイッチとを含む双安定メモリ要素を含み、該双安定メモリ要素は、静的制御信号が提供される出力を有する、プログラマブル集積回路。
(追加の実施形態24)
上記静的制御信号を受け取るように動作可能なゲートを有するパストランジスタをさらに含み、該パストランジスタは、上記プログラマブル集積回路上のプログラマブル論理回路網の一部を形成する、追加の実施形態23に記載のプログラマブル集積回路。
(追加の実施形態25)
上記双安定メモリ要素は、上記少なくとも1つのnチャンネルトランジスタと直列に連結されているpチャンネルトランジスタと、上記少なくとも1つの機械的リレースイッチと直列に連結されている追加の機械的リレースイッチとをさらに含む、追加の実施形態23に記載のプログラマブル集積回路。
(追加の実施形態26)
基板と、誘電層と、該基板と該誘電層との間に配置された少なくとも1つの金属ルーティング層とをさらに含み、上記nチャンネルトランジスタは、基板において形成され、上記機械的リレースイッチは、誘電層において形成されている、追加の実施形態23に記載のプログラマブル集積回路。
12 制御回路網
14 ピン
16、20、22、26 経路
17 メモリアレイ
18 メモリセル
19 出力
24 パストランジスタ
Claims (15)
- 集積回路であって、該集積回路は、
基板において形成され、第1の入力および第1の出力を有するnチャンネルおよびpチャンネル回路網であって、該nチャンネルおよびpチャンネル回路網は、メモリ要素の第1の部分を含み、第1および第2の電圧によって電力供給される、nチャンネルおよびpチャンネル回路網と、
該nチャンネルおよびpチャンネル回路網が形成された該基板の上における誘電層において形成された複数の機械的リレー回路であって、該複数の機械的リレー回路は、第2の入力および第2の出力を有し、該複数の機械的リレー回路は、該メモリ要素の第2の部分を含み、第3および第4の電圧によって電力供給される、複数の機械的リレー回路と
を含み、該第1の出力は、該第2の入力に連結され、該第2の出力は、該第1の入力に連結される、集積回路。 - 前記nチャンネルおよびpチャンネル回路網と前記複数の機械的リレー回路との間に配置された誘電スタックをさらに含む、請求項1に記載の集積回路。
- 前記誘電スタックは、複数の金属ルーティング層およびビア層を含む、請求項2に記載の集積回路。
- 前記nチャンネルおよびpチャンネル回路網は、相補型金属酸化物半導体回路網を含む、請求項1に記載の集積回路。
- 前記nチャンネルおよびpチャンネル回路網は、前記複数の機械的リレー回路に対する制御信号を生成するように動作可能である、請求項1に記載の集積回路。
- 前記複数の機械的リレー回路のうちの少なくとも1つは、異なる電圧レベルを有する1対の電源ラインの間に直列に連結された1対の機械的リレースイッチを含む、請求項5に記載の集積回路。
- 前記1対の機械的リレースイッチは、1対の不揮発性機械的リレースイッチを含む、請求項6に記載の集積回路。
- 前記複数の機械的リレー回路は、2つの機械的リレースイッチを含み、前記nチャンネルおよびpチャンネル回路網は、該2つの機械的リレースイッチに連結されているインバータを含む、請求項5に記載の集積回路。
- 前記2つの機械的リレースイッチは、揮発性機械的リレースイッチを含む、請求項8に記載の集積回路。
- 前記集積回路は、ユーザーから構成データを受け取るように動作可能なプログラマブル集積回路を含み、前記複数の機械的リレー回路は、該構成データを格納するように動作可能である、請求項1に記載の集積回路。
- メモリ要素であって、該メモリ要素は、
直列に連結された少なくともnチャンネルトランジスタおよびpチャンネルトランジスタを有する第1の反転回路であって、該第1の反転回路は、第1の入力および第1の出力を有し、第1および第2の電圧によって電力供給され、該nチャンネルトランジスタおよび該pチャンネルトランジスタは、半導体基板において形成されている、第1の反転回路と、
該半導体基板の上の層において形成された2つの機械的リレースイッチを有する第2の反転回路であって、該第2の反転回路は、第2の入力および第2の出力を有し、第3および第4の電圧によって電力供給される、第2の反転回路と
を含み、該第1の出力は、該第2の入力に連結され、該第2の出力は、該第1の入力に連結される、メモリ要素。 - 前記第1および第2の反転回路は、一緒に交差連結されている、請求項11に記載のメモリ要素。
- メモリ要素であって、該メモリ要素は、
第1の電源ラインと第2の電源ラインとの間に連結されたpチャンネルトランジスタおよびnチャンネルトランジスタを有する第1の反転回路であって、該第1および第2の電源ラインは、それぞれの第1および第2の電源電圧を供給するように動作可能である、第1の反転回路と、
第3の電源ラインと第4の電源ラインとの間に連結された2つの機械的リレースイッチを有する第2の反転回路と
を含み、
該第3の電源ラインは、該第1の電源ラインと異なり、該第1の電源電圧と異なる第3の電源電圧を供給するように動作可能であり、該第2および第4の電源ラインは、異なる電源電圧を供給するように動作可能であり、該第1および第2の反転回路は、一緒に交差連結されている、メモリ要素。 - プログラマブル集積回路であって、該プログラマブル集積回路は、双安定メモリ要素を含み、該双安定メモリ要素は、
第1および第2の供給電圧を提供するように動作可能である第1および第2の電源ラインと、
半導体基板において形成されたnチャンネルトランジスタおよびpチャンネルトランジスタを含む第1の反転回路であって、該nチャンネルトランジスタおよび該pチャンネルトランジスタは、該第1の電源ラインと該第2の電源ラインとの間に連結されている、第1の反転回路と、
該第1および第2の供給電圧と異なる供給電圧を提供するように動作可能である第3および第4の電源ラインと、
2つの機械的リレースイッチを有する第2の反転回路であって、該2つの機械的リレースイッチは、該半導体基板の上に形成された層上に形成され、該第3の電源ラインと該第4の電源ラインとの間に連結されている、第2の反転回路と
を含み、該第1および第2の反転回路は、一緒に交差連結されている、プログラマブル集積回路。 - 基板と、
誘電層と、
該基板と該誘電層との間に配置された少なくとも1つの金属ルーティング層と
をさらに含み、
前記nチャンネルトランジスタは、該基板において形成され、前記2つの機械的リレースイッチは、該誘電層において形成されている、請求項14に記載のプログラマブル集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/304,226 | 2011-11-23 | ||
US13/304,226 US8611137B2 (en) | 2011-11-23 | 2011-11-23 | Memory elements with relay devices |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017145414A Division JP2017228782A (ja) | 2011-11-23 | 2017-07-27 | リレーデバイスを有するメモリ要素 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013110409A JP2013110409A (ja) | 2013-06-06 |
JP6504734B2 true JP6504734B2 (ja) | 2019-04-24 |
Family
ID=47290646
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012246307A Active JP6504734B2 (ja) | 2011-11-23 | 2012-11-08 | リレーデバイスを有するメモリ要素 |
JP2017145414A Pending JP2017228782A (ja) | 2011-11-23 | 2017-07-27 | リレーデバイスを有するメモリ要素 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017145414A Pending JP2017228782A (ja) | 2011-11-23 | 2017-07-27 | リレーデバイスを有するメモリ要素 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8611137B2 (ja) |
EP (1) | EP2597679A3 (ja) |
JP (2) | JP6504734B2 (ja) |
CN (1) | CN103137188B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB201215512D0 (en) | 2012-08-31 | 2012-10-17 | Ibm | Four terminal nano-electromechanical switch with a single mechanical contact |
GB2505467A (en) * | 2012-08-31 | 2014-03-05 | Ibm | Dynamic logic gate comprising a nano-electro-mechanical switch |
FR3009772B1 (fr) * | 2013-08-14 | 2015-09-25 | Commissariat Energie Atomique | Circuit logique a interrupteurs mecaniques a faible consommation |
US9793080B2 (en) * | 2013-08-23 | 2017-10-17 | Inoso, Llc | Electromechanical power switch integrated circuits and devices and methods thereof |
US10304846B2 (en) | 2015-03-25 | 2019-05-28 | Tacho Holdings, Llc | Three dimensional integrated circuits employing thin film transistors |
CN109378022B (zh) * | 2018-11-21 | 2023-08-22 | 灿芯半导体(上海)股份有限公司 | 一种多模式的onfi接口发送电路 |
US10971402B2 (en) | 2019-06-17 | 2021-04-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including interface layer and method of fabricating thereof |
CN112635472A (zh) * | 2020-12-08 | 2021-04-09 | 中国科学院微电子研究所 | 一种三维存算电路结构及其制备方法 |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3348206A (en) | 1963-09-25 | 1967-10-17 | Sperry Rand Corp | Relay storage units |
DE3823186A1 (de) | 1988-07-08 | 1990-04-12 | Messerschmitt Boelkow Blohm | Elektromechanisches relais |
JP3672954B2 (ja) * | 1994-12-26 | 2005-07-20 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5768186A (en) * | 1996-10-25 | 1998-06-16 | Ma; Yueh Yale | High density single poly metal-gate non-volatile memory cell |
US6429492B1 (en) * | 1999-06-23 | 2002-08-06 | Bae Systems Information And Electronic Systems Integration, Inc. | Low-power CMOS device and logic gates/circuits therewith |
JP2002222944A (ja) * | 2001-01-26 | 2002-08-09 | Kitakiyuushiyuu Techno Center:Kk | 半導体素子 |
US6855988B2 (en) * | 2002-07-08 | 2005-02-15 | Viciciv Technology | Semiconductor switching devices |
JP2004063605A (ja) * | 2002-07-26 | 2004-02-26 | Renesas Technology Corp | 半導体装置 |
CA2504692C (en) * | 2002-11-04 | 2012-06-19 | Research In Motion Limited | Wireless device battery conservation method and system |
US7129925B2 (en) * | 2003-04-24 | 2006-10-31 | Hewlett-Packard Development Company, L.P. | Dynamic self-refresh display memory |
US7211854B2 (en) | 2003-06-09 | 2007-05-01 | Nantero, Inc. | Field effect devices having a gate controlled via a nanotube switching element |
US7583526B2 (en) * | 2003-08-13 | 2009-09-01 | Nantero, Inc. | Random access memory including nanotube switching elements |
JP2007502545A (ja) * | 2003-08-13 | 2007-02-08 | ナンテロ,インク. | 複数の制御装置を有するナノチューブを基礎とする交換エレメントと上記エレメントから製造される回路 |
US20050287736A1 (en) * | 2004-06-16 | 2005-12-29 | Porter John D | Latch-up prevention for memory cells |
US7060566B2 (en) * | 2004-06-22 | 2006-06-13 | Infineon Technologies Ag | Standby current reduction over a process window with a trimmable well bias |
US7319253B2 (en) * | 2004-07-01 | 2008-01-15 | Altera Corporation | Integrated circuit structures for increasing resistance to single event upset |
US7943418B2 (en) * | 2004-09-16 | 2011-05-17 | Etamota Corporation | Removing undesirable nanotubes during nanotube device fabrication |
US7495952B2 (en) | 2005-07-13 | 2009-02-24 | Cornell Research Foundation, Inc. | Relay-connected semiconductor transistors |
US7612424B1 (en) * | 2005-07-22 | 2009-11-03 | Northwestern University | Nanoelectromechanical bistable cantilever device |
US8553455B2 (en) * | 2005-09-27 | 2013-10-08 | Cornell Research Foundation, Inc. | Shape memory device |
US7511532B2 (en) * | 2005-11-03 | 2009-03-31 | Cswitch Corp. | Reconfigurable logic structures |
US7277351B2 (en) * | 2005-11-17 | 2007-10-02 | Altera Corporation | Programmable logic device memory elements with elevated power supply levels |
US8258899B2 (en) * | 2006-11-14 | 2012-09-04 | California Institute Of Technology | Nano-electro-mechanical systems switches |
US20090102289A1 (en) * | 2007-10-18 | 2009-04-23 | Aipperspach Anthony G | Techniques for Selecting a Voltage Source From Multiple Voltage Sources |
KR100884450B1 (ko) * | 2007-11-08 | 2009-02-19 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
US7911826B1 (en) * | 2008-03-27 | 2011-03-22 | Altera Corporation | Integrated circuits with clearable memory elements |
US7612270B1 (en) * | 2008-04-09 | 2009-11-03 | International Business Machines Corporation | Nanoelectromechanical digital inverter |
US8289755B1 (en) * | 2008-10-01 | 2012-10-16 | Altera Corporation | Volatile memory elements with soft error upset immunity |
JP2010129371A (ja) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | スイッチ及びesd保護素子 |
KR101529052B1 (ko) * | 2009-01-30 | 2015-06-16 | 삼성전자주식회사 | 풀 씨모스 에스 램 |
KR20100094192A (ko) * | 2009-02-18 | 2010-08-26 | 삼성전자주식회사 | 탄소나노튜브 박막을 이용한 에스램 |
US8081503B1 (en) * | 2009-02-27 | 2011-12-20 | Altera Corporation | Volatile memory elements with minimized area and leakage current |
US7872903B2 (en) * | 2009-03-19 | 2011-01-18 | Altera Corporation | Volatile memory elements with soft error upset immunity |
US8012785B2 (en) * | 2009-04-24 | 2011-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating an integrated CMOS-MEMS device |
US8779886B2 (en) * | 2009-11-30 | 2014-07-15 | General Electric Company | Switch structures |
US8826529B2 (en) * | 2009-09-23 | 2014-09-09 | General Electric Company | Method of forming a micro-electromechanical system device |
US8563885B2 (en) * | 2009-11-11 | 2013-10-22 | University Of Utah Research Foundation | Cantilevered beam NEMS switch |
US20120043905A1 (en) * | 2010-08-18 | 2012-02-23 | Lutron Electronics Co., Inc. | Method of Controlling an Operating Frequency of an Inverter Circuit in an Electronic Dimming Ballast |
US9385058B1 (en) * | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
-
2011
- 2011-11-23 US US13/304,226 patent/US8611137B2/en active Active
-
2012
- 2012-11-08 JP JP2012246307A patent/JP6504734B2/ja active Active
- 2012-11-14 EP EP12192532.5A patent/EP2597679A3/en not_active Withdrawn
- 2012-11-14 CN CN201210458102.9A patent/CN103137188B/zh active Active
-
2013
- 2013-11-27 US US14/092,298 patent/US9520182B2/en active Active
-
2017
- 2017-07-27 JP JP2017145414A patent/JP2017228782A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CN103137188A (zh) | 2013-06-05 |
US20140085967A1 (en) | 2014-03-27 |
EP2597679A3 (en) | 2018-02-28 |
EP2597679A2 (en) | 2013-05-29 |
US8611137B2 (en) | 2013-12-17 |
JP2013110409A (ja) | 2013-06-06 |
US9520182B2 (en) | 2016-12-13 |
JP2017228782A (ja) | 2017-12-28 |
US20130127494A1 (en) | 2013-05-23 |
CN103137188B (zh) | 2017-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6504734B2 (ja) | リレーデバイスを有するメモリ要素 | |
US7920410B1 (en) | Memory elements with increased write margin and soft error upset immunity | |
CN107403635B (zh) | 存储器宏及其操作方法 | |
US6058041A (en) | SEU hardening circuit | |
JP5201487B2 (ja) | 不揮発性ラッチ回路 | |
US9344067B1 (en) | Dual interlocked cell (DICE) storage element with reduced charge sharing | |
CN102918598B (zh) | 具有软错误翻转免疫性的存储器元件 | |
US10636457B2 (en) | Overvoltage protection for a fine grained negative wordline scheme | |
US20140169074A1 (en) | Memory elements with stacked pull-up devices | |
EP3028304A1 (en) | Dual port memory cell | |
US8476951B2 (en) | Latch circuit with single node single-event-upset immunity | |
US8750026B1 (en) | Integrated circuits with asymmetric and stacked transistors | |
US9412436B1 (en) | Memory elements with soft error upset immunity | |
CN107039068B (zh) | 存储电路及其写入方法 | |
US9564208B2 (en) | Low power radiation hardened memory cell | |
US6724676B1 (en) | Soft error improvement for latches | |
TW202113843A (zh) | 電壓位凖偏移設備 | |
US10242732B2 (en) | Memory elements with soft-error-upset (SEU) immunity using parasitic components | |
US20220368327A1 (en) | Circuit for mitigating single-event-transients | |
US11683040B1 (en) | Circuit architecture and layout for a voting interlocked logic cell | |
CN117995243A (zh) | 一种eflash位线驱动电路及存储芯片 | |
KR20030031435A (ko) | 반도체 집적 회로, 및 이것을 이용한 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170727 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170804 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20170908 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180426 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180529 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180724 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20181207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6504734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |