CN107039068B - 存储电路及其写入方法 - Google Patents

存储电路及其写入方法 Download PDF

Info

Publication number
CN107039068B
CN107039068B CN201611187332.0A CN201611187332A CN107039068B CN 107039068 B CN107039068 B CN 107039068B CN 201611187332 A CN201611187332 A CN 201611187332A CN 107039068 B CN107039068 B CN 107039068B
Authority
CN
China
Prior art keywords
supply voltage
voltage line
power supply
memory circuit
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611187332.0A
Other languages
English (en)
Other versions
CN107039068A (zh
Inventor
陈炎辉
廖宏仁
林志宇
张琮永
吴威震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107039068A publication Critical patent/CN107039068A/zh
Application granted granted Critical
Publication of CN107039068B publication Critical patent/CN107039068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Abstract

本发明的实施例提供了存储电路及其写入方法。一种存储电路，包括：第一存储单元列，沿第一方向布置；第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸；第二电源电压线；第一电阻器件，将所述第一电源电压线和所述第二电源电压线电连接。所述第一存储单元列的存储单元的每一个均包括电源电压线段。所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成。电压源，通过一条或多条导电路径与第一电源电压线电连接，并且所述第二电源电压线和所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中。

Description

存储电路及其写入方法
技术领域
本发明的实施例总体涉及半导体领域，更具体地，涉及存储电路及其写入方法。
背景技术
半导体集成电路(IC)工业制造出各种各样的数字器件来解决多个不同领域的问题。这些数字器件中的一些被电性配置为用于存储数据的静态随机存取存储器(SRAM)单元。在写操作的一些应用中，设置数据线以承载对应于第一逻辑值的电压电平。然后数据线通过传输门器件连接至SRAM单元。当传输门器件将SRAM单元的数据节点拉至第一逻辑值时，SRAM单元的拉动器件还将该数据节点拉至对应于第二逻辑值的电压电平。在一些实施例中，由于在IC已经变得更小、更复杂，电路设计者面临更高的SRAM密度与各种拉动器件之间的拉动能力的适当平衡的折衷。然而，电路设计者考虑的拉动能力的平衡受制造工艺变化的影响。
发明内容
根据本发明的一个方面，提供了一种存储电路，包括：第一存储单元列，沿第一方向布置，所述第一存储单元列的每一个存储单元均包括电源电压线段；第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸，所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成；第二电源电压线；第一电阻器件，将所述第一电源电压线和所述第二电源电压线电连接；以及电压源，通过一条或多条导电路径与所述第一电源电压线电连接，并且所述第二电源电压线和所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中。
根据本发明的另一方面，提供了一种存储电路，包括：第一存储单元列，沿第一方向布置，所述第一存储单元列的每一个存储单元均包括电源电压线段；第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸，所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成；第二电源电压线，在所述存储电路的第二导电层中沿第二方向延伸，所述第二方向不同于所述第一方向；以及第一电阻器件，在所述存储电路的通孔层中，并且电连接所述第一电源电压线和所述第二电源电压线，所述第二电源电压线通过一条或多条导电路径与所述第一电源电压线电连接，所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中，所述第一电阻器件的电阻值大于在所述存储电路的所述通孔层的通孔插塞的电阻值。
根据本发明的又一方面，提供了一种存储单元的写入方法，包括：使所述存储单元的拉动器件响应于所述存储单元的第二数据节点处的电压电平，将所述存储单元的第一数据节点处的电压电平拉至第一电源电压电平；使存储单元的传输门响应于字线信号，将所述存储单元的所述第一数据节点处的电压电平拉至第二电源电压电平，所述第二电源电压电平与所述第一电源电压电平不同；以及通过电阻器件限制所述拉动器件的驱动能力，所述电阻器件电连接在所述拉动器件和电压源之间，所述电压源被配置为提供第一电源电压，所述第一电源电压具有第一电源电压电平。
附图说明
在阅读附图时，本发明的各个方面可从下列详细描述获得最深入理解。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。
图1是根据一些实施例的静态随机存取存储器(SRAM)的示意性电路图。
图2是根据一些实施例的存储电路的包括一列SRAM存储单元的部分的示意性电路图。
图3A和3B是根据一些实施例的对应于图2中存储电路的各种存储电路的电源线的顶视图。
图4是根据一些实施例的另一存储电路的包括一列SRAM存储单元的部分的示意性电路图。
图5A和5B是根据一些实施例的对应于图4中存储电路的各种存储电路的电源线的顶视图。
图6是根据一些实施例的存储电路的包括一列SRAM存储单元的部分与读/写电路的部分的示意性电路图。
图7是根据一些实施例的对应于图6中存储电路的存储电路的电源线的顶视图。
图8是根据一些实施例的另一存储电路的包括一列SRAM存储单元的部分与读/写电路的部分的示意性电路图。
图9是根据一些实施例的对应于图8中存储电路的存储电路的电源线的顶视图。
图10是根据一些实施例的写入存储单元的方法的流程图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现本发明的不同特征。以下描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例而不旨在限制。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接触方式形成的实施例，也可以包括额外的部件可以形成在第一和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。此外，本发明在各实例中可重复参考标号和/或字符。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
此外，为了便于描述，在此可使用诸如“在...之下”、“在...下面”、“下面的”、“在...上面”、以及“上面的”以及诸如此类的空间关系术语，以描述如图中所示的一个元件或部件与另一元件(多个元件)或部件(多个部件)的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以其他方式定向(旋转90度或在其他方位上)，本文使用的空间相对描述符可同样地作相应解释。
根据一些实施例，电阻器件设置在存储单元的电源电压线和电压源之间。电压源被配置成提供具有供给电压电平的电源电压。电阻器件可用于限制存储单元的拉动器件的驱动能力，该拉动器件被设置为将存储单元的数据节点拉到供给电压电平。在一些实施例中，拉动器件的减小的驱动能力有助于降低足以使得存储单元正常工作的电源电压的最小操作电压电平。
图1是根据一些实施例的静态随机存取存储器(SRAM)单元100的示意性电路图。在一些实施例中，多个存储单元100布置为成行成列的存储阵列。在图1的存储单元100基础上结合图2至图10，示出了关于将电阻器件结合至存储电路的多个实施例。
SRAM单元100包括两个P型金属氧化物半导体(PMOS)晶体管P1和P2，以及四个N型金属氧化物半导体(NMOS)晶体管N1、N2、N3和N4。晶体管P1、P2、N1和N2形成交叉锁存或交叉连接的反相器。晶体管P1和N1形成第一反相器112，并且晶体管P2和N2形成第二反相器114。晶体管P1和N1的漏极连接在一起并且形成节点ND。晶体管P2和N2的漏极连接在一起并且形成节点NDB。晶体管P1和N1的栅极连接在一起并且连接至晶体管P2和N2的漏极。晶体管P2和N2的栅极连接在一起并且连接至晶体管P1和N1的漏极。
晶体管P1和P2的源极连接至第一电源电压节点120。晶体管P1和P2被配置为将在节点ND或NDB上的电压电平拉向第一电源电平节点120的电压电平的拉动器件。晶体管N1和N2的源极连接至第二电源电压节点130。晶体管N1和N2被配置为将节点ND或NDB上的电压电平拉向第二电源电平节点130的电压电平的拉动器件。在一些实施例中，第一电源电压节点120被配置为接收具有第一电源电压电平的第一电源电压。在一些实施例中，第一电源电压电平也被称为VDD或VCC。在一些实施例中，第一电源电压电平对应于逻辑高值。在一些实施例中，第二电源电压节点130被配置为接收具有第二电源电压电平的第二电源电压。在一些实施例中，第二电源电压电平也被称为VSS或GND。在一些实施例中，第二电源电压电平低于第一电源电压电平并且对应于逻辑低值。
晶体管N3和晶体管N4也称为传输门器件。晶体管N3和N4的漏极分别连接至一对位线：BL和BLB。晶体管N3和N4的源极分别连接至节点ND和NDB。在一些实施例中，位线BL和BLB连接至一列SRAM单元的所有晶体管(对应于SRAM单元100中的晶体管N3和N4)的漏极。位线BL和BLB的每一个也称为数据线，因为位线BL和BLB承载的电压电平对应于从节点ND和NDB读出或写入的数据。
字线WL与晶体管N3和N4的栅极连接。在一些实施例中，字线WL与一行SRAM单元中的所有晶体管(对应于SRAM单元100中的晶体管N3和N4)的栅极连接。字线WL也被称为控制线，因为字线WL上的信号控制晶体管N3和N4的导通或截止状态。
在一些实施例中，在SRAM单元100的读操作中，位线BL和BLB被预充电至第一电压电平VDD或VCC。然后，激活字线WL以导通晶体管N3和N4。在晶体管N3和N4导通之后，晶体管N1和N2的一个基于节点ND或NDB的电压电平开始将位线BL和BLB中相应的位线拉至第二电源电压电平VS S或GND。
在一些实施例中，在SRAM单元100的写操作中，将对应于要写至存储单元100的数据的电压电平施加至位线BL和BLB。然后激活字线WL以导通晶体管N3和N4。在晶体管N3和N4导通之后，晶体管N3和晶体管N4中的一个充当拉动器件，以基于位线BL或BLB的电压电平将节点ND和NDB中相应的节点拉向第二电源电压电平VSS或GND。
在一些实施例中，晶体管N3和晶体管N4可用PMOS晶体管P3和P4替换(图1中未示出)。在一些实施例中，位线BL和BLB在读操作中被预充电至第二电源电压电平VSS或GND。在一些实施例中，晶体管P3和晶体管P4中的一个充当拉动器件，以在写操作中将节点ND和NDB中相应的节点拉向第一电源电压电平VDD或VCC。
图2是根据一些实施例的存储电路200中包括一列的存储单元210[1]、210[2]和210[N]的一部分的示意性电路图。N是等于或大于1的正整数。在一些实施例中，N介于4至512的范围之间。存储单元210[1]、210[2]和210[N]中每一个存储单元均具有类似于SRAM单元100的结构，因而省略了其详细的说明。
存储单元210[1]、210[2]和210[N]包括相应的第一电源电压节点120[1]、120[2]和120[N]。第一电源电压节点120[1]、120[2]和120[N]由导电路径220电连接起来，其中，电源电压节点120[1]与导电路径220的第一端222连接，电源电压节点120[N]与导电路径220的第二端224连接。
存储电路200还包括电压源230、第一电阻器件242和第二电阻器件244。电压源230被配置提供具有电源电压电平VDD/VCC的电源电压。电压源230通过第一电阻器件242与导电路径220的第一端222连接，并且通过第二电阻器件244与导电路径220的第二端224连接。电压源230通过一个或多个导电路径与电源电压节点120[1]、120[2]和120[N]电连接，并且第一电阻器件242或第二电阻器244在一个或多个导电路径的最小电阻路径中。
在一些实施例中，电阻器件242和244增加了存储单元210[1]、210[2]或210[N]的晶体管P1或晶体管P2的有效导通电阻，其中，基于对应字线WL上的信号来选择存储单元210[1]、210[2]或210[N]。因此，所选择的存储单元210[1]、210[2]或210[N]的晶体管P1或晶体管P2的驱动能力受电阻器件242和244的限制。随着晶体管P1或晶体管P2的驱动能力的减小，电压源230的在预定频率限制下足以使存储电路200正常读和写的最小电压电平(也被称为“VCCmin”)也减小。
在一些实施例中，第一电阻器件242或第二电阻器件244的电阻值在1.0kΩ至10.0kΩ范围之间。在一些实施例中，如果第一电阻器件242或第二电阻器件244的电阻值低于1.0kΩ，则性能的改进没有大于(overweigh)增加的制造复杂性。在一些实施例中，如果第一电阻器件242或第二电阻器件244的电阻值比10.0kΩ大，则在性能上的改进没有大于电阻器件242和244所占的增大的面积。在一些实施例中，第一电阻器件242或第二电阻器件244由具有比用于形成导电路径220的材料更大的电阻率的材料制成。例如，在一些实施例中，导电路径220包括铜、铝或其他合适的材料，第一电阻器件242或第二电阻器件244包括钨、钴、多晶硅、掺杂半导体材料或其它合适的材料。在一些实施例中，设置第一电阻器件242或第二电阻器件244的电阻值以避免使VCCmin值低于存储电路200的保持电压电平。
在一些实施例中，当存储单元210[1]、210[2]和210[N]的传输门是PMOS晶体管时，电阻器件242或244设置在存储单元210[1]、210[2]和210[N]的相应电源节点130(未标记)与具有电压电平VSS或GND的电源电压之间。
图3A是根据一些实施例的对应于图2中的存储电路200的存储电路300A的电源线的顶视图。图3A描述了图2中存储电路200的示例性实现方式。
存储电路300A包括具有M列COL[1]、COL[2]和COL[M]和N行ROW[1]、ROW[2]和ROW[N]的存储单元MC的存储单元阵列。存储单元MC的每个存储单元均具有与SRAM单元100相似的结构，因此其详细描述没有在图3A中示出。在一些实施例中，M和N是正整数并且等于或大于1。在一些实施例中，M介于4至256的范围之间。在一些实施例中，N介于4至512的范围之间。
存储电路300A还包括电源电压线310[1]，310[2]和310[M]，电源电压线320[1]，320[2]，320[N]，332和334，以及各种通孔插塞V1和VR。电源电压线310[1]，310[2]和310[M]在存储电路300A的第一导电层中沿Y方向延伸。电源电压线320[1]，320[2]，320[N]，322和324在存储电路300A的第二导电层中沿X方向延伸。通孔插塞V1和VR在存储电路300A的通孔层中。在一些实施例中，通孔层在第一导电层上方，并且第二导电层在通孔层上方。存储电路300A的其他细节在图3A中未示出。
电源电压线310[1]，310[2]和310[M]以及电源电压线320[1]，320[2]，320[N]通过各个通孔插塞V1电连接，以形成电源网。电源电压线310[1]，310[2]和310[M]和电源线332由邻近于存储单元阵列的一端342的第一组通孔插塞VR(VR[1]，VR[2]和VR[M])电连接。电源电压线310[1]，310[2]和310[M]和电源线334由邻近于存储单元阵列的另一端344的第二组通孔插塞VR(VR[M+1]，VR[M+2]和VR[2M])电连接。
通孔插塞VR的电阻值大于通孔插塞V1的电阻值。在一些实施例中，通孔插塞VR由比用于形成通孔插塞V1的材料的电阻率更大的材料制成。在一些实施例中，通孔插塞V1包括铜、铝或其它合适的材料。在一些实施例中，通孔插塞VR包括钨、钴或其它合适的材料。在一些实施例中，所有通孔插塞VR具有相同的材料。在一些实施例中，不同的通孔插塞VR具有不同的材料。
列COL[1]的存储单元MC沿Y方向布置。列COL[1]的存储单元MC对应于图2中的SRAM单元210[1]，210[2]和210[N]。列COL[1]的每个存储单元MC具有相应的电源电压线段310[1][1]，310[1][2]或310[1][N]。电源电压线段310[1][1]，310[1][2]和310[1][N]中的每一个对应于存储单元210[1]，210[2]或210[N]的相应的第一电源电压节点120[1]，120[2]或120[N]。电源电压线310[1]由至少电源电压线段310[1][1]，310[1][2]或310[1][N]组成。通孔插塞VR[1]用作对应于电阻器件242的电阻器件。通孔插塞VR[M+1]用作对应于电阻器件244的电阻器件。
列COL[2]和列COL[M]的每一列具有与列COL[1]如上所示结构相似的结构。列COL[2]的存储单元MC具有相应的电源电压线段，并且电源电压线310[2]包括列COL[2]的这些电源电压线段。通孔插塞VR[2]用作对应于列COL[2]的电阻器件242的电阻器件。通孔插塞VR[M+2]用作对应于列COL[2]的电阻器件244的电阻器件。列COL[M]的存储单元MC具有相应的电源电压线段，并且电源电压线310[M]包括列COL[2]的这些电源电压线段。通孔插塞VR[M]用作对应于列COL[M]的电阻器件242的电阻器件。通孔插塞VR[2M]用作对应于列COL[M]的电阻器件244的电阻器件。
图3B是根据一些实施例的对应于图2中的存储电路200的存储电路300B的电源线的顶视图。图3B描述了图2中的存储电路200的另一示例性实现方式。图3B中与图3A相同或类似的组件具有相同的参考标号，因此省略其详细描述。
与存储电路300A相比，存储电路300B不具有对应于电源电压线310[1]，310[2]和310[M]的电源电压线，以及相应的通孔插塞V1。在一些实施例中，在存储电路中，并非所有的电源电压线310[1]，310[2]和310[M]都被省略。
图4是根据一些实施例的另一存储电路400的包括一列SRAM存储单元的部分的示意性电路图。图4中与图2相同或类似的组件具有相同的参考标号，因此省略其详细描述。
与存储电路200相比，存储电路400不具有连接导电路径220的第一端222和电压源230的电阻器件242。
图5A是根据一些实施例的对应于图4中的存储电路400的存储电路500A的电源线的顶视图。图5A描述了图4中存储电路400的示例性实现方式。图5A中与图3A相同或类似的组件具有相同的参考标号，因此省略其详细描述。
与存储电路300A相比，存储电路300B不具有对应于电源电压线332的电源电压线，以及相应的通孔插塞V1，VR[2]和VR[M]。
图5B是根据一些实施例的对应于图4中的存储电路400的存储电路500B的电源线的顶视图。图5B描述了图4中存储电路400的另一示例性实现方式。图5B中与图5A相同或类似的组件具有相同的参考标号，因此省略其详细描述。
与存储电路500A相比，存储电路300B不具有对应于电源电压线310[1]，310[2]和310[M]的电源电压线310。在一些实施例中，在存储电路中，并非所有的电源电压线310[1]，310[2]和310[M]都被省略。
图6是根据一些实施例的存储单元600的部分的示意性电路图，该部分包括SRAM存储单元列和部分读/写电路620。存储电路600也包括电压源630。电压源630被配置提供具有电源电压电平VDD/VCC的电源电压。
存储单元列610包括存储单元612[1]和612[N]。N是等于或大于1的正整数。在一些实施例中，N介于4至512的范围之间。存储单元612[1]和612[N]的每一个存储单元均具有类似于SRAM单元100的结构，因而省略了其详细的说明。存储单元612[1]和612[N]包括对应于图1的第一电源电压节点120的电源电压节点614[1]和614[N]。存储单元列610还包括电连接电源电压节点614[1]和614[N]的导电路径614。此外，存储单元列610包括对应于图1的位线BL和BLB的位线BL和BLB。
读/写电路620与位线BL和BLB电连接。另外，读/写电路620通过电阻器件642与导电路径616电连接，并且通过导电路径624与电压源630电连接。电阻器件642通过读/写电路620内的导电路径626与导电路径624电连接。在一些实施例中，电压源630通过一个或多个导电路径与电源电压节点614[1]和614[N]电连接，并且电阻器件642在该一个或多个导电路径的最小电阻路径中。
在一些实施例中，以与图2中的电阻器件242或244的操作类似的方式，电阻器件642增大了存储单元614[1]或614[N]的晶体管P1或晶体管P2的有效导通电阻，其中，基于对应字线WL上的信号来选择存储单元614[1]或614[N]。因此，所选择的存储单元614[1]或614[N]的晶体管P1或晶体管P2的驱动能力受电阻器件642的限制。随着晶体管P1或晶体管P2的有效驱动能力的减小，电压源630的在预定频率限制下足以使存储电路200正常读和写的最小电压电平(也被称为“VCCmin”)也减小。
在一些实施例中，电阻器件642具有在1.0kΩ至10.0kΩ范围之间的电阻值。在一些实施例中，如果电阻器件642的电阻值低于1.0kΩ，则性能上的改进不会大于增大的制造复杂性。在一些实施例中，如果电阻器件642的电阻值大于10.0kΩ，则性能上的改进不会大于电阻器件642所占的增大的区域。在一些实施例中，电阻器件642由具有比用于形成导电路径616或624的材料更大的电阻率的材料制成。在一些实施例中，电阻器件642是形成在存储电路600的通孔层中的导线。在一些实施例中，电阻器件642由包括钨或钴的材料制成。在一些实施例中，电阻器件642是阱电阻器(well resistor)或多晶硅电阻器。在一些实施例中，设置电阻器件642的电阻值以避免使VCCmin值低于存储电路600的保持电压电平。
图7是根据一些实施例的对应于图6中的存储电路600的存储电路700的电源线的顶视图。图7描述了图6中的存储电路600的另一示例性实现方式。
存储电路700具有与图3A中描述的存储电路300A的部分类似的存储阵列710。图7中与图3A相同或类似的组件具有相同的参考标号，因此省略其详细描述。与图3A所描述的存储电路300A相比，存储阵列710的电源电压线310[1]，310[2]和310[M]和导线320[1]，320[2]，320[N]，332和334通过各个通孔插塞V1电连接，以形成用于存储阵列710的存储单元MC的电源网。关于导线320[1]，320[2]，320[N]，322和324的数量、电源电压线310[1]，310[2]，和320[M]的数量和/或通孔插塞V1的类型的其他变型都在所考虑的实施例内。
存储电路700还包括读/写电路720和穿过对应存储单元MC的列和读/写电路720的位线BL[1]、BLB[1]、BL[2]、BLB[2]、BL[N]和BLB[N]。读/写电路720包括导线722[1]，722[2]和722[M]。在一些实施例中，导线722[1]，722[2]和722[M]以及电源电压线310[1]，310[2]和310[M]在存储电路700的同一导电层中。导线320[1]通过延长的通孔结构730[1]与导线722[1]电连接；导线320[2]通过延长的通孔结构730[2]与导线722[2]电连接；并且导线320[M]通过延长的通孔结构730[M]与导线722[M]电连接。在一些实施例中，延长的通孔结构730[1]，730[2]和730[M]的长度比同一通孔层中的通孔插塞的长度长。在一些实施例中，延长的通孔结构730[1]，730[2]和730[M]的沿着列方向可测量的长度在50nm至150nm的范围之间。
在一些实施例中，延长的通孔结构730[1]，730[2]和730[M]以及通孔插塞V1位于存储电路700的同一通孔层内。在一些实施例中，延长的通孔结构730[1]，730[2]和730[M]以及通孔插塞V1位于存储电路700的不同通孔层内。例如，在一些实施例中，延长的通孔结构730[1]，730[2]和730[M]在导电层正下方的通孔层中，导线722[1]，722[2]和722[M]和电源电压线310[1]，310[2]和310[M]设置在该导电层中。
延长的通孔结构730[1]，730[2]或730[M]具有的电阻值大于通孔插塞V1的电阻值。在一些实施例中，延长的通孔结构730[1]，730[2]和730[M]由具有比用于形成通孔插塞V1的材料更大电阻率的材料制成。在一些实施例中，通孔插塞V1包括铜、铝或其它合适的材料。在一些实施例中，延长的通孔结构730[1]，730[2]和730[M]包括钨、钴或其它合适的材料。在一些实施例中，全部延长的通孔结构730[1]，730[2]和730[M]具有相同的材料。在一些实施例中，不同的延长的通孔结构730[1]，730[2]和730[M]具有不同的材料。
图8是根据一些实施例的另一存储单元800的包括SRAM存储单元列610和部分读/写电路的部分的示意性电路图。图8中与图6相同或类似的组件具有相同的参考标号，因此省略其详细描述。
与存储电路600相比，电阻器件642通过晶体管器件810来实现，以将导电路径626和电压源630与导电路径616电连接。晶体管器件810是P型晶体管，具有与导电路径616连接的第一源极/漏极端，以及与导电路径626连接的第二源极/漏极端。晶体管器件810具有栅极端，该栅极端被配置为在存储电路800的操作期间接收足以导通晶体管器件810的电压电平。在一些实施例中，调节晶体管器件810的沟道宽度、沟道长度和掺杂浓度，以设置晶体管器件810的导通电阻在图6的电阻器件642的电阻值范围内。
作为一个实例，晶体管器件810通过P型晶体管来实现。在一些实施例中，晶体管器件810通过N型晶体管来实现，该N型晶体管具有以类似于结合P型晶体管的实例所示的方式而决定的导通电阻。
图9是根据一些实施例的对应于图8中的存储电路800的存储电路900的电源线的顶视图。图9描述了图8中的存储电路800的示例性实现方式。图9中与图7相同或类似的组件具有相同的参考标号，因此省略其详细描述。
与存储电路700相比，存储电路900不具有延长的通孔结构730[1]，730[2]和730[M]。相反，延长的通孔结构730[1]，730[2]和730[M]被晶体管器件910[1]，910[2]和910[M]替代。晶体管器件910[1]，910[2]和910[M]对应于图8中的晶体管器件810并且通过各个通孔插塞V1或其他互连结构与电源电压线310[1]，310[2]和310[M]和导线722[1]，722[2]电连接。
与存储电路700相比，使用晶体管器件910[1]，910[2]和910[M]实现存储电路900中的电阻器件642不需要两种或更多种不同类型的通孔插塞(例如，通孔插塞V1和VR或延长的通孔结构)形成在通孔层中，其中，延长的通孔结构730[1]，730[2]和730[M]形成在通孔层中。然而，在一些实施例中，与存储电路700相比，具有晶体管器件910[1]，910[2]和910[M]增加了存储电路900所占用的总面积。
图10是根据一些实施例的写入存储单元的方法1000的流程图。在一些实施例中，方法1000可用于对图2、图4、图6或图8中存储电路的存储单元执行写操作。应该理解，可以图10描述的方法1000之前、期间和/或之后执行附加操作，因此本文仅简要描述其他一些工艺。
结合图1的存储单元100示出方法1000，假设节点ND最初存储由第一电源电压电平VDD/VCC表示的逻辑值(例如，逻辑高值)；节点NDB因而存储由第二电源电压电平VSS/GND表示的逻辑值(例如，逻辑低值)。在用来说明方法1000的实例中，逻辑低值将被写入到节点ND而逻辑高值将被写入到节点NDB。存储的逻辑值和将被写入的逻辑值的其他组合都在不同的实施例中。
方法1000开始于操作1010，其中，响应于存储单元的第二数据节点(例如，节点NDB)上的电压电平，使得存储单元的拉动器件(例如在存储单元100中的晶体管P1)将存储单元在第一数据节点(例如，节点ND)上的电压电平拉向第一电源电压电平VDD/VCC。同时，响应于在第一数据节点ND上的电压电平，节点NDB的电压电平也由拉动器件(例如在存储单元100中的晶体管N2)拉向第二电源电压电平VSS/GND。
工艺进行到操作1020，其中，位线BL拉向第二电源电压电平VSS/GND，位线BLB拉向第一电源电压电平VDD/VCC。因此，位线BL和BLB具有代表将要写入至节点ND和节点NDB的逻辑值的电压电平。响应于字线WL上的字线信号，诸如晶体管N3和N4的传输门器件导通以将位线BL与节点ND电连接，将位线BLB与节点NDB电连接。从而，响应于字线WL上的字线信号，晶体管N3将存储单元100的第一数据节点ND上的电压电平拉向第二电源电压电平VSS/GND。
工艺进行到操作1030，其中，诸如晶体管P1的拉动器件的驱动能力受电阻器件(诸如，图2中的电阻器件242或244、图4中的电阻器件244、图6中的电阻器件642或图8中的晶体管器件810)的限制。电阻器件(242、244、642或810)电连接在拉动器件P1与电压源之间，该电压源被配置为提供具有第一电源电压电平VDD/VCC的第一电源电压。
各种晶体管的沟道类型和电源电压电平用作实例。在一些实施例中，晶体管N3和N4被P型晶体管替换，并且电阻器件被重新定位在晶体管N1/N2与电源电压节点130之间，以限制晶体管N1或N2的驱动能力。
根据一个实施例，一种存储电路，包括：第一存储单元列，沿第一方向布置；第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸；第二电源电压线；第一电阻器件，将所述第一电源电压线和所述第二电源电压线电连接。所述第一存储单元列的存储单元的每一个包括电源电压线段。所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成。电压源，通过一条或多条导电路径与第一电源电压线电连接，并且所述第二电源电压线和所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中。
在一些实施例中，所述第一电阻器件具有包括钨或钴的材料。
在一些实施例中，所述第二电源电压线在所述存储电路的第二导电层中沿第二方向延伸，所述第二方向不同于所述第一方向。
在一些实施例中，所述第一存储单元列具有第一端和第二端；所述第二电源电压线被设置为比所述第二端更邻近于所述第一端；以及所述第一电阻器件被设置为比所述第二端更邻近于所述第一端。
在一些实施例中，所述存器电路还包括：第三电源电压线，在所述存储电路的所述第二导电层中沿所述第二方向延伸，所述第三电源电压线被设置为比所述第一端更加邻近于所述第二端；以及第二电阻器件，电连接所述第一电源电压线和所述第三电源电压线，所述第二电阻器件被设置为比所述第一端更加邻近于所述第二端。
在一些实施例中，所述第二电阻器件具有与所述第一电阻器件的材料相同的材料。
在一些实施例中，所述第一电阻器件包括在所述存储电路的所述第一导电层与所述存储电路的所述第二导电层之间的通孔插塞。
在一些实施例中，存储电路还包括：第二存储单元列，沿所述第一方向布置，所述第二存储单元列的每一个存储单元均包括电源电压线段；第四电源电压线，在所述存储电路的所述第一导电层中沿所述第一方向延伸，所述第四电源电压线至少由所述第二存储单元列的所述电源电压线段组成；第三电阻器件，电连接所述第四电源电压线和所述第二电源电压线。
在一些实施例中，所述第二电源电压线在所述存储电路的所述第一导电层中沿所述第一方向延伸；以及所述第一电阻器件在所述存储电路的邻近于所述第一导电层的通孔层中。
在一些实施例中，所述第二电源电压线在所述存储电路的所述第一导电层中沿所述第一方向延伸；以及所述第一电阻器件是被配置为导通的晶体管。
根据另一实施例，一种存储电路，包括：存储单元列，沿第一方向布置；第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸；第二电源电压线；在所述存储电路的第二导电层中沿第二方向延伸，所述第二方向不同于所述第一方向；第一电阻器件，在所述存储电路的通孔层中。所述第一存储单元列的存储单元的每一个包括电源电压线段。所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成。第一电阻器件，电连接所述第一电源电压线和所述第二电源电压线；以及所述第二电源电压线通过一条或多条导电路径与所述第一电源电压线电连接，所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中。所述第一电阻器件的电阻值大于在所述存储电路的所述通孔层的通孔插塞。
在一些实施例中，所述第一电阻器件具有包括钨或钴的材料。
在一些实施例中，所述第一存储单元列具有第一端和第二端；所述第二电源电压线被设置为比所述第二端更邻近于所述第一端；所述第一电阻器件被设置为比所述第二端更邻近于所述第一端；以及所述存储电路还包括：第三电源电压线，在所述存储电路的所述第二导电层中沿所述第二方向延伸，所述第三电源电压线被设置为比所述第一端更加邻近于所述第二端；和第二电阻器件，电连接所述第一电源电压线和所述第三电源电压线，所述第二电阻器件被设置为比所述第一端更加邻近于所述第二端。
在一些实施例中，该存储电路还包括：第二存储单元列，沿所述第一方向布置，所述第二存储单元列的每一个存储单元均包括电源电压线段；第四电源电压线，在所述存储电路的所述第一导电层中沿所述第一方向延伸，所述第四电源电压线至少由所述第二存储单元列的所述电源电压线段组成；第三电阻器件，在所述存储电路的所述通孔层中，并且电连接所述第四电源电压线和所述第二电源电压线。
在一些实施例中，所述存储电路的所述第二导电层没有在所述第二电源电压线和所述第四电源电压线之间的另一电源电压线，所述第四电源电压线也与所述第一电源电压线电连接。
在一些实施例中，该存储电路还包括：电压源，通过所述第二电源电压线和所述第一电阻器件与所述第一电源电压线电连接。
在一些实施例中，所述第一电阻器件具有包括钨或钴的材料。
根据另一实施例，使存储单元的拉动器件响应于所述存储单元的第二数据节点处的电压电平，将所述存储单元的第一数据节点处的电压电平拉至所述第一电源电压电平。使存储单元的传输门响应于字线信号，将所述存储单元的所述第一数据节点处的电压电平拉至所述第二电源电压电平。所述第二电源电压电平与所述第一电源电压电平不同。通过电阻器件限制所述拉动器件的驱动能力。所述电阻器件电连接在所述拉动器件和所述电压源之间，所述电压源被配置为提供第一电源电压，所述第一电源电压具有第一电源电压电平。
在一些实施例中，所述传输门是N型晶体管；所述拉动器件是P型晶体管；以及所述第一电源电压电平大于所述第二电源电压电平。
在一些实施例中，所述传输门是P型晶体管；所述拉动器件是N型晶体管；以及所述第二电源电压电平大于所述第一电源电压电平。
上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (20)

1.一种存储电路，包括：
第一存储单元列，沿第一方向布置，所述第一存储单元列的每一个存储单元均包括电源电压线段；
第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸，所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成；
第二电源电压线；
第一电阻器件，将所述第一电源电压线和所述第二电源电压线电连接，所述第一电阻器件位于所述存储电路的通孔层中；以及
电压源，通过一条或多条导电路径与所述第一电源电压线电连接，并且所述第二电源电压线和所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中。
2.根据权利要求1所述的存储电路，其中，所述第一电阻器件具有包括钨或钴的材料。
3.根据权利要求1所述的存储电路，其中，所述第二电源电压线在所述存储电路的第二导电层中沿第二方向延伸，所述第二方向不同于所述第一方向。
4.根据权利要求3所述的存储电路，其中：
所述第一存储单元列具有第一端和第二端；
所述第二电源电压线被设置为比所述第二端更邻近于所述第一端；以及
所述第一电阻器件被设置为比所述第二端更邻近于所述第一端。
5.根据权利要求4所述的存储电路，其中，所述存储电路还包括：
第三电源电压线，在所述存储电路的所述第二导电层中沿所述第二方向延伸，所述第三电源电压线被设置为比所述第一端更加邻近于所述第二端；以及
第二电阻器件，电连接所述第一电源电压线和所述第三电源电压线，所述第二电阻器件被设置为比所述第一端更加邻近于所述第二端。
6.根据权利要求5所述的存储电路，其中，所述第二电阻器件具有与所述第一电阻器件的材料相同的材料。
7.根据权利要求3所述的存储电路，其中，所述第一电阻器件包括在所述存储电路的所述第一导电层与所述存储电路的所述第二导电层之间的通孔插塞。
8.根据权利要求3所述的存储电路，还包括：
第二存储单元列，沿所述第一方向布置，所述第二存储单元列的每一个存储单元均包括电源电压线段；
第四电源电压线，在所述存储电路的所述第一导电层中沿所述第一方向延伸，所述第四电源电压线至少由所述第二存储单元列的所述电源电压线段组成；
第三电阻器件，电连接所述第四电源电压线和所述第二电源电压线。
9.根据权利要求1所述的存储电路，其中：
所述第二电源电压线在所述存储电路的所述第一导电层中沿所述第一方向延伸；以及
所述存储电路的所述通孔层邻近于所述第一导电层。
10.根据权利要求1所述的存储电路，其中：
所述第二电源电压线在所述存储电路的所述第一导电层中沿所述第一方向延伸；以及
所述第一电阻器件是被配置为导通的晶体管。
11.一种存储电路，包括：
第一存储单元列，沿第一方向布置，所述第一存储单元列的每一个存储单元均包括电源电压线段；
第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸，所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成；
第二电源电压线，在所述存储电路的第二导电层中沿第二方向延伸，所述第二方向不同于所述第一方向；以及
第一电阻器件，在所述存储电路的通孔层中，并且电连接所述第一电源电压线和所述第二电源电压线，所述第二电源电压线通过一条或多条导电路径与所述第一电源电压线电连接，所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中，所述第一电阻器件的电阻值大于在所述存储电路的所述通孔层的通孔插塞的电阻值。
12.根据权利要求11所述的存储电路，其中，所述第一电阻器件具有包括钨或钴的材料。
13.根据权利要求11所述的存储电路，其中：
所述第一存储单元列具有第一端和第二端；
所述第二电源电压线被设置为比所述第二端更邻近于所述第一端；
所述第一电阻器件被设置为比所述第二端更邻近于所述第一端；以及
所述存储电路还包括：
第三电源电压线，在所述存储电路的所述第二导电层中沿所述第二方向延伸，所述第三电源电压线被设置为比所述第一端更加邻近于所述第二端；和
第二电阻器件，电连接所述第一电源电压线和所述第三电源电压线，所述第二电阻器件被设置为比所述第一端更加邻近于所述第二端。
14.根据权利要求11所述的存储电路，还包括：
第二存储单元列，沿所述第一方向布置，所述第二存储单元列的每一个存储单元均包括电源电压线段；
第四电源电压线，在所述存储电路的所述第一导电层中沿所述第一方向延伸，所述第四电源电压线至少由所述第二存储单元列的所述电源电压线段组成；
第三电阻器件，在所述存储电路的所述通孔层中，并且电连接所述第四电源电压线和所述第二电源电压线。
15.根据权利要求14所述的存储电路，其中，所述存储电路的所述第二导电层没有在所述第二电源电压线和所述第四电源电压线之间的另一电源电压线，所述第四电源电压线也与所述第一电源电压线电连接。
16.根据权利要求11所述的存储电路，还包括：
电压源，通过所述第二电源电压线和所述第一电阻器件与所述第一电源电压线电连接。
17.根据权利要求11所述的存储电路，其中，所述第一电阻器件具有包括钨或钴的材料。
18.一种存储单元的写入方法，包括：
使所述存储单元的拉动器件响应于所述存储单元的第二数据节点处的电压电平，将所述存储单元的第一数据节点处的电压电平拉至第一电源电压电平；
使存储单元的传输门响应于字线信号，将所述存储单元的所述第一数据节点处的电压电平拉至第二电源电压电平，所述第二电源电压电平与所述第一电源电压电平不同；以及
通过电阻器件限制所述拉动器件的驱动能力，所述电阻器件电连接在所述拉动器件和电压源之间，并且所述电阻器件位于所述存储单元的电路的通孔层中，所述电压源被配置为提供第一电源电压，所述第一电源电压具有第一电源电压电平。
19.根据权利要求18所述的存储单元的写入方法，其中，
所述传输门是N型晶体管；
所述拉动器件是P型晶体管；以及
所述第一电源电压电平大于所述第二电源电压电平。
20.根据权利要求18所述的存储单元的写入方法，其中，
所述传输门是P型晶体管；
所述拉动器件是N型晶体管；以及
所述第二电源电压电平大于所述第一电源电压电平。
CN201611187332.0A 2016-01-14 2016-12-21 存储电路及其写入方法 Active CN107039068B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/995,403 2016-01-14
US14/995,403 US9865605B2 (en) 2016-01-14 2016-01-14 Memory circuit having resistive device coupled with supply voltage line

Publications (2)

Publication Number Publication Date
CN107039068A CN107039068A (zh) 2017-08-11
CN107039068B true CN107039068B (zh) 2020-07-17

Family

ID=59313906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611187332.0A Active CN107039068B (zh) 2016-01-14 2016-12-21 存储电路及其写入方法

Country Status (3)

Country Link
US (3) US9865605B2 (zh)
CN (1) CN107039068B (zh)
TW (1) TWI622982B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865605B2 (en) * 2016-01-14 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit having resistive device coupled with supply voltage line
US10297588B2 (en) * 2016-12-14 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method of the same
CN109872749B (zh) * 2017-12-05 2020-12-01 华邦电子股份有限公司 电阻式存储器装置及其操作方法
US11398257B2 (en) * 2019-12-30 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Header layout design including backside power rail

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290099A (zh) * 2011-07-04 2011-12-21 上海宏力半导体制造有限公司 Sram存储器及其形成方法
CN102779549A (zh) * 2011-05-11 2012-11-14 台湾积体电路制造股份有限公司 Sram写辅助装置
CN103377685A (zh) * 2012-04-13 2013-10-30 台湾积体电路制造股份有限公司 用于sram单元的装置
CN105990333A (zh) * 2015-03-16 2016-10-05 台湾积体电路制造股份有限公司 存储器电路的跨接结构

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973784A (ja) * 1995-09-07 1997-03-18 Nec Corp 半導体装置及びその制御回路
US6236605B1 (en) * 1999-03-26 2001-05-22 Fujitsu Limited Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
US6724648B2 (en) * 2002-04-05 2004-04-20 Intel Corporation SRAM array with dynamic voltage for reducing active leakage power
US6891745B2 (en) * 2002-11-08 2005-05-10 Taiwan Semiconductor Manufacturing Company Design concept for SRAM read margin
KR100604876B1 (ko) * 2004-07-02 2006-07-31 삼성전자주식회사 다양한 ｐｖｔ 변화에 대해서도 안정적인 버츄얼 레일스킴을 적용한 ｓｒａｍ 장치
JP4553185B2 (ja) * 2004-09-15 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4912016B2 (ja) * 2005-05-23 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7764535B2 (en) * 2008-06-11 2010-07-27 Miradia Inc. Low power, small size SRAM architecture
US8111579B2 (en) * 2008-11-10 2012-02-07 Intel Corporation Circuits and methods for reducing minimum supply for register file cells
US8004907B2 (en) 2009-06-05 2011-08-23 Freescale Semiconductor, Inc. SRAM with read and write assist
US8687437B2 (en) 2010-11-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuitry
KR20120063136A (ko) * 2010-12-07 2012-06-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동방법
JP2012170021A (ja) * 2011-02-16 2012-09-06 Seiko Instruments Inc 内部電源電圧生成回路
US8811068B1 (en) * 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8630132B2 (en) 2011-05-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM read and write assist apparatus
US8693235B2 (en) 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8605523B2 (en) 2012-02-17 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking capacitive loads
US8760958B2 (en) * 2012-03-15 2014-06-24 Memoir Systems, Inc. Methods and apparatus for designing and constructing multi-port memory circuits with voltage assist
US8964492B2 (en) 2012-07-27 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking mechanism for writing to a memory cell
US8760948B2 (en) 2012-09-26 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple bitcells tracking scheme semiconductor memory array
US8982643B2 (en) 2012-12-20 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Shared tracking circuit
US9324413B2 (en) 2013-02-15 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuit, memory device and method
US8929160B2 (en) 2013-02-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking circuit
US9117510B2 (en) 2013-03-14 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit for memory write data operation
KR20140142889A (ko) * 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 저항변화 메모리 소자 및 장치, 그 제조 방법 및 동작 방법과 이를 포함하는 시스템
US9767891B2 (en) * 2013-11-27 2017-09-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Passive SRAM write assist
US9865605B2 (en) * 2016-01-14 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit having resistive device coupled with supply voltage line

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779549A (zh) * 2011-05-11 2012-11-14 台湾积体电路制造股份有限公司 Sram写辅助装置
CN102290099A (zh) * 2011-07-04 2011-12-21 上海宏力半导体制造有限公司 Sram存储器及其形成方法
CN103377685A (zh) * 2012-04-13 2013-10-30 台湾积体电路制造股份有限公司 用于sram单元的装置
CN105990333A (zh) * 2015-03-16 2016-10-05 台湾积体电路制造股份有限公司 存储器电路的跨接结构

Also Published As

Publication number Publication date
US20190326302A1 (en) 2019-10-24
US10672776B2 (en) 2020-06-02
TW201725587A (zh) 2017-07-16
US9865605B2 (en) 2018-01-09
CN107039068A (zh) 2017-08-11
US20170207227A1 (en) 2017-07-20
US10373964B2 (en) 2019-08-06
TWI622982B (zh) 2018-05-01
US20180130809A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
US10163491B2 (en) Memory circuit having shared word line
CN107403635B (zh) 存储器宏及其操作方法
KR100951732B1 (ko) 상이한 성능에 사용되는 회로 레이아웃 및 방법
US10672776B2 (en) Memory circuit having resistive device coupled with supply voltage line
CN109427391B (zh) 半导体存储器件、用于其的写入辅助电路及其控制方法
US11430508B2 (en) Circuit for reducing voltage degradation caused by parasitic resistance in a memory device
KR101491193B1 (ko) Ｓｒａｍ 워드라인 커플링 노이즈 제한
US10777268B2 (en) Static random access memories with programmable impedance elements and methods and devices including the same
TW202115874A (zh) 靜態隨機存取記憶胞、其形成方法及記憶體陣列
CN107967929B (zh) 一种存储单元及其存储阵列结构、操作方法
CN108766499B (zh) E-fuse存储阵列、e-fuse以及e-fuse操作方法
JP6522186B2 (ja) 半導体記憶装置
KR102397737B1 (ko) 혼합 문턱 전압 메모리 어레이
US11189340B1 (en) Circuit in memory device for parasitic resistance reduction
US11830544B2 (en) Write assist for a memory device and methods of forming the same
CN117995243A (zh) 一种eflash位线驱动电路及存储芯片
TW202240592A (zh) 記憶體裝置
CN117795603A (zh) 低泄漏漏极编程rom

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant