CN109378022B - 一种多模式的onfi接口发送电路 - Google Patents

一种多模式的onfi接口发送电路 Download PDF

Info

Publication number
CN109378022B
CN109378022B CN201811388792.9A CN201811388792A CN109378022B CN 109378022 B CN109378022 B CN 109378022B CN 201811388792 A CN201811388792 A CN 201811388792A CN 109378022 B CN109378022 B CN 109378022B
Authority
CN
China
Prior art keywords
control signal
pull
nmos tube
tube
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811388792.9A
Other languages
English (en)
Other versions
CN109378022A (zh
Inventor
孔亮
刘亚东
庄志青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canxin Semiconductor Shanghai Co ltd
Original Assignee
Canxin Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canxin Semiconductor Shanghai Co ltd filed Critical Canxin Semiconductor Shanghai Co ltd
Priority to CN201811388792.9A priority Critical patent/CN109378022B/zh
Publication of CN109378022A publication Critical patent/CN109378022A/zh
Application granted granted Critical
Publication of CN109378022B publication Critical patent/CN109378022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种多模式的ONFI接口发送电路，包括上拉单元和下拉单元，其中，所述上拉单元包括3.3V的PMOS管和3.3V的第一NMOS管，所述PMOS管的源极和所述第一NMOS管的漏极接电源VDDIO；所述PMOS管的漏极和所述第一NMOS管的源极相接，作为输出端；所述PMOS管的栅极接收0V或3.3V的控制信号A，所述第一NMOS管的栅极接收3.3V或0V的控制信号B；所述下拉单元包括3.3V的第二NMOS管，该第二NMOS管的栅极接收3.3V或0V的控制信号C，分别控制第二NMOS管打开或关闭来发送低电平或高电平。从而解决了三种电压模式的兼容问题。

Description

一种多模式的ONFI接口发送电路
技术领域
本发明涉及ONFI(Open NAND Flash Interface Specification)接口发送电路。
背景技术
在ONFI接口电路中，不同模式的发送信号的电平规范跨度很大，从3.3V，1.8V，到1.2V。给设计带来很大难度，现有产品技术一般很难做到三者兼容。
发明内容
本发明的目的在于提供一种多模式的ONFI接口发送电路，解决了三种电压模式的兼容问题。
实现上述目的的技术方案是：
一种多模式的ONFI接口发送电路，包括上拉单元和下拉单元，其中，
所述上拉单元包括3.3V的PMOS管(P型金属氧化物半导体场效应管)和3.3V的第一NMOS管(N型金属氧化物半导体场效应管)，
所述PMOS管的源极和所述第一NMOS管的漏极接电源VDDIO；电源VDDIO由外部电源供给3.3V、1.8V或1.2V；
所述PMOS管的漏极和所述第一NMOS管的源极相接，作为输出端；
所述PMOS管的栅极接收0V或3.3V的控制信号A，所述第一NMOS管的栅极接收3.3V或0V的控制信号B；
所述下拉单元包括3.3V的第二NMOS管，该第二NMOS管的栅极接收3.3V或0V的控制信号C，分别控制第二NMOS管打开或关闭来发送低电平或高电平。
优选的，所述的控制信号A、控制信号B和控制信号C均来自前级预驱动单元。
优选的，发送低电平时，上拉单元关闭，下拉单元打开，控制信号A为3.3V，控制信号B为0V；
发送高电平时：
在3.3V模式中，控制信号A为0V，控制信号B为3.3V，所述PMOS管和所述第一NMOS管共同使信号上拉到3.3V；
在1.2V或1.8V模式中，控制信号A为3.3V，控制信号B为3.3V，所述第一NMOS管把信号上拉至1.2V或1.8V。
本发明的有益效果是：本发明通过有效的结构设计，解决了三种电压模式的发送信号的电平规范跨度大导致的设计上难以兼容的问题，使产品应用范围大幅扩展。
附图说明
图1是本发明中上拉单元的电路图。
具体实施方式
下面将结合附图对本发明作进一步说明。
本发明的多模式的ONFI接口发送电路中，主驱动单元分为上拉单元和下拉单元。
发送0(低电平)时，要求上拉单元关闭，下拉单元打开，信号被拉到0V电平。发送1(高电平)时，下拉单元关闭，上拉单元打开，在3.3/1.8/1.2V模式中，信号应该被分别拉到3.3/1.8/1.2V。鉴于接口电路ESD(Electro-Static discharge，静电释放)的限制，主驱动单元必须用耐3.3V的高压cmos(互补金属氧化物半导体)管，该高压cmos管在1.2V模式下，常常因为电压过低导致cmos管难以打开，不能正常工作。对于主驱动单元，本发明在3.3V高压cmos管的基础上，采用两组电源：VDD33和VDDIO。VDD33为3.3V，VDDIO在3.3/1.8/1.2V模式中，分比由外部电源供给3.3/1.8/1.2V。
请参阅图1，上拉单元包括3.3V的PMOS管MP1和3.3V的第一NMOS管MN1。
PMOS管MP1的源极和第一NMOS管MN1的漏极接电源VDDIO。PMOS管MP1的漏极和第一NMOS管MN1的源极相接，作为输出端。PMOS管MP1的栅极接收0V或3.3V的控制信号A，第一NMOS管MN1的栅极接收3.3V或0V的控制信号B。
下拉单元包括3.3V的第二NMOS管，该第二NMOS管的栅极接收3.3V或0V的控制信号C，分别控制第二NMOS管打开或关闭来发送低电平或高电平。控制信号A、控制信号B和控制信号C均来自前级预驱动单元。前级预驱动单元由适当的3.3V逻辑单元产生所需的信号。
发送低电平时，上拉单元关闭，下拉单元打开，即：控制信号A为3.3V，控制信号B为0V。
发送高电平时，根据模式不同，PMOS管MP1和第一NMOS管MN1有不同打开关闭状态：
在3.3V模式中，PMOS管MP1和第一NMOS管MN1同时打开，即：控制信号A为0V，控制信号B为3.3V，PMOS管MP1和第一NMOS管MN1共同使信号上拉到3.3V。防止单独第一NMOS管MN1上拉不足或单独PMOS管MP1上拉阻抗不足。
在1.2V或1.8V模式中，第一NMOS管MN1单独打开，即：控制信号B为3.3V。PMOS管MP1可不打开，以防上拉阻抗过强，超出规范，即：控制信号A为3.3V，
第一NMOS管MN1单独以合适的阻抗把信号上拉至1.2V或1.8V。
以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本发明的范畴，应由各权利要求所限定。

Claims (2)

1.一种多模式的ONFI接口发送电路，其特征在于，包括上拉单元和下拉单元，其中，
所述上拉单元包括3.3V的PMOS管和3.3V的第一NMOS管，
所述PMOS管的源极和所述第一NMOS管的漏极接电源VDDIO；电源VDDIO由外部电源供给3.3V、1.8V或1.2V；
所述PMOS管的漏极和所述第一NMOS管的源极相接，作为输出端；
所述PMOS管的栅极接收0V或3.3V的控制信号A，所述第一NMOS管的栅极接收3.3V或0V的控制信号B；
所述下拉单元包括3.3V的第二NMOS管，该第二NMOS管的栅极接收3.3V或0V的控制信号C，分别控制第二NMOS管打开或关闭来发送低电平或高电平；
发送低电平时，上拉单元关闭，下拉单元打开，控制信号A为3.3V，控制信号B为0V；
发送高电平时：
在3.3V模式中，控制信号A为0V，控制信号B为3.3V，所述PMOS管和所述第一NMOS管共同使信号上拉到3.3V；
在1.2V或1.8V模式中，控制信号A为3.3V，控制信号B为3.3V，所述第一NMOS管把信号上拉至1.2V或1.8V。
2.根据权利要求1所述的多模式的ONFI接口发送电路，其特征在于，所述的控制信号A、控制信号B和控制信号C均来自前级预驱动单元。
CN201811388792.9A 2018-11-21 2018-11-21 一种多模式的onfi接口发送电路 Active CN109378022B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811388792.9A CN109378022B (zh) 2018-11-21 2018-11-21 一种多模式的onfi接口发送电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811388792.9A CN109378022B (zh) 2018-11-21 2018-11-21 一种多模式的onfi接口发送电路

Publications (2)

Publication Number Publication Date
CN109378022A CN109378022A (zh) 2019-02-22
CN109378022B true CN109378022B (zh) 2023-08-22

Family

ID=65376542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811388792.9A Active CN109378022B (zh) 2018-11-21 2018-11-21 一种多模式的onfi接口发送电路

Country Status (1)

Country Link
CN (1) CN109378022B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801579A (en) * 1997-02-28 1998-09-01 Advanced Micro Devices, Inc. High voltage NMOS pass gate for integrated circuit with high voltage generator
CN103137188A (zh) * 2011-11-23 2013-06-05 阿尔特拉公司 具有中继器件的存储器元件
CN103155042A (zh) * 2010-09-30 2013-06-12 桑迪士克3D有限责任公司 提供存储器阵列操作的正向和反向模式的解码器电路以及用于偏压解码器电路的方法
CN103700395A (zh) * 2012-09-28 2014-04-02 国际商业机器公司 存储器单元
CN104660248A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 上拉电阻电路
CN105489608A (zh) * 2016-01-07 2016-04-13 中国科学院上海微系统与信息技术研究所 一种soi双端口sram单元及其制作方法
CN205265516U (zh) * 2015-12-31 2016-05-25 杭州士兰微电子股份有限公司 用于驱动信号的动态调节装置及驱动系统
CN105895139A (zh) * 2016-03-30 2016-08-24 上海华虹宏力半导体制造有限公司 灵敏放大器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801579A (en) * 1997-02-28 1998-09-01 Advanced Micro Devices, Inc. High voltage NMOS pass gate for integrated circuit with high voltage generator
CN103155042A (zh) * 2010-09-30 2013-06-12 桑迪士克3D有限责任公司 提供存储器阵列操作的正向和反向模式的解码器电路以及用于偏压解码器电路的方法
CN103137188A (zh) * 2011-11-23 2013-06-05 阿尔特拉公司 具有中继器件的存储器元件
CN103700395A (zh) * 2012-09-28 2014-04-02 国际商业机器公司 存储器单元
CN104660248A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 上拉电阻电路
CN205265516U (zh) * 2015-12-31 2016-05-25 杭州士兰微电子股份有限公司 用于驱动信号的动态调节装置及驱动系统
CN105489608A (zh) * 2016-01-07 2016-04-13 中国科学院上海微系统与信息技术研究所 一种soi双端口sram单元及其制作方法
CN105895139A (zh) * 2016-03-30 2016-08-24 上海华虹宏力半导体制造有限公司 灵敏放大器

Also Published As

Publication number Publication date
CN109378022A (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
CN103312309B (zh) 模拟开关控制电路结构
CN101686048B (zh) 低泄漏电压电平转换电路
CN101888178B (zh) 用于锁相环中极低电压工作下降低电流失配的电荷泵电路
KR20180040958A (ko) 저전압 소자로 구현되는 고전압 출력 드라이버
US9634662B2 (en) High-voltage-tolerant pull-up resistor circuit
CN101123427A (zh) 栅极驱动电路
CN114598315A (zh) 电平转换电路
CN114448418B (zh) 复用芯片管脚电路和通信芯片
CN113395063B (zh) 电平移位电路
CN103812498A (zh) 过驱动装置
CN102064818A (zh) Cmos输入输出接口电路
CN111294042A (zh) 电平移位电路
CN111106822A (zh) 一种电源上电模块
CN109378022B (zh) 一种多模式的onfi接口发送电路
CN103269217A (zh) 输出缓冲器
CN111404368B (zh) 抗耦合干扰的电源产生电路
CN102811047B (zh) 耐高压总线保持电路及操作电路的方法
US6351157B1 (en) Output buffer for making a high voltage (5.0 volt) compatible input/output in a low voltage (2.5 volt) semiconductor process
KR20170006910A (ko) 레벨 쉬프터
CN115037292A (zh) 一种带使能检测和掉电保护的高压差电平转移电路
CN210273824U (zh) 一种场控型电力电子器件的高速驱动电路
KR100713907B1 (ko) 반도체 장치의 라인 구동 회로
CN113726330A (zh) 一种电平转换电路及芯片
CN106685391A (zh) 电平转换电路
KR101362248B1 (ko) 고속 저전력 레벨 시프터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 6th floor, building 2, Lide international, 1158 Zhangdong Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Applicant after: Canxin semiconductor (Shanghai) Co.,Ltd.

Address before: 6th floor, building 2, Lide international, 1158 Zhangdong Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Applicant before: BRITE SEMICONDUCTOR (SHANGHAI) Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant