JP6494125B2 - 複合電子部品 - Google Patents

複合電子部品 Download PDF

Info

Publication number
JP6494125B2
JP6494125B2 JP2017074839A JP2017074839A JP6494125B2 JP 6494125 B2 JP6494125 B2 JP 6494125B2 JP 2017074839 A JP2017074839 A JP 2017074839A JP 2017074839 A JP2017074839 A JP 2017074839A JP 6494125 B2 JP6494125 B2 JP 6494125B2
Authority
JP
Japan
Prior art keywords
composite
antistatic
electronic component
composite electronic
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017074839A
Other languages
English (en)
Other versions
JP2018032843A (ja
Inventor
リョン チョイ、カン
リョン チョイ、カン
ウク セオ、ジュン
ウク セオ、ジュン
セオク クー、ボン
セオク クー、ボン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2018032843A publication Critical patent/JP2018032843A/ja
Application granted granted Critical
Publication of JP6494125B2 publication Critical patent/JP6494125B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/40Structural association with built-in electric component, e.g. fuse
    • H01F27/402Association of measuring or protective means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/24Magnetic cores
    • H01F27/25Magnetic cores made from strips or ribbons
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Elimination Of Static Electricity (AREA)

Description

本発明は、複数の手動素子を備えた複合電子部品に関するものである。
最近、半導体産業の急激な発展に伴い、ICを小型化及び高性能化のためにICの超高集積化を追求している結果、ICの内部において静電気対策に関する十分な技術的工夫を施すことが困難な状況である。そのため、ICの内部ではなくICの電源入力端及び信号入力端においてEOS(Electrical Overstress)防止素子を適用するための技術に対する必要性が増加している。
上記EOS(Electrical Overstress)とは、製品において定めてある絶対定格をオーバーするすべての場合の電磁的ストレスのことである。
携帯電話、デジタルカメラ、PDAのような携帯型製品や、高速データ線、USB、IEEE 1394、及びHDMI(登録商標)などにおけるデータ伝送速度は次第に速くなり、電磁波のような上記EOS(Electrical Overstress)に対する対策はさらに重要な問題となりつつある。
また、自動車やTVなどの様々な機能を行う電子ボード(Board)を構成する製品ではボード間の接続ケーブルを接続したコネクタが必須である。これは、作業工程中に作業者及びユーザーが非常に接触しやすい部分であるため、製品の信頼性のために人体との接触により生じる電気的ノイズ及び静電気に対する対策が非常に重要となる。
このようなEOS(Electrical Overstress)防止対策部品としては、MLCC(Multilayer Ceramic Capacitor)、TVSダイオード(Transient Voltage Suppression Diode)、バリスタ(Varistor)、またはESDサプレッサ(Electro Static Discharge Suppressor)などが単独または並列に接続されて用いられてきた。
この場合、電子機器の部品が配置される面積が増加せざるを得ず、その結果、電子機器の小型化に制限をかけ得る。
また、上記MLCCを除いた部品は、MLCCが有する独自のノイズフィルタ特性をはじめとする電気的な特性を確保しにくいため、単独で電子機器に適用される事例は非常に稀であるというのが実情である。
韓国公開特許第2010−0043518号公報
本発明の目的は、部品実装面積を減少させることができる複合電子部品を提供することである。
また、本発明の他の目的は、EOS(Electrical Overstress)成分をバイパスすることができる複合電子部品を提供することである。
本発明の一実施形態は、基板、及び上記基板の少なくとも一面に形成され、内部にコアを有するコイル部を含む本体を含むインダクタと、上記コイル部の上部及び下部の少なくとも一部に配置され、且つ静電気防止電極と上記静電気防止電極の間に配置された静電気防止ペーストとを含むEOS(Electrical Overstress)保護素子と、が結合された複合体と、上記複合体の長さ方向の両側面に配置され、上記インダクタのコイル部及び静電気防止電極と接続される端子電極と、を含み、上記EOS(Electrical Overstress)保護素子は、上記コアと所定の間隔離れ、且つ上記本体の幅方向の側面に隣接する領域に配置される複合電子部品を提供する。
本発明の一実施形態によると、部品の実装面積を減少させることができる複合電子部品を提供することができる。
また、別の静電気防止素子を装着しなくても、インダクタ本体内にEOS(Electrical Overstress)保護素子を内蔵することにより、インダクタ部品だけで静電気防止対策を実現することができる。
なお、EOS(Electrical Overstress)保護素子を、インダクタのコアと所定の間隔離れ、且つインダクタ本体の幅方向の側面に隣接する領域に配置することにより、磁束が集中する中心部領域から外れるように配置することができるため、インダクタの効率低下を防ぐことができる。
本発明の第1実施形態による複合電子部品を概略的に示す透明斜視図である。 図1に示す複合電子部品を上部から見た透視平面図である。 図1に示す複合電子部品においてI−I'線に沿った面を切断面とする断面図である。 本発明の第2実施形態による複合電子部品を概略的に示す透明斜視図である。 図4に示す複合電子部品においてII−II'線に沿った面を切断面とする断面図である。 本発明の第3実施形態による複合電子部品を概略的に示す透明斜視図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(または強調表示や簡略化表示)がされることがある。
<複合電子部品>
以下、添付の図面を参照して本発明の好ましい実施形態について説明する。
図1は本発明の第1実施形態による複合電子部品を概略的に示す透明斜視図であり、図2は図1に示す複合電子部品を上部から見た透視平面図であり、図3は、図1に示す複合電子部品においてI−I'線に沿った面を切断面とする断面図である。
図1を参照すると、本発明の一実施形態による複合電子部品においては、「長さ方向」を「L」方向、「幅方向」を「W」方向、「厚さ方向」を「T」方向と定義する。ここで、「厚さ方向」は、インダクタのコイル部が配置される方向、すなわち、「めっき方向」と同一の概念で用いることができる。
一方、上記複合電子部品の長さ方向、幅方向、及び厚さ方向は、後述のとおり、インダクタの長さ方向、幅方向、及び厚さ方向と同一のものと定義する。
また、本発明の一実施形態において、複合電子部品は、互いに対向する上面及び下面、上記上面及び下面を接続する長さ方向の第1側面及び第2側面、及び幅方向の第1側面及び第2側面を有することができる。上記複合電子部品の形状に特に制限はないが、図面に示されたように、六面体形状であることができる。
なお、上記複合電子部品の長さ方向の第1側面及び第2側面、幅方向の第1側面及び第2側面は、後述のとおり、インダクタの長さ方向の第1側面及び第2側面、幅方向の第1側面及び第2側面と同一方向の面と定義する。
図1〜図3を参照すると、本発明の第1実施形態による複合電子部品100は、基板23、及び上記基板23の少なくとも一方の面に形成され、且つ内部にコア46を有するコイル部42、44を含む本体110を含むインダクタと、上記コイル部42、44の上部及び下部の少なくとも一部に配置され、且つ静電気防止電極141、142と上記静電気防止電極141、142の間に配置された静電気防止ペースト140とを含むEOS(Electrical Overstress)保護素子120と、が結合された複合体130を含む。
本実施形態において、上記複合体130は、上記インダクタと、インダクタの本体110の内部に配置されたEOS(Electrical Overstress)保護素子120と、が結合されて形成されることができる。しかし、上記複合体130の形成方法は特に制限されない。
例えば、上記複合体130は、別に製作された上記インダクタの本体110とEOS(Electrical Overstress)保護素子120を導電性接着剤や樹脂などで結合させて形成することもでき、上記インダクタを構成する本体110内のコイル部42、44の上部及び下部の少なくとも一部に上記静電気防止電極141、142、静電気防止ペースト140、及び保護層150を順に配置して形成することもできるが、上記複合体130の形成方法は特に制限されない。
本発明の第1実施形態によると、上記インダクタを構成する本体110内のコイル部42、44の上部及び下部の少なくとも一部に、上記静電気防止電極141、142、静電気防止ペースト140、及び保護層150を順に配置することで複合体130を形成する。
以下では、上記複合体130を構成するインダクタ及びEOS(Electrical Overstress)保護素子120について具体的に説明する。
図1〜図3を参照すると、上記インダクタを構成する本体110は、インダクタの外観を成し、磁気特性を示す材料であれば制限されず、例えば、フェライトまたは金属系軟磁性材料を充填して形成することができる。上記フェライトとしては、Mn−Zn系フェライト、Ni−Zn系フェライト、Ni−Zn−Cu系フェライト、Mn−Mg系フェライト、Ba系フェライト、またはLi系フェライトなどを用いることができ、上記金属系軟磁性材料としては、Fe−Si−B−Cr系非晶質金属粉末材料を用いることができるが、これに制限されるものではない。
本体110は、六面体形状であってもよい。また、本発明の実施形態を明確に説明するために六面体における方向を定義すると、図1に示すL、W、及びTはそれぞれ長さ方向、幅方向、及び厚さ方向を示す。上記本体110は、長さ方向の長さが幅方向の長さよりも大きい直方体形状を有することができる。
上記本体110の内部に形成される基板23は、薄い薄膜に形成され、めっき層でコイル導体パターンを形成することができる材質であれば特に制限されず、例えば、PCB基板や、フェライト基板、金属系軟磁性基板などで形成することができる。
上記基板23の中央部を貫通して孔を形成し、上記孔をフェライトまたは金属系軟磁性材料などの磁性体で充填することでコア46を形成することができる。磁性体で充填されるコア46を形成することにより、インダクタンス(Inductance、L)を向上させることができる。
上記基板23の一面にコイル状のパターンを有するコイル導体パターンを形成することができる。また、上記基板23の反対面にもコイル状のパターンを有するコイル導体パターンを形成することができる。
上記コイル導体パターンは、スパイラル(spiral)状のコイルパターンを含むことができ、上記基板23の一方の面とは反対側の面に形成されるコイル導体パターンは、上記基板23に形成されるビア電極(図示せず)を介して電気的に接続されることができる。
上記コイル導体パターンは、インダクタのコイル部42、44となる。
上記コイル部42、44及びビア電極は、電気伝導性に優れた金属を含んで形成することができ、例えば、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、銅(Cu)、白金(Pt)、またはこれらの合金などで形成することができる。
上記コイル導体パターンの表面には、絶縁膜(図示せず)が形成されることができる。
上記絶縁膜は、スクリーン印刷法、フォトレジスト(photo resist、PR)の露光、現像を通じた工程、スプレー(spray)塗布、ディッピング(dipping)工程などの公知の方法で形成することができる。
上記絶縁膜は、薄膜に形成することができるものであれば特に制限されないが、例えば、フォトレジスト(PR)、エポキシ(epoxy)系樹脂などを含むことで形成することができる。
上記基板23の一面に形成されるコイル部42の一端は、上記本体110の長さ方向の一方の側面に露出させることができ、上記基板23の反対面に形成されるコイル部44の一端は、上記本体110の長さ方向の他方の側面に露出させることができる。
上記本体110の長さ方向の両側面に露出している上記コイル部42、44と接続されるように、長さ方向の両側面には端子電極131、132が形成されることができる。
上記端子電極131、132は、上記本体110の厚さ方向の両面及び/または幅方向の両側面に延在して形成することができる。
上記端子電極131、132は、電気伝導性に優れた金属を含むことで形成することができ、例えば、ニッケル(Ni)、銅(Cu)、スズ(Sn)、または銀(Ag)などの単独またはこれらの合金などで形成することができる。
上記インダクタは、信号インタフェース(Signal Interface)、IC Block、または通信線(Line)から他の部分に電力を安定的に供給するための役割を果たすことができる。
本発明の第1実施形態によると、上記EOS(Electrical Overstress)保護素子120は、上記インダクタを構成する本体110内のコイル部42、44の上部及び下部の少なくとも一部に、静電気防止電極141、142、静電気防止ペースト140、及び保護層150を順に配置することで形成することができる。
このように、別の静電気防止素子を装着しなくても、インダクタ本体内にEOS(Electrical Overstress)保護素子を内蔵することにより、インダクタ部品だけで静電気防止対策を実現することができる。
上記EOS(Electrical Overstress)は、ESD(Electro Static Discharge)、EFT(Electrical Fast Transient)、サージ(Surge)、ラッチアップ(Latch Up)、及びEMI(Electro Magnetic Interference)からなる群より選択されたいずれか一つ以上であってもよいが、必ずしもこれに制限されるものではない。
一般に、このようなEOS(Electrical Overstress)防止対策部品としては、MLCC(Multilayer Ceramic Capacitor)、TVSダイオード(Transient Voltage Suppression Diode)、バリスタ(Varistor)、またはESDサプレッサ(Electro Static Discharge Suppressor)などが単独または並列に接続されて用いられてきた。
本発明の一実施形態によると、上記EOS(Electrical Overstress)保護素子120は、ESDサプレッサ(Electro Static Discharge Suppressor)であってもよいが、必ずしもこれに制限されるものではない。
本発明の一実施形態による上記EOS(Electrical Overstress)保護素子120がESDサプレッサ(Electro Static Discharge Suppressor)であるため、以下のような理由から、バリスタ(Varistor)とは構造及び作用において異なる。
本発明の第1実施形態によると、上記静電気防止電極141、142は、同一の平面上において互いに対向する第1及び第2静電気防止電極141、142で構成することができる。
一般に、EOS(Electrical Overstress)保護素子としてのバリスタ(Varistor)は、酸化亜鉛(Zinc Oxide)を原料物質とし、パラジウム(Pd)電極または銀(Ag)電極が上記酸化亜鉛(Zinc Oxide)を間に挟んで積層方向に対向しながら積層した形態である。
しかし、本発明の第1実施形態によると、上記静電気防止電極141、142は、同一の平面上において互いに対向する形態で配置することができる。
但し、必ずしもこれに制限されるものではなく、上記静電気防止電極141、142は、上記複合体130の厚さ方向において一部が互いに対向する第1及び第2静電気防止電極141、142で構成することもできる。
上記第1及び第2静電防止電極141、142は、導電性金属を含む導電性ペーストによって形成することができる。
上記導電性金属は、これに制限されるものではないが、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、またはこれらの合金であってもよい。
本発明の第1実施形態によると、上記本体内のコイル部42、44の上部及び下部の少なくとも一部にスクリーン印刷法またはグラビア印刷法のような印刷法を通じて導電性ペーストを用いて上記第1及び第2静電気防止電極141、142を印刷することができる。
上記静電気防止ペースト140は、導電性の高分子を含むことができるが、必ずしもこれに制限されるものではない。
上記導電性の高分子は、コネクタからシステムまたはICに信号が伝達される信号インタフェース(Signal Interface)、電源端のIC Block、または通信線(Line)から入力される信号の電圧が定格電圧(回路電圧)のレベルである場合には、導電性を有さないが、瞬間的なESDなどの過電圧またはサージ(Surge)電流の発生時には、導電性を有するようになる。
上記過電圧またはサージ(Surge)電流の発生時には、導電性を有するようになった上記静電気防止ペースト140を介して上記第1及び第2静電気防止電極141、142が互いに短絡状態となることが可能である。
これにより、上記過電圧またはサージ(Surge)電流は、上記EOS(Electrical Overstress)保護素子120を介して接地にバイパスされ、その結果、上記信号インタフェース(Signal Interface)、IC Block、または通信線(Line)を上記過電圧またはサージ電流から保護することができる。
上記導電性の高分子は、特に制限されるものではないが、例えば、シリコン(Silicone)系樹脂であってもよい。
本発明の第1実施形態によると、上記EOS(Electrical Overstress)保護素子120は、上記コイル部42、44の中心部領域であるコア46と所定の間隔を隔てて離れており、且つ上記本体110の幅方向の側面に隣接する領域に配置される。
上記EOS保護素子をこのように配置する理由は、インダクタの動作駆動時に上記中心部領域であるコア46に実質的に磁束が集中する結果、中心部領域であるコアの上部にEOS(Electrical Overstress)保護素子が配置される場合、導体から発生するローレンツ(Lorentz)力による反磁場効果が原因でインダクタの効率が急減するおそれがあるためである。
したがって、本発明の一実施形態によると、EOS(Electrical Overstress)保護素子を、インダクタのコアと所定の間隔離れ、且つインダクタ本体の幅方向の側面に隣接する領域に配置することにより、磁束が集中する中心部領域から外れるように配置することができるため、インダクタの効率低下を防ぐことができる。
本発明の一実施形態によると、上記静電気防止ペースト140は、シリカをさらに含むことができる。
上記静電気防止ペースト140がシリカをさらに含むことにより、EOS(Electrical Overstress)保護素子の耐久性をより向上させることができる。
すなわち、多孔質(Porous)の構造を有するシリカを添加して静電気防止ペースト140を製作する場合、シリコン系樹脂の有機シリコン成分が多孔質(Porous)の構造の内部に閉じ込められ、静電気による衝撃が加えられると破壊され、有機シリコン成分が補充される構造を有するようになる。
したがって、多孔質(Porous)の構造を有するシリカを静電気防止ペースト140に添加する場合、静電気防止ペーストが充填された空間内における有機シリコン成分が減る傾向を抑制することができ、その結果、EOS(Electrical Overstress)保護素子の耐久性をより向上させることができる。
また、有機物を用いることにより、エポキシからなるインダクタの本体材料との接合強度が向上し、製造時にも焼結型ではなく、同様に硬化型を適用することができるため、製品の生産にさらに有利な効果がある。
本発明の第1実施形態によると、上記保護層150は、エポキシ系樹脂を含むことができる。
上記保護層150は、上記EOS(Electrical Overstress)保護素子120において、上記第1及び第2静電気防止電極141、142と上記第1及び第2静電気防止電極141、142の間に配置された静電気防止ペースト140とを外部の環境から保護する作用をする構成で、上記保護層150の材料は特に制限されるものではない。
上記保護層150は、エポキシ系樹脂を含むことにより、上記第1及び第2静電気防止電極141、142と上記第1及び第2静電気防止電極141、142の間に配置された静電気防止ペースト140とを外部の環境から保護することができる。
また、上記保護層150は、上記EOS(Electrical Overstress)保護素子120が上記インダクタの内部に配置されるため、必須構成ではなく、インダクタの本体110の内部に保護層なしでEOS(Electrical Overstress)保護素子120を配置することもできる。
本発明の第1実施形態による複合電子部品は、上記複合体130の長さ方向の第1側面に配置され、上記インダクタ110の第1コイル部42及び上記EOS(Electrical Overstress)保護素子120の第1静電気防止電極141と接続される端子電極(入力端子)131と、上記複合体130の長さ方向の第2側面に形成され、上記インダクタ110の第2コイル部44及び第2静電気防止電極142と接続される端子電極(接地端子または出力端子)132と、を含む。
上記入力端子131、及び上記接地端子または出力端子132が上記インダクタのコイル部42、44と接続されることで、上記複合電子部品は、入力された電力を他の部分に安定的に伝達する役割を果たすことができる。
また、上記入力端子131、及び上記接地端子または出力端子132がEOS(Electrical Overstress)保護素子120の静電気防止電極141、142と接続されることで、上記複合電子部品は、入力信号のうちEOS(Electrical Overstress)成分をバイパスすることができる。
上記入力端子131、及び上記接地端子または出力端子132は、導電性金属を含む導電性ペーストによって形成することができる。
上記導電性金属は、これに制限されるものではないが、ニッケル(Ni)、銅(Cu)、スズ(Sn)、またはこれらの合金であってもよい。
上記導電性ペーストは、絶縁性物質をさらに含むことができ、これに制限されるものではないが、例えば、上記絶縁性物質はガラスであってもよい。
上記入力端子131、及び上記接地端子または出力端子132を形成する方法は、特に制限されず、上記複合体をディッピング(dipping)して形成することもでき、めっきなどの他の方法を用いて形成することもできる。
また、図面に示されてはいないが、上記入力端子131、及び上記接地端子または出力端子132の外側には、ニッケル/スズ(Ni/Sn)を用いためっきにより形成されためっき層を配置することができる。
上記入力端子131、及び上記接地端子または出力端子132は、L字形状を有することができるが、必ずしもこれに制限されるものではない。
本発明の一実施形態による複合電子部品は、従来とは異なり、上記インダクタの本体110内にEOS(Electrical Overstress)保護素子120が内蔵されるため、信号インタフェース(Signal Interface)、IC Block、または通信線(Line)における実装面積を最小化して、実装空間の確保に優れた効果があり、実装時のコストを減少させることができるという効果もある。
図4は本発明の第2実施形態による複合電子部品を概略的に示す透明斜視図であり、図5は、図4に示す複合電子部品においてII−II'線に沿った面を切断面とする断面図である。
図4及び図5を参照すると、本発明の第2実施形態による複合電子部品は、上記本発明の第1実施形態による複合電子部品の特徴に加えて、上記EOS(Electrical Overstress)保護素子120が上記インダクタの本体110の下面にも配置された形態である。
上記EOS(Electrical Overstress)保護素子120は、ESDサプレッサ(Electro Static Discharge Suppressor)であってもよいが、必ずしもこれに制限されるものではない。
すなわち、本発明の第2実施形態による複合電子部品は、上記EOS(Electrical Overstress)保護素子120が上記コイル部42、44の上部及び下部にそれぞれ配置された構造を有する。
本発明の第2実施形態によると、上記EOS(Electrical Overstress)保護素子120を上記コイル部42、44の上部及び下部にそれぞれ配置することにより、別の静電気防止素子を装着しなくても、インダクタ本体内にEOS(Electrical Overstress)保護素子を内蔵するため、部品実装面積を減少させることができる。
また、別の静電気防止素子を装着しなくても、インダクタ本体内にEOS(Electrical Overstress)保護素子を内蔵することにより、インダクタ部品だけで静電気防止対策を実現することができる。
本発明の第2実施形態によると、上記EOS(Electrical Overstress)保護素子120を上記コイル部42、44の上部及び下部にそれぞれ配置することにより、インダクタ部品だけで静電気防止対策の効果がさらに優れることができる。
また、EOS(Electrical Overstress)保護素子120を、インダクタのコア46と所定の間隔離れ、且つインダクタの本体110の幅方向の側面に隣接する領域に配置することにより、磁束が集中する中心部領域から外れるように配置することができるため、インダクタの効率低下を防ぐことができる。
上記本発明の第2実施形態による複合電子部品100において、上述の本発明の第1実施形態による複合電子部品の特徴と同一の部分に対しては、重複説明を避けるために、ここでは詳細な説明を省略する。
図6は本発明の第3実施形態による複合電子部品を概略的に示す透明斜視図である。
図6を参照すると、本発明の第3実施形態による複合電子部品100は、上述の本発明の第1実施形態による複合電子部品の特徴に加えて、上記複合体130の幅方向の少なくとも一方の面に上記EOS(Electrical Overstress)保護素子120と接続された接地端子133をさらに含む。
上記EOS(Electrical Overstress)保護素子120は、 ESDサプレッサ(Electro Static Discharge Suppressor)であってもよいが、必ずしもこれに制限されるものではない。
すなわち、本発明の第3実施形態による複合電子部品100は、上記複合体130の幅方向の少なくとも一面に上記EOS(Electrical Overstress)保護素子120と接続された接地端子133がさらに配置された構造を有する。
本発明の第3実施形態による複合電子部品100の場合、上記複合体130の長さ方向の第1面に配置された端子電極は入力端子131となり、複合体130の長さ方向の第2面に配置された端子電極は出力端子132となる。
すなわち、コネクタからシステムまたはICに信号が伝達される信号インタフェース(Signal Interface)、電源端のIC Block、または通信線(Line)から入力される信号の電圧が定格電圧(回路電圧)のレベルである場合には、上記静電気防止ペースト140が導電性を有さず、この場合には、上記入力端子131及び出力端子132を介して信号電圧が入出力される。
しかし、瞬間的なESDなどの過電圧またはサージ(Surge)電流の発生時には、上記静電気防止ペースト140は導電性を有するようになり、上記過電圧またはサージ(Surge)電流の発生時に導電性を有するようになった上記静電気防止ペースト140を介して上記第1及び第2静電気防止電極141、142が互いに短絡状態になることが可能である。
これにより、上記過電圧またはサージ(Surge)電流は、上記EOS(Electrical Overstress)保護素子120を介して接地端子133にバイパスされ、その結果、上記信号インタフェース(Signal Interface)、IC Block、または通信線(Line)を上記過電圧またはサージ電流から保護することができる。
本発明の第3実施形態による複合電子部品100は、上記複合体130の幅方向の少なくとも一面に上記EOS(Electrical Overstress)保護素子120と接続された接地端子133がさらに配置された構造で、過電圧またはサージ(Surge)電流が上記接地端子133にバイパスされるため、回路内のダメージが発生する可能性が少なく、信号インタフェース(Signal Interface)、IC Block、または通信線(Line)の保護効果がさらに優れることができる。
上記接地端子133は、上記複合体130の幅方向の第1側面に形成されるが、上記複合体130の上面及び下面に延在して形成することもできる。
上記入力端子131及び出力端子132は、L字状を有することができるが、必ずしもこれに制限されるものではない。
このように、上記複合電子部品100は、出力端などのコネクタ及びシステムまたはICの間に備えられるインダクタとEOS(Electrical Overstress)保護素子を一つの部品として実現したものである。したがって、上記複合電子部品は素子の集積度が向上する。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
100 複合電子部品
110 (インダクタ)本体
120 EOS保護素子
130 複合体
23 基板
42 第1コイル部
44 第2コイル部
46 コア
131 端子電極(入力端子)
132 端子電極(接地端子または出力端子)
133 接地端子
140 静電気防止ペースト
141、142 第1及び第2静電気防止電極
150 保護層

Claims (11)

  1. 基板、及び前記基板の少なくとも一面に形成され、内部にコアを有するコイル部を含む本体を含むインダクタと、
    前記コイル部の上部及び下部の少なくとも一部に配置され、且つ静電気防止電極と前記静電気防止電極の間に配置された静電気防止ペーストとを含むEOS保護素子と、が結合された複合体と、
    前記複合体の長さ方向の両側面に配置され、前記インダクタのコイル部及び静電気防止電極と接続される端子電極と、を含み、
    前記EOS保護素子は、前記コイル部の中心部領域であるコアから前記本体の幅方向に所定の間隔離れ、且つ前記本体の幅方向の側面に隣接する領域に配置され、
    前記端子電極は本体の長さ方向の両端面に配置され、
    前記端子電極は、前記複合体の長さ方向の第1端面に配置された入力端子と、前記複合体の長さ方向の第2端面に配置された出力端子と、を含み、
    前記インダクタのコイル部は、前記複合体の長さ方向の第1端面に露出する第1コイル部と、前記複合体の長さ方向の第2端面に露出する第2コイル部と、を含み、
    前記静電気防止電極は、前記複合体の長さ方向の第1端面に露出する第1静電気防止電極と、前記複合体の長さ方向の第2端面に露出する第2静電気防止電極と、を含み、
    前記入力端子は、第1コイル部及び第1静電気防止電極と連結され、前記出力端子は、前記第2コイル部及び第2静電気防止電極と連結され、且つ前記EOS保護素子は前記コイル部の中心部領域であるコアと前記本体の厚さ方向において互いに離れている、複合電子部品。
  2. 前記EOS保護素子は前記コイル部の上部及び下部にそれぞれ配置される、請求項1に記載の複合電子部品。
  3. 前記静電気防止電極は、同一の平面上において互いに対向する第1及び第2静電気防止電極で構成される、請求項1または請求項2に記載の複合電子部品。
  4. 前記静電気防止ペーストは導電性の高分子を含む、請求項1から請求項3の何れか一項に記載の複合電子部品。
  5. 前記静電気防止ペーストはシリカをさらに含む、請求項4に記載の複合電子部品。
  6. 前記EOS保護素子は、前記静電気防止電極と、静電気防止ペースト上に配置された保護層と、をさらに含む、請求項1から請求項5の何れか一項に記載の複合電子部品。
  7. 前記保護層はエポキシ系樹脂を含む、請求項6に記載の複合電子部品。
  8. 前記複合体の幅方向の少なくとも一面には、前記EOS保護素子と接続された接地端子がさらに配置される、請求項1から請求項7の何れか一項に記載の複合電子部品。
  9. 前記端子電極は入力端子及び出力端子である、請求項8に記載の複合電子部品。
  10. 前記端子電極はL字状である、請求項1から請求項9の何れか一項に記載の複合電子部品。
  11. EOSは、ESD(Electro Static Discharge)、EFT(Electrical Fast Transient)、サージ(Surge)、ラッチアップ(Latch Up)、及びEMI(Electro Magnetic Interference)からなる群より選択されたいずれか一つ以上である、請求項1から請求項10の何れか一項に記載の複合電子部品。
JP2017074839A 2016-08-23 2017-04-04 複合電子部品 Active JP6494125B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160106797A KR101872596B1 (ko) 2016-08-23 2016-08-23 복합 전자부품
KR10-2016-0106797 2016-08-23

Publications (2)

Publication Number Publication Date
JP2018032843A JP2018032843A (ja) 2018-03-01
JP6494125B2 true JP6494125B2 (ja) 2019-04-03

Family

ID=61303570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017074839A Active JP6494125B2 (ja) 2016-08-23 2017-04-04 複合電子部品

Country Status (2)

Country Link
JP (1) JP6494125B2 (ja)
KR (1) KR101872596B1 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5232562B2 (ja) * 2008-07-31 2013-07-10 東光株式会社 積層型電子部品
KR101174327B1 (ko) * 2008-09-30 2012-08-16 티디케이가부시기가이샤 복합 전자 디바이스, 그 제조 방법, 및 복합 전자 디바이스의 접속 구조
KR101012965B1 (ko) 2008-10-20 2011-02-08 주식회사 아모텍 복합소자
JP5506691B2 (ja) * 2008-11-21 2014-05-28 昭和電工株式会社 放電ギャップ充填用樹脂組成物および静電放電保護体
JP2011049418A (ja) * 2009-08-28 2011-03-10 Panasonic Corp コモンモードノイズフィルタ
JP2012084629A (ja) * 2010-10-08 2012-04-26 Murata Mfg Co Ltd コイル装置
CN203895212U (zh) * 2011-10-18 2014-10-22 株式会社村田制作所 复合电子元器件
KR20150055444A (ko) * 2013-11-13 2015-05-21 삼성전기주식회사 공통 모드 필터
KR101983159B1 (ko) * 2013-11-28 2019-05-28 삼성전기주식회사 코일 부품 및 이의 제조 방법
JP2015138932A (ja) * 2014-01-24 2015-07-30 Tdk株式会社 静電気保護部品
KR20160024262A (ko) * 2014-08-25 2016-03-04 삼성전기주식회사 공통 모드 필터 및 그 제조 방법

Also Published As

Publication number Publication date
KR20180022029A (ko) 2018-03-06
KR101872596B1 (ko) 2018-06-28
JP2018032843A (ja) 2018-03-01

Similar Documents

Publication Publication Date Title
US11894195B2 (en) Electronic component
US10170242B2 (en) Composite electronic component, method of manufacturing the same, board for mounting thereof, and packaging unit thereof
KR102025708B1 (ko) 칩 전자부품 및 그 실장기판
JP2018056505A (ja) 表面実装型のコイル部品
JP6828955B2 (ja) 積層セラミック電子部品及びその実装基板
KR102029500B1 (ko) 복합 전자부품 및 그 실장 기판
KR101892802B1 (ko) 적층형 커패시터 및 그 실장 기판
US20160099102A1 (en) Electronic component
KR101504002B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR102127809B1 (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR20150089279A (ko) 칩형 코일 부품
KR20190068082A (ko) 복합 전자 부품
JP2018206950A (ja) コイル部品
JP2005260137A (ja) 静電気対策部品
KR101548879B1 (ko) 칩 부품 및 이의 실장 기판
JP6494125B2 (ja) 複合電子部品
JP6864113B2 (ja) 感電保護素子、その製造方法及びこれを具備した携帯用電子装置
KR102437806B1 (ko) 복합 전자 부품 및 그 실장 기판
KR20150089211A (ko) 칩형 코일 부품
JP6620307B2 (ja) 複合部品
KR102127810B1 (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR101963294B1 (ko) 복합 전자부품 및 그 실장 기판
WO2012108122A1 (ja) コンデンサアレイ、及び、コンデンサアレイの実装方法
JP2012079923A (ja) 過電圧保護部品およびこれを用いた複合電子部品
JP2010140702A (ja) サージアブソーバ及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190304

R150 Certificate of patent or registration of utility model

Ref document number: 6494125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250