JP6489127B2 - サーミスタ、電子装置およびサーミスタの製造方法 - Google Patents
サーミスタ、電子装置およびサーミスタの製造方法 Download PDFInfo
- Publication number
- JP6489127B2 JP6489127B2 JP2016561883A JP2016561883A JP6489127B2 JP 6489127 B2 JP6489127 B2 JP 6489127B2 JP 2016561883 A JP2016561883 A JP 2016561883A JP 2016561883 A JP2016561883 A JP 2016561883A JP 6489127 B2 JP6489127 B2 JP 6489127B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- external electrode
- ceramic layer
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
セラミックからなる素体と、
前記素体の第1面に互いに離隔して配置される第1外部電極および第2外部電極と、
前記素体の内部に配置されて前記第1外部電極および前記第2外部電極と導通される内部電極と
を備える。
前記サーミスタと、
前記サーミスタを覆う絶縁部材と
を備える。
第1セラミック層と内部電極と第2セラミック層と第1外部電極および第2外部電極とを少なくとも順に厚さ方向に積層して、積層体を作製する積層工程と、
前記積層体を焼成して、焼成体を作製する焼成工程と
を備える。
前記積層工程では、さらに、前記第1外部電極および前記第2外部電極を覆うように前記第2セラミック層上に第3セラミック層を積層して、前記積層体を作製し、
前記研削工程では、前記第1外部電極および前記第2外部電極を前記第3セラミック層から露出させるように、少なくとも前記第3セラミック層の一部を研削する。
前記研削工程の後に、
前記第1セラミック層の前記内部電極と反対側に第1保護層を設けると共に、前記第1外部電極および前記第2外部電極を覆うように前記第2セラミック層上に第2保護層を設ける保護工程と、
前記第1外部電極および前記第2外部電極を前記第2保護層から露出させるように、少なくとも前記第2保護層の一部を研削する保護層研削工程と
を有する。
前記研削工程の前に、前記第1外部電極および前記第2外部電極を覆うように前記第2セラミック層上に第2保護層を設ける上側保護工程と、
前記研削工程の後に、前記第1セラミック層の前記内部電極と反対側に第1保護層を設ける下側保護工程と、
前記下側保護工程の後に、前記第1外部電極および前記第2外部電極を前記第2保護層から露出させるように、少なくとも前記第2保護層の一部を研削する保護層研削工程と
を有する。
複数のサーミスタを製造する方法であって、
前記積層工程では、1つのサーミスタの領域に対応する前記内部電極、前記第1外部電極および前記第2外部電極を、複数組設け、
前記研削工程の後に、前記焼成体を1つのサーミスタの領域毎に切断する切断工程を有する。
図1Aは、本発明の第1実施形態のサーミスタを示す平面図である。図1Bは、サーミスタの断面図である。図1Aと図1Bに示すように、サーミスタ1は、素体10と、素体10の表面から露出する第1外部電極21および第2外部電極22と、素体10の内部に配置される内部電極30とを有する。
図3は、本発明の第2実施形態のサーミスタを示す断面図である。なお、第2実施形態において、第1実施形態と同一の符号は、第1実施形態と同じ構成であるため、その説明を省略する。
図5は、本発明の第3実施形態のサーミスタを示す断面図である。なお、第3実施形態において、第1実施形態と同一の符号は、第1実施形態と同じ構成であるため、その説明を省略する。
図7は、本発明の第4実施形態のサーミスタを示す断面図である。なお、第4実施形態において、第2実施形態と同一の符号は、第2実施形態と同じ構成であるため、その説明を省略する。
図9は、本発明の第5実施形態のサーミスタを示す断面図である。なお、第5実施形態において、第4実施形態と同一の符号は、第4実施形態と同じ構成であるため、その説明を省略する。
図11Aから図11Dは、本発明の第6実施形態のサーミスタの製造方法を示す断面図である。なお、第6実施形態において、第1実施形態と同一の符号は、第1実施形態と同じ構成であるため、その説明を省略する。
図12Aから図12Dは、本発明の第7実施形態のサーミスタの製造方法を示す断面図である。なお、第7実施形態において、第2実施形態と同一の符号は、第2実施形態と同じ構成であるため、その説明を省略する。
図13Aから図13Eは、本発明の第8実施形態のサーミスタの製造方法を示す断面図である。なお、第8実施形態において、第3実施形態と同一の符号は、第3実施形態と同じ構成であるため、その説明を省略する。
図14Aから図14Eは、本発明の第9実施形態のサーミスタの製造方法を示す断面図である。なお、第9実施形態において、第4実施形態と同一の符号は、第4実施形態と同じ構成であるため、その説明を省略する。
図15Aから図15Hは、本発明の第10実施形態のサーミスタの製造方法を示す断面図である。なお、第10実施形態において、第5実施形態と同一の符号は、第5実施形態と同じ構成であるため、その説明を省略する。
図16Aは、本発明のサーミスタを含む電子装置を示す斜視図である。図16Bは、図16AのA−A断面図である。なお、第11実施形態において、第1実施形態と同一の符号は、第1実施形態と同じ構成であるため、その説明を省略する。
10 素体
10a 第1面
10b 第2面
11 第1セラミック層
12 第2セラミック層
13 第3セラミック層
21 第1外部電極
22 第2外部電極
30 内部電極
41 第1保護層
42 第2保護層
45 めっき層
50,50A〜50I 積層体
51,51A〜51I 焼成体
100 サーミスタセンサ(電子装置)
128 絶縁部材
T1 サーミスタの厚さ
Claims (13)
- セラミックからなる素体と、
前記素体の第1面に互いに離隔して配置される第1外部電極および第2外部電極と、
前記素体の内部に配置されて前記第1外部電極および前記第2外部電極と導通される内部電極と
を備え、
前記素体の前記第1面は、研削面を有し、
前記素体の第1面と前記第1外部電極および前記第2外部電極の上面とは、同一面である、サーミスタ。 - 前記素体の前記第1面と反対側の第2面に第1保護層を有する、請求項1に記載のサーミスタ。
- サーミスタの厚さは、30μm以上で、かつ、100μm以下である、請求項1または2に記載のサーミスタ。
- 前記素体の前記第1面における前記第1外部電極と前記第2外部電極との間の領域に第2保護層を有する、請求項1から3の何れか一つに記載のサーミスタ。
- 前記第2保護層は、前記素体の前記第1面における前記第1外部電極および前記第2外部電極と重なる領域を除く全領域に設けられている、請求項4に記載のサーミスタ。
- 請求項1から5の何れか一つに記載のサーミスタと、
前記サーミスタを覆う絶縁部材と
を備える、電子装置。 - 第1セラミック層と内部電極と第2セラミック層と第1外部電極および第2外部電極とを少なくとも順に厚さ方向に積層して、積層体を作製する積層工程と、
前記積層体を焼成して、焼成体を作製する焼成工程と
を備え、
前記焼成工程の後に、前記焼成体の一部を厚さ方向に研削する研削工程を備え、
前記積層工程では、さらに、前記第1外部電極および前記第2外部電極を覆うように前記第2セラミック層上に第3セラミック層を積層して、前記積層体を作製し、
前記研削工程では、前記第1外部電極および前記第2外部電極を前記第3セラミック層から露出させるように、少なくとも前記第3セラミック層の一部を研削する、サーミスタの製造方法。 - 前記焼成工程と前記研削工程との間に、前記第1セラミック層の前記内部電極と反対側に第1保護層を設ける保護工程を有する、請求項7に記載のサーミスタの製造方法。
- 第1セラミック層と内部電極と第2セラミック層と第1外部電極および第2外部電極とを少なくとも順に厚さ方向に積層して、積層体を作製する積層工程と、
前記積層体を焼成して、焼成体を作製する焼成工程と
を備え、
前記焼成工程の後に、前記焼成体の一部を厚さ方向に研削する研削工程を備え、
前記研削工程では、前記内部電極を前記第1セラミック層から露出させないように、前記第1セラミック層の一部を研削する、サーミスタの製造方法。 - 前記研削工程の後に、前記第1セラミック層の前記内部電極と反対側に第1保護層を設ける保護工程を有する、請求項9に記載のサーミスタの製造方法。
- 前記研削工程の後に、
前記第1セラミック層の前記内部電極と反対側に第1保護層を設けると共に、前記第1外部電極および前記第2外部電極を覆うように前記第2セラミック層上に第2保護層を設ける保護工程と、
前記第1外部電極および前記第2外部電極を前記第2保護層から露出させるように、少なくとも前記第2保護層の一部を研削する保護層研削工程と
を有する、請求項9に記載のサーミスタの製造方法。 - 前記研削工程の前に、前記第1外部電極および前記第2外部電極を覆うように前記第2セラミック層上に第2保護層を設ける上側保護工程と、
前記研削工程の後に、前記第1セラミック層の前記内部電極と反対側に第1保護層を設ける下側保護工程と、
前記下側保護工程の後に、前記第1外部電極および前記第2外部電極を前記第2保護層から露出させるように、少なくとも前記第2保護層の一部を研削する保護層研削工程と
を有する、請求項9に記載のサーミスタの製造方法。 - 複数のサーミスタを製造する方法であって、
第1セラミック層と内部電極と第2セラミック層と第1外部電極および第2外部電極とを少なくとも順に厚さ方向に積層して、積層体を作製する積層工程と、
前記積層体を焼成して、焼成体を作製する焼成工程と
を備え、
前記焼成工程の後に、前記焼成体の一部を厚さ方向に研削する研削工程を備え、
前記積層工程では、1つのサーミスタの領域に対応する前記内部電極、前記第1外部電極および前記第2外部電極を、複数組設け、
前記研削工程の後に、前記焼成体を1つのサーミスタの領域毎に切断する切断工程を有し、
前記焼成工程と前記切断工程との間に、前記第1セラミック層の前記内部電極と反対側に第1保護層を設ける保護工程を有する、サーミスタの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014239079 | 2014-11-26 | ||
JP2014239079 | 2014-11-26 | ||
PCT/JP2015/082883 WO2016084782A1 (ja) | 2014-11-26 | 2015-11-24 | サーミスタ、電子装置およびサーミスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016084782A1 JPWO2016084782A1 (ja) | 2017-08-31 |
JP6489127B2 true JP6489127B2 (ja) | 2019-03-27 |
Family
ID=56074342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016561883A Active JP6489127B2 (ja) | 2014-11-26 | 2015-11-24 | サーミスタ、電子装置およびサーミスタの製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6489127B2 (ja) |
TW (1) | TWI587324B (ja) |
WO (1) | WO2016084782A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023074616A1 (ja) * | 2021-11-01 | 2023-05-04 | 株式会社大真空 | サーミスタ搭載型圧電振動デバイス |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10261507A (ja) * | 1997-03-18 | 1998-09-29 | Murata Mfg Co Ltd | サーミスタ素子 |
JPH11283804A (ja) * | 1998-03-31 | 1999-10-15 | Murata Mfg Co Ltd | 抵抗器 |
JP2002198202A (ja) * | 2000-12-26 | 2002-07-12 | Murata Mfg Co Ltd | 多連チップ抵抗器及びその製造方法 |
DE112005001022B4 (de) * | 2005-01-06 | 2014-08-21 | Murata Manufacturing Co., Ltd. | Verfahren zur Herstellung eines piezoelektrischen Aktuators und piezoelektrischer Aktuator |
JP4492737B2 (ja) * | 2008-06-16 | 2010-06-30 | 株式会社村田製作所 | 電子部品 |
-
2015
- 2015-11-12 TW TW104137402A patent/TWI587324B/zh active
- 2015-11-24 JP JP2016561883A patent/JP6489127B2/ja active Active
- 2015-11-24 WO PCT/JP2015/082883 patent/WO2016084782A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2016084782A1 (ja) | 2017-08-31 |
WO2016084782A1 (ja) | 2016-06-02 |
TWI587324B (zh) | 2017-06-11 |
TW201629995A (zh) | 2016-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5206440B2 (ja) | セラミック電子部品 | |
US10964479B2 (en) | Electronic component | |
CN110098050B (zh) | 电子部件 | |
JP4929487B2 (ja) | 積層セラミック電子部品 | |
CN110098049B (zh) | 电子部件 | |
CN109727768B (zh) | 电子部件 | |
US20180268998A1 (en) | Electronic component | |
CN110098046B (zh) | 电子部件 | |
US11335505B2 (en) | Electronic component | |
US10600570B2 (en) | Electronic component | |
US10622150B2 (en) | Electronic component and electronic component device | |
JP6740874B2 (ja) | 電子部品 | |
JP6489128B2 (ja) | 電子部品の製造方法、電子部品および電子装置 | |
JP5786751B2 (ja) | 積層電子部品 | |
JP6489127B2 (ja) | サーミスタ、電子装置およびサーミスタの製造方法 | |
JP6338011B2 (ja) | 基板埋め込み用ntcサーミスタおよびその製造方法 | |
JP2018041904A (ja) | 電子部品装置 | |
JP6100617B2 (ja) | 多層配線基板およびプローブカード用基板 | |
JP2009176829A (ja) | 電子部品 | |
JP2013153119A (ja) | 積層インダクタ | |
JP6942989B2 (ja) | 電子部品 | |
JP2021057478A (ja) | 電子部品 | |
JP2012009680A (ja) | セラミック電子部品 | |
JP6933061B2 (ja) | 電子部品及び電子部品装置 | |
JP2016154185A (ja) | 電子部品実装用パッケージ、電子装置および電子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6489127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |