JP6445192B1 - 電源装置、および、電源装置の制御方法 - Google Patents
電源装置、および、電源装置の制御方法 Download PDFInfo
- Publication number
- JP6445192B1 JP6445192B1 JP2017566042A JP2017566042A JP6445192B1 JP 6445192 B1 JP6445192 B1 JP 6445192B1 JP 2017566042 A JP2017566042 A JP 2017566042A JP 2017566042 A JP2017566042 A JP 2017566042A JP 6445192 B1 JP6445192 B1 JP 6445192B1
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- node
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J3/00—Circuit arrangements for ac mains or ac distribution networks
- H02J3/10—Constant-current supply systems
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/26—Modifications for temporary blocking after receipt of control pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0045—Full bridges, determining the direction of the current through the load
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Inverter Devices (AREA)
Abstract
Description
電源から電力を供給され、電流を出力する出力回路と、
前記出力回路の電流の出力動作を制御する駆動回路と、
前記出力回路の過電流を検出すると検出信号を第1ノードに出力する過電流検出回路と、
前記第1ノードに入力された前記検出信号に基づいて、前記出力回路の前記出力動作を前記制御信号に拘わらず強制的にオフするためのオフ固定信号を出力ノードから前記駆動回路に出力するオフ固定回路と、
前記出力回路の前記出力動作を制御するための制御信号を前記駆動回路に出力することで、前記駆動回路により前記出力回路の前記出力動作を制御するとともに、前記検出信号が入力されるようになっている制御部と、を備え、
前記駆動回路は、前記オフ固定信号に応じて、前記出力回路の前記出力動作を前記制御信号に拘わらず強制的にオフにし、
前記制御部は、前記検出信号が入力されてからオフ期間の経過後に、前記出力回路の前記出力動作の強制的なオフを解除するための解除信号を前記オフ固定回路に出力し、
前記オフ固定回路は、前記解除信号に応じて前記オフ固定信号の出力を停止して、前記駆動回路が前記制御信号に基づいて前記出力回路の前記出力動作を制御する通常動作に復帰させることを特徴とする。
前記オフ固定回路は、
前記第1ノードに入力された前記検出信号を前記オフ固定信号として前記駆動回路に出力し、
その後、前記解除信号の入力に応じて、前記オフ固定信号の出力を停止するように前記第1ノードの電位を制御する
ことを特徴とする。
前記制御部は、
出力した前記解除信号をフィードバックし、フィードバックされた前記解除信号に異常があるか否かを検出し、
前記解除信号の異常を検出した場合には、前記制御信号により前記駆動回路を制御して、前記出力回路の前記出力動作を停止させる
ことを特徴とする。
前記過電流検出回路は、
前記出力回路に前記出力動作による過電流を検出しない場合には、前記検出信号を前記第1ノードに出力しない
ことを特徴とする。
前記制御部は、
前記解除信号を出力した後、前記検出信号が入力されていない場合には、前記出力回路の前記出力動作を制御するための制御信号を前記駆動回路に出力することで、前記駆動回路により前記出力回路の前記出力動作を制御する
ことを特徴とする。
前記駆動回路は、
前記制御信号と前記第1ノードの電位に基づいた信号とを演算した論理信号を出力する論理回路と、
前記論理信号に基づいて前記出力回路の電流の出力動作を制御するドライバと、を備える
ことを特徴とする。
前記出力回路は、前記電源から供給される電力を制御して出力するブリッジ回路であることを特徴とする。
前記ブリッジ回路は、
一端が前記電源に接続され、他端が第1の出力端子に接続された第1の出力トランジスタと、
一端が前記電源に接続され、他端が第2の出力端子に接続された第2の出力トランジスタと、
一端が前記第1の出力端子に接続され、他端が固定電位に接続された第3の出力トランジスタと、
一端が前記第2の出力端子に接続され、他端が固定電位に接続され、第4の出力トランジスタと、
一端が前記第3の出力トランジスタの他端に接続され、他端が前記固定電位に接続された第1の検出抵抗と、
一端が前記第4の出力トランジスタの他端に接続され、他端が前記固定電位に接続された第2の検出抵抗と、を備え、
前記過電流検出回路は、前記第1及び第2の検出抵抗に流れる電流を検出することで前記ブリッジ回路が出力する電流の過電流を検出し、この検出結果に応じた前記検出信号を出力し、
前記駆動回路は、通常動作時は、前記制御信号に基づいて前記第1ないし第4の出力トランジスタの動作を制御することで、前記ブリッジ回路の電力の出力動作を制御する
ことを特徴とする。
前記制御部は、前記出力回路の前記出力動作を強制的にオフする前記オフ期間をソフトウエアで設定する
ことを特徴とする。
前記出力ノードが前記第1ノードに接続され、
前記オフ固定回路は、
エミッタが前記電源に接続された第1のPNP型バイポーラトランジスタと、
一端が前記第1のPNP型バイポーラトランジスタのコレクタに接続された第1の制御抵抗と、
コレクタが前記第1の制御抵抗の他端に接続され、エミッタが前記固定電位に接続され、ベースに前記制御部から前記解除信号が入力されるようになっている第1のNPN型バイポーラトランジスタと、
一端が前記電源に接続され、他端が前記第1のPNP型バイポーラトランジスタのベースに接続された第2の制御抵抗と、
一端が前記第2の制御抵抗の他端に接続され、他端が前記第1ノードに接続された第3の制御抵抗と、
コレクタが前記第3の制御抵抗の他端に接続され、エミッタが前記固定電位に接続され、ベースが前記第1の制御抵抗の他端に接続された第2のNPN型バイポーラトランジスタと、を備え、
前記オフ固定回路は、
前記過電流検出回路から出力された前記検出信号に応じて、前記第1ノードの電位に基づいた信号を、前記オフ固定信号として、前記駆動回路に出力し、
一方、前記制御部から出力された前記解除信号に応じて、前記駆動回路への前記オフ固定信号の出力を停止する
ことを特徴とする。
前記過電流検出回路は、
前記出力回路が出力する電流が予め設定された過電流閾値以上になった場合には、前記検出信号を出力し、
前記出力回路が出力する電流が前記過電流閾値未満になった場合には、前記検出信号を出力しない
ことを特徴とする。
前記駆動回路は、
前記過電流検出回路により過電流が検出された場合には、前記第1ノードの前記検出信号に基づいて前記オフ固定回路が出力する前記オフ固定信号に応じて、前記第1ないし第4の出力トランジスタの動作を停止させ、
その後、前記解除信号に基づいた前記オフ固定回路からの前記オフ固定信号の出力停止に応じて前記第1ないし第4の出力トランジスタの動作の停止を解除し、
その後、前記制御信号に基づいて前記第1ないし第4の出力トランジスタの動作を制御することを特徴とする。
前記出力ノードが前記第1ノードに接続され、
前記オフ固定回路は、
一端が前記電源に接続され、他端が前記第1ノードに接続された第1の制御抵抗と、
一端が前記電源に接続された第2の制御抵抗と、
一端が前記第1ノードに接続され、他端が固定電位に接続されたキャパシタと、
エミッタが前記第1ノードに接続され、他端が前記固定電位に接続され、ベースが前記第2の制御抵抗の他端に接続されたPNP型バイポーラトランジスタと、
コレクタが前記第2の制御抵抗の他端に接続され、エミッタが前記固定電位に接続され、 ベースに前記制御部から前記解除信号が入力されるようになっているNPN型バイポーラトランジスタと、を備え、
前記出力ノードが前記第1ノードに接続され、
前記オフ固定回路は、
前記過電流検出回路から出力された前記検出信号に応じて、前記第1ノードの電位に基づいた信号を、前記オフ固定信号として、前記駆動回路に出力し、
一方、前記制御部から出力された前記解除信号に応じて、前記駆動回路への前記オフ固定信号の出力を停止する
ことを特徴とする。
前記オフ固定回路は、
一端が前記電源に接続され、他端が前記出力ノードに接続された第1の制御抵抗と、
一端が前記電源に接続された第2の制御抵抗と、
一端が前記第2の制御抵抗の他端に接続され、他端が前記第1ノードに接続された第3の制御抵抗と、
一端が前記第1の制御抵抗の他端に接続され、他端が固定電位に接続された第1のキャパシタと、
一端が前記第2の制御抵抗の一端に接続され、他端が前記固定電位に接続された第2のキャパシタと、
一端が前記第2の制御抵抗の他端に接続され、他端が前記固定電位に接続された第3のキャパシタと、
一端が前記第2の制御抵抗の他端に接続された第4の制御抵抗と、
コレクタが前記第2のキャパシタの他端に接続され、エミッタが前記固定電位に接続され、 ベースに前記制御部から前記解除信号が入力されるようになっているNPN型バイポーラトランジスタと、
一端が前記第1の制御抵抗の他端に接続され、他端が前記固定電位に接続され、前記第2の制御抵抗の他端の電位が予め設定されたリセット閾値未満である場合には、前記第1のキャパシタの一端と他端との間を導通して前記第1のキャパシタの電荷を放電させ、一方、前記第2の制御抵抗の他端の前記電位が前記リセット閾値以上である場合には、前記第1のキャパシタの一端と他端との間を遮断するリセット回路と、を備え、
前記オフ固定回路は、
前記過電流検出回路から出力された前記検出信号に応じて、前記第1ノードの電位に基づいた信号を、前記オフ固定信号として、前記駆動回路に出力し、
一方、前記制御部から出力された前記解除信号に応じて、前記駆動回路への前記オフ固定信号の出力を停止する
ことを特徴とする。
電源から電力を供給され、電流を出力する出力回路と、前記出力回路の電流の出力動作を制御する駆動回路と、前記出力回路の過電流を検出すると検出信号を第1ノードに出力する過電流検出回路と、前記第1ノードに入力された前記検出信号に基づいて、前記出力回路の前記出力動作を前記制御信号に拘わらず強制的にオフするためのオフ固定信号を出力ノードから前記駆動回路に出力するオフ固定回路と、前記出力回路の前記出力動作を制御するための制御信号を前記駆動回路に出力することで、前記駆動回路により前記出力回路の前記出力動作を制御するとともに、前記検出信号が入力されるようになっている制御部と、を備えた電源装置の制御方法であって、
前記駆動回路により、前記オフ固定信号に応じて、前記出力回路の前記出力動作を前記制御信号に拘わらず強制的にオフにし、
前記制御部により、前記検出信号が入力されてからオフ期間の経過後に、前記出力回路の前記出力動作の強制的なオフを解除するための解除信号を前記オフ固定回路に出力し、
前記オフ固定回路により、前記解除信号に応じて前記オフ固定信号の出力を停止して、前記駆動回路が前記制御信号に基づいて前記出力回路の前記出力動作を制御する通常動作に復帰させる
ことを特徴とする。
そして、例えば、図1に示すように、ブリッジ回路BCは、第1の出力トランジスタTr1と、第2の出力トランジスタTr2と、第3の出力トランジスタTr3と、第4の出力トランジスタTr4と、第1の検出抵抗R1と、第2の検出抵抗R2と、を備える。
このオフ固定回路Yは、例えば、図3に示すように、第1のPNP型バイポーラトランジスタTraと、第1のNPN型バイポーラトランジスタTrbと、第1の制御抵抗Raと、第2の制御抵抗Rbと、第3の制御抵抗Rcと、第2のNPN型バイポーラトランジスタTrcと、を備える。
既述の第1の実施形態では、第1ノードIN1に入力された検出信号SXに基づいて、出力回路OCの出力動作を第1ないし第4の制御信号SC1〜SC4に拘わらず強制的にオフするためのオフ固定信号OUT2を出力ノードNYから駆動回路DCに出力するオフ固定回路Yの回路構成の一例について説明した。
ここで、図5は、変形例1に係る、図1に示すオフ固定回路Yの回路構成の他の例を示す図である。また、図6は、図1に示す出力回路OC(ブリッジ回路BC)が出力する電流Iacと、駆動回路DCが出力する駆動信号SD1〜SD4と、図5に示すオフ固定回路Yの各信号と、の関係の他の例を示す波形図である。なお、図6の例においては、駆動信号SD1〜SD4の波形を簡単のため、1つの波形として表現している。また、図5において、図1の符号と同じ符号は、第1の実施形態と同様の構成を示す。
本変形例2では、オフ固定回路Yの回路構成のさらに他の例について説明する。
ここで、図7は、変形例2に係る、図1に示すオフ固定回路Yの回路構成のさらに他の例を示す図である。また、図8は、図1に示す出力回路OC(ブリッジ回路BC)が出力する電流Iacと、駆動回路DCが出力する駆動信号SD1〜SD4と、図7に示すオフ固定回路Yの各信号と、の関係の他の例を示す波形図である。なお、図8の例においては、駆動信号SD1〜SD4の波形を簡単のため、1つの波形として表現している。また、図7において、図1の符号と同じ符号は、第1の実施形態と同様の構成を示す。なお、本変形例2に係る当該オフ固定回路Y以外の電源装置100の構成は、第1の実施形態と同様である。
OC 出力回路
DC 駆動回路
X 過電流検出回路
Y オフ固定回路
CPU 制御部(マイコン)
BC ブリッジ回路
Tr1 第1の出力トランジスタ
Tr2 第2の出力トランジスタ
Tr3 第3の出力トランジスタ
Tr4 第4の出力トランジスタ
R1 第1の検出抵抗
R2 第2の検出抵抗
AH1 第1のハイサイド論理回路
AH2 第2のハイサイド論理回路
AL1 第1のローサイド論理回路
AL2 第2のローサイド論理回路
DCH ハイサイドドライバ
DCL ローサイドドライバ
Claims (10)
- 電源から電力を供給され、電流を出力する出力回路と、
前記出力回路の電流の出力動作を制御する駆動回路と、
前記出力回路の過電流を検出すると検出信号を第1ノードに出力する過電流検出回路と、
前記第1ノードに入力された前記検出信号に基づいて、前記出力回路の前記出力動作を制御信号に拘わらず強制的にオフするためのオフ固定信号を出力ノードから前記駆動回路に出力するオフ固定回路と、
前記出力回路の前記出力動作を制御するための前記制御信号を前記駆動回路に出力することで、前記駆動回路により前記出力回路の前記出力動作を制御するとともに、前記検出信号が入力されるようになっている制御部と、を備え、
前記駆動回路は、前記オフ固定信号に応じて、前記出力回路の前記出力動作を前記制御信号に拘わらず強制的にオフにし、
前記制御部は、前記検出信号が入力されてからオフ期間の経過後に、前記出力回路の前記出力動作の強制的なオフを解除するための解除信号を前記オフ固定回路に出力し、
前記オフ固定回路は、前記解除信号に応じて前記オフ固定信号の出力を停止して、前記駆動回路が前記制御信号に基づいて前記出力回路の前記出力動作を制御する通常動作に復帰させるものであり、
前記オフ固定回路は、
前記第1ノードに入力された前記検出信号を前記オフ固定信号として前記駆動回路に出力し、
その後、前記解除信号の入力に応じて、前記オフ固定信号の出力を停止するように前記第1ノードの電位を制御するものであり、
前記過電流検出回路は、
前記出力回路に前記出力動作による過電流を検出しない場合には、前記検出信号を前記第1ノードに出力しないものであり、
前記制御部は、
前記解除信号を出力した後、前記検出信号が入力されていない場合には、前記出力回路の前記出力動作を制御するための制御信号を前記駆動回路に出力することで、前記駆動回路により前記出力回路の前記出力動作を制御するものであり、
前記出力ノードが前記第1ノードに接続され、
前記オフ固定回路は、
一端が前記電源に接続され、他端が前記第1ノードに接続された第1の制御抵抗と、 一端が前記電源に接続された第2の制御抵抗と、
一端が前記第1ノードに接続され、他端が固定電位に接続されたキャパシタと、 エミッタが前記第1ノードに接続され、他端が前記固定電位に接続され、ベースが前記第2の制御抵抗の他端に接続されたPNP型バイポーラトランジスタと、
コレクタが前記第2の制御抵抗の他端に接続され、エミッタが前記固定電位に接続され、 ベースに前記制御部から前記解除信号が入力されるようになっているNPN型バイポーラトランジスタと、を備え、
前記出力ノードが前記第1ノードに接続され、
前記オフ固定回路は、
前記過電流検出回路から出力された前記検出信号に応じて、前記第1ノードの電位に基づいた信号を、前記オフ固定信号として、前記駆動回路に出力し、
一方、前記制御部から出力された前記解除信号に応じて、前記駆動回路への前記オフ固定信号の出力を停止することを特徴とする電源装置。 - 前記制御部は、
出力した前記解除信号をフィードバックし、フィードバックされた前記解除信号に異常があるか否かを検出し、
前記解除信号の異常を検出した場合には、前記制御信号により前記駆動回路を制御して、前記出力回路の前記出力動作を停止させる
ことを特徴とする請求項1に記載の電源装置。 - 前記駆動回路は、
前記制御信号と前記第1ノードの電位に基づいた信号とを演算した論理信号を出力する論理回路と、
前記論理信号に基づいて前記出力回路の電流の出力動作を制御するドライバと、を備える
ことを特徴とする請求項1に記載の電源装置。 - 前記出力回路は、前記電源から供給される電力を制御して出力するブリッジ回路であることを特徴とする請求項1に記載の電源装置。
- 前記ブリッジ回路は、
一端が前記電源に接続され、他端が第1の出力端子に接続された第1の出力トランジスタと、
一端が前記電源に接続され、他端が第2の出力端子に接続された第2の出力トランジスタと、
一端が前記第1の出力端子に接続され、他端が固定電位に接続された第3の出力トランジスタと、
一端が前記第2の出力端子に接続され、他端が固定電位に接続され、第4の出力トランジスタと、
一端が前記第3の出力トランジスタの他端に接続され、他端が前記固定電位に接続された第1の検出抵抗と、
一端が前記第4の出力トランジスタの他端に接続され、他端が前記固定電位に接続された第2の検出抵抗と、を備え、
前記過電流検出回路は、前記第1及び第2の検出抵抗に流れる電流を検出することで前記ブリッジ回路が出力する電流の過電流を検出し、この検出結果に応じた前記検出信号を出力し、
前記駆動回路は、通常動作時は、前記制御信号に基づいて前記第1ないし第4の出力トランジスタの動作を制御することで、前記ブリッジ回路の電力の出力動作を制御する
ことを特徴とする請求項4に記載の電源装置。 - 前記制御部は、前記出力回路の前記出力動作を強制的にオフする前記オフ期間をソフトウエアで設定する
ことを特徴とする請求項1に記載の電源装置。 - 前記過電流検出回路は、
前記出力回路が出力する電流が予め設定された過電流閾値以上になった場合には、前記検出信号を出力し、
前記出力回路が出力する電流が前記過電流閾値未満になった場合には、前記検出信号を出力しない
ことを特徴とする請求項1に記載の電源装置。 - 前記駆動回路は、
前記過電流検出回路により過電流が検出された場合には、前記第1ノードの前記検出信号に基づいて前記オフ固定回路が出力する前記オフ固定信号に応じて、前記第1ないし第4の出力トランジスタの動作を停止させ、
その後、前記解除信号に基づいた前記オフ固定回路からの前記オフ固定信号の出力停止に応じて前記第1ないし第4の出力トランジスタの動作の停止を解除し、
その後、前記制御信号に基づいて前記第1ないし第4の出力トランジスタの動作を制御することを特徴とする請求項5に記載の電源装置。 - 電源から電力を供給され、電流を出力する出力回路と、
前記出力回路の電流の出力動作を制御する駆動回路と、
前記出力回路の過電流を検出すると検出信号を第1ノードに出力する過電流検出回路と、
前記第1ノードに入力された前記検出信号に基づいて、前記出力回路の前記出力動作を制御信号に拘わらず強制的にオフするためのオフ固定信号を出力ノードから前記駆動回路に出力するオフ固定回路と、
前記出力回路の前記出力動作を制御するための前記制御信号を前記駆動回路に出力することで、前記駆動回路により前記出力回路の前記出力動作を制御するとともに、前記検出信号が入力されるようになっている制御部と、を備え、
前記駆動回路は、前記オフ固定信号に応じて、前記出力回路の前記出力動作を前記制御信号に拘わらず強制的にオフにし、
前記制御部は、前記検出信号が入力されてからオフ期間の経過後に、前記出力回路の前記出力動作の強制的なオフを解除するための解除信号を前記オフ固定回路に出力し、 前記オフ固定回路は、前記解除信号に応じて前記オフ固定信号の出力を停止して、前記駆動回路が前記制御信号に基づいて前記出力回路の前記出力動作を制御する通常動作に復帰させるものであり、
前記オフ固定回路は、
前記第1ノードに入力された前記検出信号を前記オフ固定信号として前記駆動回路に出力し、
その後、前記解除信号の入力に応じて、前記オフ固定信号の出力を停止するように前記第1ノードの電位を制御するものであり、
前記過電流検出回路は、
前記出力回路に前記出力動作による過電流を検出しない場合には、前記検出信号を前記第1ノードに出力しないものであり、
前記制御部は、
前記解除信号を出力した後、前記検出信号が入力されていない場合には、前記出力回路の前記出力動作を制御するための制御信号を前記駆動回路に出力することで、前記駆動回路により前記出力回路の前記出力動作を制御するものであり、
前記オフ固定回路は、
一端が前記電源に接続され、他端が前記出力ノードに接続された第1の制御抵抗と、
一端が前記電源に接続された第2の制御抵抗と、
一端が前記第2の制御抵抗の他端に接続され、他端が前記第1ノードに接続された第3の制御抵抗と、
一端が前記第1の制御抵抗の他端に接続され、他端が固定電位に接続された第1のキャパシタと、
一端が前記第2の制御抵抗の一端に接続され、他端が前記固定電位に接続された第2のキャパシタと、
一端が前記第2の制御抵抗の他端に接続され、他端が前記固定電位に接続された第3のキャパシタと、
一端が前記第2の制御抵抗の他端に接続された第4の制御抵抗と、
コレクタが前記第4の制御抵抗の他端に接続され、エミッタが前記固定電位に接続され、ベースに前記制御部から前記解除信号が入力されるようになっているNPN型バイポーラトランジスタと、
一端が前記第1の制御抵抗の他端に接続され、他端が前記固定電位に接続され、前記第2の制御抵抗の他端の電位が予め設定されたリセット閾値未満である場合には、前記第1のキャパシタの一端と他端との間を導通して前記第1のキャパシタの電荷を放電させ、一方、前記第2の制御抵抗の他端の前記電位が前記リセット閾値以上である場合には、前記第1のキャパシタの一端と他端との間を遮断するリセット回路と、を備え、
前記オフ固定回路は、
前記過電流検出回路から出力された前記検出信号に応じて、前記第1ノードの電位に基づいた信号を、前記オフ固定信号として、前記駆動回路に出力し、
一方、前記制御部から出力された前記解除信号に応じて、前記駆動回路への前記オフ固定信号の出力を停止する
ことを特徴とする電源装置。 - 電源から電力を供給され、電流を出力する出力回路と、前記出力回路の電流の出力動作を制御する駆動回路と、前記出力回路の過電流を検出すると検出信号を第1ノードに出力する過電流検出回路と、前記第1ノードに入力された前記検出信号に基づいて、前記出力回路の前記出力動作を制御信号に拘わらず強制的にオフするためのオフ固定信号を出力ノードから前記駆動回路に出力するオフ固定回路と、前記出力回路の前記出力動作を制御するための前記制御信号を前記駆動回路に出力することで、前記駆動回路により前記出力回路の前記出力動作を制御するとともに、前記検出信号が入力されるようになっている制御部と、を備えた電源装置の制御方法であって、
前記駆動回路により、前記オフ固定信号に応じて、前記出力回路の前記出力動作を前記制御信号に拘わらず強制的にオフにし、
前記制御部により、前記検出信号が入力されてからオフ期間の経過後に、前記出力回路の前記出力動作の強制的なオフを解除するための解除信号を前記オフ固定回路に出力し、 前記オフ固定回路により、前記解除信号に応じて前記オフ固定信号の出力を停止して、前記駆動回路が前記制御信号に基づいて前記出力回路の前記出力動作を制御する通常動作に復帰させるものであり、
前記オフ固定回路は、
前記第1ノードに入力された前記検出信号を前記オフ固定信号として前記駆動回路に出力し、
その後、前記解除信号の入力に応じて、前記オフ固定信号の出力を停止するように前記第1ノードの電位を制御するものであり、
前記過電流検出回路は、
前記出力回路に前記出力動作による過電流を検出しない場合には、前記検出信号を前記第1ノードに出力しないものであり、
前記制御部は、
前記解除信号を出力した後、前記検出信号が入力されていない場合には、前記出力回路の前記出力動作を制御するための制御信号を前記駆動回路に出力することで、前記駆動回路により前記出力回路の前記出力動作を制御するものであり、
前記出力ノードが前記第1ノードに接続され、
前記オフ固定回路は、
一端が前記電源に接続され、他端が前記第1ノードに接続された第1の制御抵抗と、
一端が前記電源に接続された第2の制御抵抗と、
一端が前記第1ノードに接続され、他端が固定電位に接続されたキャパシタと、
エミッタが前記第1ノードに接続され、他端が前記固定電位に接続され、ベースが前記第2の制御抵抗の他端に接続されたPNP型バイポーラトランジスタと、
コレクタが前記第2の制御抵抗の他端に接続され、エミッタが前記固定電位に接続され、ベースに前記制御部から前記解除信号が入力されるようになっているNPN型バイポーラトランジスタと、を備え、
前記出力ノードが前記第1ノードに接続され、
前記オフ固定回路は、
前記過電流検出回路から出力された前記検出信号に応じて、前記第1ノードの電位に基づいた信号を、前記オフ固定信号として、前記駆動回路に出力し、
一方、前記制御部から出力された前記解除信号に応じて、前記駆動回路への前記オフ固定信号の出力を停止することを特徴とする電源装置の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/028487 WO2019026295A1 (ja) | 2017-08-04 | 2017-08-04 | 電源装置、および、電源装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6445192B1 true JP6445192B1 (ja) | 2018-12-26 |
JPWO2019026295A1 JPWO2019026295A1 (ja) | 2019-08-08 |
Family
ID=64899571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017566042A Active JP6445192B1 (ja) | 2017-08-04 | 2017-08-04 | 電源装置、および、電源装置の制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10333303B2 (ja) |
EP (1) | EP3664272A4 (ja) |
JP (1) | JP6445192B1 (ja) |
CN (1) | CN109804564B (ja) |
WO (1) | WO2019026295A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020195189A (ja) * | 2019-05-27 | 2020-12-03 | 株式会社東芝 | 電流検出回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11921532B2 (en) * | 2021-10-20 | 2024-03-05 | Landis+Gyr Technology, Inc. | Controlling pulsed operation of a power supply during a power outage |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6149614A (ja) * | 1984-08-17 | 1986-03-11 | 富士通株式会社 | 過電流制御回路 |
JP2004304924A (ja) * | 2003-03-31 | 2004-10-28 | Toyota Industries Corp | 電源装置 |
JP2007252165A (ja) * | 2006-03-20 | 2007-09-27 | Mitsubishi Electric Corp | インバータ |
JP2008118834A (ja) * | 2006-11-08 | 2008-05-22 | Toyota Industries Corp | サージ低減回路およびサージ低減回路を備えたインバータ装置 |
JP2010246374A (ja) * | 2009-04-04 | 2010-10-28 | Dyson Technology Ltd | 電気機械のための制御システム |
JP2013247821A (ja) * | 2012-05-29 | 2013-12-09 | Sharp Corp | 過電圧保護回路及び電源装置 |
JP3193936U (ja) * | 2014-06-20 | 2014-10-30 | 群光電能科技股▲ふん▼有限公司 | 出力短絡保護装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000295878A (ja) * | 1999-04-01 | 2000-10-20 | Koyo Seiko Co Ltd | 電動パワーステアリング装置 |
JP5282492B2 (ja) * | 2008-09-03 | 2013-09-04 | 富士電機株式会社 | スイッチング素子駆動回路 |
JP6308519B2 (ja) | 2013-11-29 | 2018-04-11 | 株式会社東芝 | モータ駆動装置及びモータ制御方法 |
CN107408878B (zh) * | 2015-09-30 | 2019-07-30 | 富士电机株式会社 | 多相电力变换装置的控制电路 |
-
2017
- 2017-08-04 CN CN201780002702.5A patent/CN109804564B/zh active Active
- 2017-08-04 EP EP17857634.4A patent/EP3664272A4/en not_active Withdrawn
- 2017-08-04 WO PCT/JP2017/028487 patent/WO2019026295A1/ja unknown
- 2017-08-04 JP JP2017566042A patent/JP6445192B1/ja active Active
- 2017-08-04 US US15/766,430 patent/US10333303B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6149614A (ja) * | 1984-08-17 | 1986-03-11 | 富士通株式会社 | 過電流制御回路 |
JP2004304924A (ja) * | 2003-03-31 | 2004-10-28 | Toyota Industries Corp | 電源装置 |
JP2007252165A (ja) * | 2006-03-20 | 2007-09-27 | Mitsubishi Electric Corp | インバータ |
JP2008118834A (ja) * | 2006-11-08 | 2008-05-22 | Toyota Industries Corp | サージ低減回路およびサージ低減回路を備えたインバータ装置 |
JP2010246374A (ja) * | 2009-04-04 | 2010-10-28 | Dyson Technology Ltd | 電気機械のための制御システム |
JP2013247821A (ja) * | 2012-05-29 | 2013-12-09 | Sharp Corp | 過電圧保護回路及び電源装置 |
JP3193936U (ja) * | 2014-06-20 | 2014-10-30 | 群光電能科技股▲ふん▼有限公司 | 出力短絡保護装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020195189A (ja) * | 2019-05-27 | 2020-12-03 | 株式会社東芝 | 電流検出回路 |
US11199591B2 (en) | 2019-05-27 | 2021-12-14 | Kabushiki Kaisha Toshiba | Current detection circuit |
JP7191767B2 (ja) | 2019-05-27 | 2022-12-19 | 株式会社東芝 | 電流検出回路 |
Also Published As
Publication number | Publication date |
---|---|
EP3664272A4 (en) | 2020-08-12 |
EP3664272A1 (en) | 2020-06-10 |
CN109804564A (zh) | 2019-05-24 |
CN109804564B (zh) | 2023-01-06 |
JPWO2019026295A1 (ja) | 2019-08-08 |
US20190089157A1 (en) | 2019-03-21 |
US10333303B2 (en) | 2019-06-25 |
WO2019026295A1 (ja) | 2019-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5046791B2 (ja) | Led駆動回路 | |
JP2004056982A (ja) | 電源回路 | |
JP6349855B2 (ja) | 駆動装置 | |
KR20130123230A (ko) | Led 드라이버 ic, 그 구동 방법, 및 이를 이용한 led 발광 장치 | |
JP6273894B2 (ja) | Led点灯装置及びled照明装置 | |
JP6445192B1 (ja) | 電源装置、および、電源装置の制御方法 | |
JP6171724B2 (ja) | Led電源装置及びled照明装置 | |
JP5621900B2 (ja) | 入力回路および当該入力回路の集積回路 | |
JP2010277226A (ja) | 直流安定化電源装置及びそれを備えた電子機器 | |
TW201306466A (zh) | 電源控制電路 | |
JP4430280B2 (ja) | 光伝送装置 | |
JP6337716B2 (ja) | スイッチング素子の故障検出回路 | |
JP6922550B2 (ja) | Led点灯装置及びled照明装置 | |
JP2008205662A (ja) | スイッチングアンプ | |
JP2020191229A (ja) | 発光制御装置、光源装置及び投写型映像表示装置 | |
JP2008011585A (ja) | スイッチングレギュレータ | |
US20100033100A1 (en) | Backlight module control system and control method thereof | |
JP2002330064A (ja) | ブートストラップ回路 | |
JP2010123044A (ja) | 過電流保護回路 | |
JP4148243B2 (ja) | 異常検出回路 | |
CN109863675B (zh) | 用于操作切换电源的方法和电路 | |
JP4900321B2 (ja) | 過電流保護回路 | |
TWI767831B (zh) | 用於風扇的驅動裝置以及驅動程式更新方法 | |
JP2008067531A (ja) | スイッチング制御回路 | |
KR101650434B1 (ko) | 모터 구동장치 및 그의 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6445192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |