JP4430280B2 - 光伝送装置 - Google Patents
光伝送装置 Download PDFInfo
- Publication number
- JP4430280B2 JP4430280B2 JP2002115772A JP2002115772A JP4430280B2 JP 4430280 B2 JP4430280 B2 JP 4430280B2 JP 2002115772 A JP2002115772 A JP 2002115772A JP 2002115772 A JP2002115772 A JP 2002115772A JP 4430280 B2 JP4430280 B2 JP 4430280B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- power
- operation state
- optical transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 title claims description 57
- 230000005540 biological transmission Effects 0.000 title claims description 53
- 238000012544 monitoring process Methods 0.000 claims description 20
- 230000006870 function Effects 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000012790 confirmation Methods 0.000 claims 7
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 230000004044 response Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
Description
【発明の属する技術分野】
本発明は光伝送装置に係り、特に装置を構成する回路要素に応じて複数の電源を用いる光伝送装置の改良に関するものである。
【0002】
【従来の技術】
従来の光伝送装置においては、例えば特開平7−210272号公報に記載されているような手法で、電源投入時の誤動作を防止している。すなわち、電源オン時のリセット回路に強制放電回路を設け、電源電圧の瞬降復帰のような状況下においても、受信出力の誤出力をなくすことが開示されている。
【0003】
【発明が解決しようとする課題】
しかしながら、光伝送装置においては、アナログ回路とロジック回路が混在する場合など、それぞれの回路が発生するノイズが互いの回路に干渉しないようにするため、電源を分割して使用することがある。また、複数の集積回路を用いる場合、多様な電源電圧が必要となる。このため、光伝送装置では、装置内の各要素が複数の異なる電源により給電される場合が多い。この場合、それぞれの電源の投入タイミングによって、所望の設定情報を適切に読み込むことができないなど、光伝送装置としての動作の不安定性や誤動作を招く場合がある。
【0004】
本発明の目的は、複数の電源を用いる光伝送装置において、電源投入時に安定した動作が得られる光伝送装置を提供することである。
【0005】
【課題を解決するための手段】
本発明はその一面において、発受光素子と信号をやり取りし光伝送装置としての機能の設定等を行う信号処理回路を備え、光伝送装置内の複数の回路要素が異なる複数の電源から電源供給を受ける光伝送装置において、複数の電源の電圧を監視し、予定の複数の電源電圧が立上がったことを確認した上で、信号処理回路を所定の動作状態に設定する手段を備える。
【0006】
ここで、信号処理回路を所定の動作状態に設定する手段としては、信号処理回路の動作を許可し、又はこれを予定の機能状態に設定することが好適である。
【0007】
本発明は他の一面において、光信号を発光及び/又は受光する発光及び/又は受光素子を含み、装置内の複数の回路要素が異なる複数の電源から電源供給を受ける光伝送装置において、複数の電源の電圧を監視し、予定の複数の電源電圧が立上がったことを確認した上で、光信号の送信及び/又は受信を許可する手段を備える。
【0008】
ここで、光信号の送信及び/又は受信を許可する手段は、装置内のいずれかの個所において、その部分的機能を停止状態から動作状態へ変換すれば良い。
【0009】
本発明は更に他の一面において、発光及び/又は受光素子と、この素子と接続された駆動回路及び/又は増幅回路と、送受信する電気信号の処理を行う信号処理回路とを含み、装置内の複数の回路要素が異なる複数の電源から電源供給を受ける光伝送装置において、複数の電源電圧を監視し、予定の複数の電源電圧が立上がったことを確認し、所定時間後に信号処理回路を所定の動作状態に設定する手段を備える。
【0010】
また、更にその所定時間後に、駆動回路及び/又は増幅回路の動作を許可する手段を付加することが望ましい。
【0011】
このような構成により、複数の電源を用いた光伝送装置において、その電源投入時に、最も遅く立上がった電源の投入タイミングに呼応して、光伝送装置内部の機能回路を所定の動作状態とし、光伝送装置の安定した動作が得られる。
【0012】
【発明の実施の形態】
図1は、本発明の第1の実施形態による光伝送装置100の機能ブロック図である。光伝送装置100は、発光素子1、発光素子駆動回路2、受光素子3、増幅器4、信号処理回路5、記憶装置6、タイマ回路7を備えている。信号処理回路5は、詳細は次に述べるが、送信電気信号および増幅器4の出力信号の符号変換処理や演算処理等を行うもので、その機能は、記憶装置6に記憶された情報に基いて設定される。すなわち、信号処理回路5を所定の動作状態に設定する手段を構成する。この符号変換処理および演算処理の設定情報は、外部から設定情報信号を与えることができ、与えられた情報を記憶装置6に蓄積している。この記憶情報信号が記憶装置6から信号処理回路5に与えられるタイミングは、タイマ回路7からのリセット信号1もしくは外部から必要に応じて入力されるリセット信号2に呼応する構成となっている。
【0013】
ここで、典型的な信号処理回路5について、より詳しく機能を説明しておく。信号処理回路5は、次の機能の全部、複数の機能、又は少なくともひとつの機能を持つ。例えば、▲1▼送受信する電気信号の符号変換処理、▲2▼複数の処理A,B又はCの切替え、▲3▼処理経路の切替え、▲4▼経路ON/OFF又は処理のON/OFF機能(光信号の送信及び/又は受信を許可する手段)、及び▲4▼その他である。これらの機能は、記憶装置6に記憶された記憶情報設定信号を受けて設定され、その機能を果すようになる。したがって、確実に電源83の供給を受けた状態で、上記記憶情報設定信号を貰う必要があり、また、機能が確立するまでに若干の時間を要することが分かる。
【0014】
さて、光伝送装置は、アナログ回路である発光素子1、発光素子駆動回路2、受光素子3及び増幅器4と、ディジタル回路である信号処理回路5、記憶装置6及びタイマ回路7を主たる構成要素としている。これらの各構成要素は、それぞれ異なる電源が必要であり、この実施形態においては、異なる3つの電源81〜83を利用している。電源供給ラインを破線で示すように、電源81、例えばDC5[V]は、発光素子2,発光素子駆動回路3,受光素子4,増幅器5及びタイマ回路7を含むアナログ回路に対して給電している。電源82、例えばDC3.3[V]は、記憶装置6に給電している。電源813、例えばDC1.8[V]は、信号処理回路5に給電している。
【0015】
タイマ回路7より生成されるリセット信号1は、電源投入監視回路(電源投入監視手段)9からの電源投入タイミング信号に呼応している。電源投入監視回路9は、光伝送装置100の各構成要素に電源を供給する複数の電源電圧をモニタしている。ここでは、電源81〜83の3つの電源が、監視の対象となる電源であるとする。電源投入監視回路9は、これら3つの電源の電圧を監視し、すべての電源電圧が立上がると、電源投入タイミング信号を出力する。したがって、電源投入時、投入タイミングが遅い電源に呼応して電源投入タイミング信号が生成される。
【0016】
図2は、電源投入監視回路9の具体的な回路構成の一例である。図2に示す電源投入監視回路9は、ダイオード91〜93、抵抗94、基準電圧器95および比較器96で構成されている。ダイオード91〜93は、各電源81〜83に、それらの電源端子に向う方向に接続されている。これらのダイオード91〜93と抵抗94で構成される回路は、論理積(AND)回路になっており、全ての電源電圧がON状態とならない限り、図2中のa点で示す電位がハイレベルにならない動作である。この結果、複数の電源において最後に投入された電源投入タイミングに呼応して、a点の電位がハイレベルとなる。比較器96は、a点の電位レベルが、基準電圧器95の生成する基準電位よりも大きい場合に、電源投入タイミング信号を生成する。なお、図に示すように、この電源投入監視回路9の電源は、電源81から得ている。
【0017】
図3は、タイマ回路7の具体的な回路構成の一例である。このタイマ回路7は、電源投入監視回路9からの電源投入タイミング信号よりも所定の時間だけ遅れたリセット信号1を出力する。タイマ回路7は、抵抗71、コンデンサ72、基準電圧器73、比較器74で構成される。タイマ回路7に電源投入タイミング信号を入力した場合、図3中のb点で示す電位は、抵抗71とコンデンサ72の積で与えられる時定数で遷移する。比較器74は、b点の電位レベルが、基準電圧器73の生成する基準電位よりも大きい場合に、リセット信号1を生成する。この結果、タイマ回路7は、時定数に応じて電源投入タイミング信号よりも遅れたリセット信号を生成する。
【0018】
図4は、本発明の第1の実施形態による光伝送装置の電源投入シーケンスと各部の応答を示す動作タイムチャートである。同図(a)に電源81の立ち上がりのみを監視した場合、同図(b)に本発明による電源投入監視回路9やタイマ回路7が動作した場合を示す。
【0019】
図4(a1)は、電源81の投入タイミングが、電源82、83に比べて最も遅い場合である。従来のままに、電源投入監視回路9が電源81の投入タイミングのみに呼応するものとすれば、リセット信号1は、電源81の投入タイミングから所定の時間が経過した後に発生する。リセット信号1に伴い、記憶情報信号が信号処理回路5に伝達され、信号処理回路5は所定の設定状態となる。
【0020】
一方、図4(a2)は、電源83の投入タイミングが、電源81、82に比べて最も遅い場合である。リセット信号1および記憶情報信号は、(a1)の場合と同様に電源81に呼応して生成する。しかしながら、記憶情報信号が送出される期間で、電源83が未投入状態にあり、信号処理回路5が動作できない状態となっている。この結果、信号処理回路5は、記憶装置6から記憶情報信号を読み込めず、所定の設定状態になり得ない。
【0021】
このように、複数の電源81〜83を用いているにも拘わらず、いずれかひとつの電源に基いて起動させると、電源投入タイミング条件によって、光伝送装置100が所定の設定状態にならず正常に動作しない場合がある。この結果、従来の光伝送装置は、電源電圧が安定した状態で改めてリセット信号を外部から供給するか、もしくは電源投入シーケンスを限定した上で使用しなければならない。
【0022】
図4(b)に本発明の第1の実施形態による動作を示す。同図(b1)は、電源81の投入タイミングが、電源82、83に比べて最も遅い場合である。このとき、電源投入タイミング信号は、最も遅い投入タイミングの電源81に応答する。電源投入タイミング信号から所定の時間を経た後に、タイマ回路7からリセット信号1が出力され、記憶装置6より記憶情報信号が信号処理回路5に送出される。記憶情報信号が送出されている期間において、全ての電源81〜83が立ち上がり、この時点で光伝送装置100を構成する内部回路が動作可能な状態にあるため、所定の設定状態で安定した動作ができる。
【0023】
また、同図(b2)は、電源83の投入タイミングが、電源81、82に比べて最も遅い場合である。図において、電源投入タイミング信号は、投入タイミングが最も遅い電源83に応答する。この場合も、全ての電源81〜83が投入されて立ち上がり、光伝送装置100を構成する内部回路が動作可能な状態にあるため、所定の設定状態で、安定した動作が期待できる。
【0024】
このように、図1に示す光伝送装置100は、図4(b1)や(b2)の例に示すように、不特定な電源投入タイミングであっても、最も投入タイミングが遅い電源に呼応する。この結果、光伝送装置100を構成する内部回路、特に信号処理回路5や発光素子駆動回路2、増幅器4は、確実にそれらの電源81〜83から給電を受けた状態で、所定の動作指令を受け、安定した動作を得ることができる。
【0025】
図5は、本発明の第2の実施形態による光伝送装置101の機能ブロック図である。図5において図1と同一符号は同一機能部を示し、重複説明は避ける。図1と異なる点は、第2のタイマ回路72を備え、電源投入タイミング信号を受けて所定時間を経た後に、発光素子駆動回路2に光出力許可信号を出力する構成である。第2のタイマ回路72の具体的な回路構成例としては、先に図3で示した回路と同じ構成を用いることができる。また、第2のタイマ回路72の時定数をタイマ回路7の時定数より大きく設定し、光出力許可信号をリセット信号1よりも後に生成するようにした。発光素子駆動回路2は、光出力許可信号を入力されない場合、発光素子1への電流供給を停止し、送信光信号の出力を停止させる。
【0026】
図6は、発光素子駆動回路2の具体的な回路構成の一例である。発光素子駆動回路2は、トランジスタ21〜23、定電流源24、基準電圧器25及び抵抗26から構成されている。トランジスタ21と22は、良く知られている差動接続となっており、差動増幅器を構成している。信号処理回路5からの出力信号に応じて、定電流源24から供給される駆動電流を変調し、トランジスタ21のコレクタを介して発光素子1に変調電流を供給する。定電流原24と差動増幅器を用いることによって、入力信号に対して、速やかに立ち上がり、立ち下がり特性を持ち、かつ安定した電流を発光素子1に供給できる。
【0027】
まず、光出力許可信号が入力されず、正のままの場合、トランジスタ23がON状態となっているため、c点の電位は基準電圧器25の電位よりも低くなっている。この結果、トランジスタ21は完全OFF状態となり、トランジスタ22に定電流が流れている。したがって、発光素子1には電流が供給されず、送信光信号を確実に停止させることができる。
【0028】
次に、3つの電源81〜83がいずれも立ち上がると、図5で電源投入監視回路9の出力である電源投入タイミング信号が発生する。これを受けて、タイマ回路7の設定時限後にリセット信号1が発生し、記憶装置6は、設定された記憶情報設定信号に基いて信号処理回路5を所定の機能状態に設定する。一方、第2のタイマ回路72は、これより遅れて光出力許可信号を発光素子駆動回路2へ伝達する。つまり、発光素子駆動回路2において、光信号の送信及び/又は受信を許可する手段を構成している。したがって、前述した信号処理回路5の所定の機能の設定に若干の時間を要しても、発光素子駆動回路2は、正規の動作が確立した信号処理回路5からの出力信号を受けて、発光素子1を駆動することができる。すなわち、図5に示す光伝送装置101は、信号処理回路5が、未だ記憶装置6から記憶情報信号を読み込めていない状態では、光出力許可信号が入力されず、誤動作することはない。
【0029】
以上の実施例によれば、多電源を用いる光伝送装置において、不特定の電源投入シーケンス条件でも安定に起動できる光伝送装置を実現できる。
【0030】
【発明の効果】
本発明によれば、複数の電源を用いる光伝送装置において、電源投入時に安定した動作が得られる光伝送装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態による光伝送装置100の機能ブロック図。
【図2】本発明に係る電源投入監視回路9の具体的な回路構成の一例。
【図3】本発明に係るタイマ回路7の具体的な回路構成の一例。
【図4】本発明の第1の実施形態による光伝送装置の電源投入時の動作タイムチャート。
【図5】本発明の第2の実施形態による光伝送装置101の機能ブロック図。
【図6】本発明に係る発光素子駆動回路2の具体的な回路構成の一例。
【符号の説明】
100〜101…光伝送装置、1…発光素子、2…発光素子駆動回路、3…受光素子、4…増幅器、5…信号処理回路、6…記憶装置、7…タイマ回路、72…第2のタイマ回路、81〜83…電源、9…電源投入監視回路。
Claims (4)
- 光信号を発光する発光素子と、
この発光素子を送信信号に基いて駆動する駆動回路と、
前記駆動回路の前段で、送信する電気信号の符号変換を含む処理動作を行う信号処理回路と、
前記信号処理回路の前記符号変換処理を含む機能を設定する動作状態設定情報を記憶する記憶装置とを備え、
前記信号処理回路は、前記記憶装置から受取った前記動作状態設定情報に基いて処理動作を行い、
これらの複数の回路要素の各々は、独立した複数の異なる電源から電源供給を受ける光伝送装置であって、
前記複数の異なる電源は、各々独立した電圧立上がりタイミングを持つものであり、
前記複数の電源の電圧を監視し、全てが基準電位まで立上がったとき確認信号を出力する電源投入監視手段と、
この確認信号によって起動され、所定時間後に、前記信号処理回路を前記動作状態設定情報に基づく動作状態に設定するタイマ回路を備えたことを特徴とする光伝送装置。 - 光信号を受光する受光素子と、
この受光素子で受信した電気信号を増幅する増幅回路と、
前記増幅回路の前段で、受信した電気信号の符号変換を含む処理動作を行う信号処理回路と、
前記信号処理回路の前記符号変換処理を含む機能を設定する動作状態設定情報を記憶する記憶装置とを備え、
前記信号処理回路は、前記記憶装置から受取った前記動作状態設定情報に基いて処理動作を行い、
これらの複数の回路要素の各々は、独立した複数の異なる電源から電源供給を受ける光伝送装置であって、
前記複数の異なる電源は、各々独立した電圧立上がりタイミングを持つものであり、
前記複数の電源の電圧を監視し、全てが基準電位まで立上がったとき確認信号を出力する電源投入監視手段と、
この確認信号によって起動され、所定時間後に、前記信号処理回路を前記動作状態設定情報に基づく動作状態に設定するタイマ回路を備えたことを特徴とする光伝送装置。 - 光信号を発光する発光素子と、
この発光素子を送信信号に基いて駆動する駆動回路と、
光信号を受光する受光素子と、
この受光素子で受信した電気信号を増幅する増幅回路と、
送信及び受信する電気信号の符号変換を含む処理動作を行う信号処理回路と、
前記信号処理回路の符号変換処理を含む機能を設定する動作状態設定情報を記憶する記憶装置とを備え、
前記信号処理回路は、前記記憶装置から受取った前記動作状態設定情報に基いて処理動作を行い、
これらの複数の回路要素の各々は、独立した複数の異なる電源から電源供給を受ける光伝送装置であって、
前記複数の異なる電源は、各々独立した電圧立上がりタイミングを持つものであり、
前記複数の電源の電圧を監視し、全てが基準電位まで立上がったとき確認信号を出力する電源投入監視手段と、
この確認信号によって起動され、所定時間後に、前記信号処理回路を前記動作状態設定情報に基づく動作状態に設定するタイマ回路を備えたことを特徴とする光伝送装置。 - 請求項1又は3において、前記確認信号によって起動され、第2の所定時間後に、前記駆動回路に光出力許可信号を出力する第2のタイマ回路を備えたことを特徴とする光伝送装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002115772A JP4430280B2 (ja) | 2002-04-18 | 2002-04-18 | 光伝送装置 |
US10/420,108 US7167654B2 (en) | 2002-04-18 | 2003-04-17 | Optoelectronic transceiver with power voltage supply detection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002115772A JP4430280B2 (ja) | 2002-04-18 | 2002-04-18 | 光伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003309518A JP2003309518A (ja) | 2003-10-31 |
JP4430280B2 true JP4430280B2 (ja) | 2010-03-10 |
Family
ID=29396914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002115772A Expired - Lifetime JP4430280B2 (ja) | 2002-04-18 | 2002-04-18 | 光伝送装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7167654B2 (ja) |
JP (1) | JP4430280B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8667194B2 (en) * | 2003-12-15 | 2014-03-04 | Finisar Corporation | Two-wire interface in which a master component monitors the data line during the preamble generation phase for synchronization with one or more slave components |
US8225024B2 (en) | 2004-03-05 | 2012-07-17 | Finisar Corporation | Use of a first two-wire interface communication to support the construction of a second two-wire interface communication |
US7437078B2 (en) * | 2004-03-05 | 2008-10-14 | Finisar Corporation | Integrated post-amplifier, laser driver, and controller |
US7765348B2 (en) * | 2004-03-05 | 2010-07-27 | Finisar Corporation | Configurable two-wire interface module |
US7420397B2 (en) * | 2004-06-02 | 2008-09-02 | Stmicroelectronics Sa | Low-consumption inhibit circuit with hysteresis |
US20060188266A1 (en) * | 2004-12-28 | 2006-08-24 | Optical Solutions, Inc. | Optical network terminal with wide input range power converter |
WO2006095421A1 (ja) * | 2005-03-09 | 2006-09-14 | Fujitsu Limited | 電源監視・制御方法及び装置 |
JP4933917B2 (ja) * | 2006-06-19 | 2012-05-16 | 株式会社リコー | 電子装置、電子装置の起動方法 |
JP7397582B2 (ja) * | 2019-05-10 | 2023-12-13 | 日本ルメンタム株式会社 | 光通信モジュール |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5359330A (en) | 1976-11-09 | 1978-05-29 | Fuji Electric Co Ltd | Mis-output preventing system |
JPS6157387A (ja) | 1984-08-29 | 1986-03-24 | Honshu Paper Co Ltd | 感熱記録体 |
JPH0760357B2 (ja) | 1988-04-20 | 1995-06-28 | 三菱電機株式会社 | リセツト回路 |
JPH0566862A (ja) | 1991-09-09 | 1993-03-19 | Sumitomo Electric Ind Ltd | 電源投入方法 |
US5323066A (en) * | 1992-06-01 | 1994-06-21 | Motorola, Inc. | Method and apparatus for performing power on reset initialization in a data processing system |
JPH07210272A (ja) | 1994-01-11 | 1995-08-11 | Hitachi Ltd | 電源リセット回路 |
US5818271A (en) * | 1996-04-16 | 1998-10-06 | Exar Corporation | Power-up/interrupt delay timer |
US6204706B1 (en) * | 1998-06-24 | 2001-03-20 | Hewlett-Packard Company | Voltage supervisory circuit for a multi-rail power supply |
US6163183A (en) * | 1999-07-16 | 2000-12-19 | Lucent Technologies, Inc | Multifunction reset for mixed-signal integrated circuits |
JP2002006996A (ja) | 2000-06-16 | 2002-01-11 | Hitachi Ltd | 情報処理システムの電源投入方式 |
US7079775B2 (en) * | 2001-02-05 | 2006-07-18 | Finisar Corporation | Integrated memory mapped controller circuit for fiber optics transceiver |
-
2002
- 2002-04-18 JP JP2002115772A patent/JP4430280B2/ja not_active Expired - Lifetime
-
2003
- 2003-04-17 US US10/420,108 patent/US7167654B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7167654B2 (en) | 2007-01-23 |
US20030228153A1 (en) | 2003-12-11 |
JP2003309518A (ja) | 2003-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7772821B2 (en) | Digital current share bus interface | |
US20030197543A1 (en) | Load-driving semiconductor device | |
CN101034850B (zh) | Dc-dc转换器及其控制电路和控制方法,以及电源单元 | |
JP4430280B2 (ja) | 光伝送装置 | |
US20060139828A1 (en) | Power supply circuit for providing semiconductor integrated circuit device with a plurality of power supply voltages | |
US20020135344A1 (en) | Load driving system and method thereof | |
JP4728741B2 (ja) | ディスチャージ装置及び直流電源システム | |
US7782034B2 (en) | Constant voltage power supply circuit and method of controlling the same | |
JP2002041159A (ja) | 半導体集積回路装置 | |
JP2008081114A (ja) | 制御装置 | |
JP5244447B2 (ja) | 点灯制御装置 | |
JP6445192B1 (ja) | 電源装置、および、電源装置の制御方法 | |
JPH0794878A (ja) | プラグインユニットの電源接続装置 | |
JP2000305637A (ja) | 電源監視回路 | |
US7304465B2 (en) | Power supply circuit capable of efficiently supplying a supply voltage | |
JP4154832B2 (ja) | プログラマブルコントローラの入出力ユニット | |
JP3991542B2 (ja) | プログラマブルコントローラの入出力ユニット | |
JP2000209848A (ja) | 安定化電源回路 | |
JP2001296930A (ja) | 電源装置 | |
JP2005051854A (ja) | 起動処理回路 | |
JP3092126B2 (ja) | 電源切換回路 | |
JP2009159736A (ja) | 電力供給装置及び電力供給方法 | |
JP2869219B2 (ja) | 安定化電源回路 | |
JP2015095979A (ja) | リニアicとロジックicとを備える混載回路への供給電圧を調整する電源電圧遮断回路 | |
JP2003318271A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061110 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091217 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4430280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |