JP5621900B2 - 入力回路および当該入力回路の集積回路 - Google Patents
入力回路および当該入力回路の集積回路 Download PDFInfo
- Publication number
- JP5621900B2 JP5621900B2 JP2013237776A JP2013237776A JP5621900B2 JP 5621900 B2 JP5621900 B2 JP 5621900B2 JP 2013237776 A JP2013237776 A JP 2013237776A JP 2013237776 A JP2013237776 A JP 2013237776A JP 5621900 B2 JP5621900 B2 JP 5621900B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- input
- input circuit
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000004397 blinking Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
- H03K17/7955—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors using phototransistors
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
また、特許文献1から特許文献3のいずれにおいても、NPNオープンコレクタ制御、PNPオープンコレクタ制御について、考慮対応できる文献が存在するがリレー制御まで対応していない。特に、特許文献3は、スイッチが必要となり、スイッチを実装する必要があり、製造コスト面でコストがかかるという問題がある。また、スイッチを実装する場合には、製造コスト(製造工数)およびはんだ屑が発生する怖れもある。
また、入力端子にPNPオープンコレクタ出力が接続された場合、入力端子にかかる外部電源から第1抵抗、フォトカプラ、ツェナーダイオード、接地の順に、電流を流すことができる。
その結果、当該入力回路は、PNPオープンコレクタ出力、NPNオープンコレクタ出力またはリレー出力のいずれにも対応することができ、さらに待機時の消費電力を抑制することができる。
また、部品点数を最小限に抑制できるので、製造コストの増加を抑制することができる。
本発明の実施形態に従う入力回路は、制御機器から入力端子を介して入力された信号を制御対象機器へ与えるための入力回路であって、入力端子側に第4ダイオードのアノードが接続され、第4ダイオードのカソード側に第4抵抗の一端側が接続され、第4抵抗の他端側に第5抵抗の一端側が接続され、第5抵抗の他端側に第6抵抗の一端側が接続され、第6抵抗の他端側が接地され、第5抵抗の他端側であって、第6抵抗の一端側に第5ダイオードのアノードが接続され、第5ダイオードのカソードが入力端子側に接続され、第4抵抗の一端側に第6ダイオードのカソードが接続され、第6ダイオードのアノード側に内部電源端子が設けられ、第4抵抗と並列に、発光素子が接続され、発光素子に対向して受光素子が接続されたものである。
また、入力端子にPNPオープンコレクタ出力が接続された場合、入力端子にかかる外部電源から第4ダイオード、発光素子または第4抵抗、第5抵抗、第6抵抗、接地の順に、電流を流すことができる。
その結果、当該入力回路は、PNPオープンコレクタ出力、NPNオープンコレクタ出力またはリレー出力のいずれにも対応することができ、さらに待機時の消費電力を抑制することができる。
まず、図1は、本発明の第1の参考例に係る入力回路100の一例を示す模式図である。
また、AC入力可能なフォトカプラPCの他端側にツェナーダイオードZD1のカソード側が接続され、ツェナーダイオードZD1のアノード側が接地(GND)される。
また、AC入力可能なフォトカプラPCに対して抵抗R2およびコンデンサCが並列に設けられる。受光端子の両端に出力端子OUT1,OUT2が設けられる。出力端子OUT1,OUT2には、入力回路100外の二次側回路(図示せず)が接続される。
図1の入力回路100においては、外部電源V1と内部電源V2とは、内部電源V2<外部電源V1の関係を有するように設計する。これは、フォトカプラPCのON・OFF制御を行う上で重要であり、ツェナーダイオードZD1のツェナー電圧VZ1は、外部電源V1より小さく、内部電源V2より大きくしている。
つまり、PNPオープンコレクタ出力が入力端子INに接続されたとき、ツェナーダイオードZD1のツェナー電圧VZ1より外部電源V1は大きいため、フォトカプラPCに電流が流れ、フォトカプラPCはONする。他方、NPNオープンコレクタ出力が入力端子INに接続されたとき、ツェナーダイオードZD1のツェナー電圧VZ1より内部電源V2は小さいため、ツェナーダイオードZD1に電流は流れず、フォトカプラPCに電流が流れ、フォトカプラPCはONする。なお、PNPオープンコレクタ出力およびNPNオ−プンコレクタ出力が共に入力端子INに接続されないとき、フォトカプラPCに電流は流れず、フォトカプラPCはOFF状態を維持する。
PNPオープンコレクタ出力が入力端子INに接続されたときにフォトカプラPCに順方向電圧VFPが印加され、且つツェナーダイオードZD1にツェナー電圧VZ1が印加され、さらにNPNオープンコレクタ出力が入力端子INに接続されたときにフォトカプラPCに順方向電圧VFPが印加されるような抵抗値を抵抗R1は有する。
入力端子INに対して入力信号が与えられない場合、入力回路100では、抵抗R1が開放状態にあるためフォトカプラPCには電圧が印加されず、フォトカプラPCはONしない。また、ツェナーダイオードZD1の働きにより内部電源V2からGND側に電流も流れない。
図1に示すように、入力端子INに対してNPNオープンコレクタ出力、またはリレー出力が接続された場合、入力回路100では、内部電源V2、ダイオードD1、フォトカプラPCおよび抵抗R2、抵抗R1、外部電圧V1のGNDの経路(ルート)で電流が流れる。また、NPNオープンコレクタが漏れ電流により動作した場合に、その影響でフォトカプラPCがONし、二次側回路がONにならないように抵抗R2の抵抗値は設定される。
図1に示すように、入力端子INに対してPNPオープンコレクタ出力が接続された場合、入力回路100では、外部電源V1、抵抗R1、フォトカプラPCおよび抵抗R2、ツェナーダイオードZD1、内部電圧GNDの経路(ルート)で電流が流れる。
また、ツェナーダイオードZD1は内部電圧V2では動作しないが、ツェナー電圧VZ1は外部電圧V1に比べ充分小さく設定されており、ツェナーダイオードZD1は外部電圧V1により電流が内部電圧V2のGNDに向かって電流が流れる。このときフォトカプラPCの順方向電圧Vfpが満たされ、二次側回路がONされる。
また、PNPオープンコレクタ出力、NPNオープンコレクタ出力、リレー出力のいずれが接続されてもフォトカプラPCの二次側から出力される電流は一方向である。
なお、図1に示すNPNオープンコレクタ出力、PNPオープンコレクタ出力、リレー出力のいずれも、工作機械、生産ラインのセンサ、シーケンサ(PLC等)、洗車機、エレベータ、エスカレータ等の制御機器等、他の任意の機器の出力であり、入力回路100の出力端子OUT1,OUT2には、二次側回路を有する発光装置、信号表示灯、照明装置、音声報知機器、情報表示機器(LED、ドットマトリクス表示器)、インターフェイスコンバータ、および通信変換器等の任意の装置が接続される。
図2は、図1の入力回路の他の例を示す模式図である。以下、図2の入力回路100が図1の入力回路100と異なる点について説明を行う。
図2の入力回路100においては、図1の入力回路と異なり、外部電源V1と内部電源V2とは、内部電源V2≦外部電源V1の関係を有するように設計する。
また、待機電流を0に限りなく近づける(待機電流≒0)ために、内部電源V2と、ツェナーダイオードZD1のツェナー電圧Vz1、ツェナーダイオードZD2のツェナー電圧Vz2との関係は、内部電圧V2>Vz1+Vz2が条件となる。また、内部電源V2=外部電源V1の関係のときは、ツェナーダイオードZD1のツェナー電圧Vz1、ツェナーダイオードZD2のツェナー電圧Vz2との関係は、同じものであることが望ましい。例えば、内部電圧が5Vまたは12Vであっても、ツェナー電圧7V程度であれば、上記条件を満たす。
図3は、図1の入力回路のさらに他の例を示す模式図である。以下、図3の入力回路100が図1の入力回路100と異なる点について説明を行う。
図3の入力回路100においては、図1の入力回路と同様に、外部電源V1と内部電源V2とは、内部電源V2<外部電源V1の関係を有するように設計する。
次に、図4は、本発明の実施の形態に係る入力回路100の一例を示す模式図である。
図4の入力回路100においては、外部電源V1と内部電源V2とは、内部電源V2<外部電源V1の関係を有するように設計する。これは、PNPオープンコレクタ出力が入力端子INに接続された際に、抵抗R1の両端電圧が、フォトカプラPCの順方向電圧Vfpを満たすようにするためである。
入力端子INに対して入力信号が与えられない場合、入力回路100では、抵抗R1によって、フォトカプラPCの順方向電圧Vfpが制限され、フォトカプラPCには、電流が流れない。したがって、内部電源V2、ダイオードD3、抵抗R1、抵抗R2、抵抗R3の経路(ルート)で電流が流れる。当該電流値は、(5V−0.6V)/560Ω+4.7kΩ+820Ω≒0.72mAとなる。この電流値が待機状態で常に流れる電流となる。また、抵抗R1の両端(一端側および他端側)における電圧値は、0.72mA×820Ω=0.59ボルト(V)であり、フォトカプラPCの両端電圧もこれと等しくなるため、フォトカプラPCの順方向電圧Vfpの値を満たさない。その結果、二次側回路は、ONされない。
図4に示すように、入力端子INに対してNPNオープンコレクタ出力、またはリレー出力が接続された場合、入力回路100では、内部電源V2、ダイオードD3、フォトカプラPCおよび抵抗R1、抵抗R2、ダイオードD2、外部電圧V1のGNDの経路(ルート)で電流が流れる。ここで、抵抗R3の抵抗値を大きく設定しているので、抵抗R3へ電流がほとんど流れない。そして、外部電圧V1のGNDへ向かって電流が流れることで、抵抗R1の両端(一端側および他端側)電圧がフォトカプラPCの順方向電圧Vfpを満たし、二次側回路がONされる。
図4に示すように、入力端子INに対してPNPオープンコレクタ出力が接続された場合、入力回路100では、外部電源V1、ダイオードD1、フォトカプラPCおよび抵抗R1、抵抗R2、抵抗R3、内部電圧GNDの経路(ルート)で電流が流れる。ここで、大きな抵抗値に設定した抵抗R3を経由して電流が流れるが、外部電圧V1は、内部電圧V2と比べて大きい値のため、入力端子INに入力信号が与えられない場合と比較して、大きな電流が流れる。これにより、抵抗R1の両端(一端側および他端側)電圧がフォトカプラPCの順方向電圧Vfpを満たし、二次側回路がONされる。
なお、図4に示すNPNオープンコレクタ出力、PNPオープンコレクタ出力、リレー出力のいずれも、工作機械、生産ラインのセンサ、シーケンサ(PLC等)、洗車機、エレベータ、エスカレータ等の制御機器等、他の任意の機器の出力であり、入力回路100の出力端子OUT1,OUT2には、二次側回路を有する発光装置、信号表示灯、照明装置、音声報知機器、情報表示機器(LED、ドットマトリクス表示器)、インターフェイスコンバータ、および通信変換器等の任意の装置が接続される。
図5は、図4の入力回路の他の例を示す模式図である。以下、図5の入力回路100が図4の入力回路100と異なる点について説明を行う。
PNPオープンコレクタ出力が入力端子INに接続された際の外部電源V1と内部電源V2との関係、NPNオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminの関係は、図4の入力回路100と同じ条件となる。
なお、図1から図5の入力回路100においては、内部電源端子V2inを設けることとしているが、内部電源V2を入力回路100に含めて、内部電源端子V2inを省略してもよい。
110 集積回路
IN 入力端子
C コンデンサ
D1,D2,D3 ダイオード
HD 発光素子
PD 受光素子
R1,R2,R3 抵抗
V2in 内部電源端子
Claims (6)
- 制御機器から入力端子を介して入力された信号を制御対象機器へ与えるための入力回路であって、
前記入力端子側に第4ダイオードのアノードが接続され、前記第4ダイオードのカソード側に第4抵抗の一端側が接続され、第4抵抗の他端側に第5抵抗の一端側が接続され、第5抵抗の他端側に第6抵抗の一端側が接続され、第6抵抗の他端側が接地され、
第5抵抗の他端側であって、前記第6抵抗の一端側に第5ダイオードのアノードが接続され、第5ダイオードのカソードが前記入力端子側に接続され、
前記第4抵抗の一端側に第6ダイオードのカソードが接続され、前記第6ダイオードのアノード側に接続される内部電源をさらに備え、前記内部電源は、前記制御機器における外部電源より低い電圧を有し、
前記第4抵抗と並列に発光素子が接続され、前記発光素子に対向して受光素子が接続されたことを特徴とする入力回路。 - 制御機器から入力端子を介して入力された信号を制御対象機器へ与えるための入力回路であって、
前記入力端子側に第4ダイオードのアノードが接続され、前記第4ダイオードのカソード側に第4抵抗の一端側が接続され、第4抵抗の他端側に第5抵抗の一端側が接続され、第5抵抗の他端側に第1のツェナーダイオードのカソード側が接続され、第1のツェナーダイオードのアノード側が接地され、
第5抵抗の他端側であって、第6抵抗の一端側に第5ダイオードのアノードが接続され、第5ダイオードのカソードが前記入力端子側に接続され、
前記第4抵抗の一端側に第6ダイオードのカソードが接続され、前記第6ダイオードのアノード側に接続される内部電源をさらに備え、前記内部電源は、前記制御機器における外部電源より低い電圧を有し、
前記第4抵抗と並列に発光素子が接続され、前記発光素子に対向して受光素子が接続されたことを特徴とする入力回路。 - 前記第5抵抗の抵抗値は、前記第6抵抗の抵抗値よりも低いことを特徴とする請求項1記載の入力回路。
- 前記第4抵抗は、前記入力端子への入力信号が入力されない場合、少なくとも前記発光素子に電流が流れない抵抗値を有することを特徴とする請求項1乃至3のいずれか1項に記載の入力回路。
- 前記入力端子には、リレー出力信号が入力されることを特徴とする請求項1乃至4のいずれか1項に記載の入力回路。
- 請求項1から請求項5のいずれか1項に記載の入力回路を1または複数個を、一体に集積し、素子化したことを特徴とする集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013237776A JP5621900B2 (ja) | 2011-03-03 | 2013-11-18 | 入力回路および当該入力回路の集積回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011046308 | 2011-03-03 | ||
JP2011046308 | 2011-03-03 | ||
JP2013237776A JP5621900B2 (ja) | 2011-03-03 | 2013-11-18 | 入力回路および当該入力回路の集積回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013502055A Division JP5455100B2 (ja) | 2011-03-03 | 2011-11-11 | 入力回路および当該入力回路の集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014064307A JP2014064307A (ja) | 2014-04-10 |
JP5621900B2 true JP5621900B2 (ja) | 2014-11-12 |
Family
ID=46757441
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013502055A Active JP5455100B2 (ja) | 2011-03-03 | 2011-11-11 | 入力回路および当該入力回路の集積回路 |
JP2013237776A Expired - Fee Related JP5621900B2 (ja) | 2011-03-03 | 2013-11-18 | 入力回路および当該入力回路の集積回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013502055A Active JP5455100B2 (ja) | 2011-03-03 | 2011-11-11 | 入力回路および当該入力回路の集積回路 |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP5455100B2 (ja) |
WO (1) | WO2012117472A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108982897A (zh) * | 2018-08-01 | 2018-12-11 | 华自科技股份有限公司 | 信号检测电路与测量装置以及齿轮测速系统 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086518A (ja) * | 2012-10-23 | 2014-05-12 | Tamagawa Seiki Co Ltd | デジタル信号入力回路 |
KR101622017B1 (ko) * | 2014-01-20 | 2016-05-17 | 엘에스산전 주식회사 | 인버터의 단자 회로 |
WO2019234999A1 (ja) * | 2018-06-05 | 2019-12-12 | パナソニックIpマネジメント株式会社 | 入出力回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6126260A (ja) * | 1984-07-16 | 1986-02-05 | Meidensha Electric Mfg Co Ltd | Gtoサイリスタ |
JPS6186807A (ja) * | 1984-10-05 | 1986-05-02 | Hitachi Ltd | プログラマブルコントロ−ラの入力回路 |
JP2508172B2 (ja) * | 1988-01-29 | 1996-06-19 | オムロン株式会社 | コントロ―ラの入力回路 |
JP2604779Y2 (ja) * | 1993-12-28 | 2000-06-05 | 株式会社ミツバ | 3状態入力回路 |
JPH08265128A (ja) * | 1995-03-22 | 1996-10-11 | Shinko Electric Co Ltd | 信号入力回路 |
JPH10233668A (ja) * | 1997-02-20 | 1998-09-02 | Fuji Electric Co Ltd | 電子装置のディジタル信号入力装置 |
JP3677373B2 (ja) * | 1997-05-28 | 2005-07-27 | シーケーディ株式会社 | 直流入力回路及びプログラマブルコントローラ |
JP2002258917A (ja) * | 2001-03-06 | 2002-09-13 | Fuji Electric Co Ltd | 入力切換え機能付きAS−i用スレーブ |
JPWO2003077232A1 (ja) * | 2002-03-12 | 2005-07-07 | 浩司 齋藤 | 楽音信号用歪み発生装置 |
JP2005143002A (ja) * | 2003-11-10 | 2005-06-02 | Smc Corp | 入力回路 |
JP4475932B2 (ja) * | 2003-12-15 | 2010-06-09 | 株式会社北電子 | 信号入力回路及び信号処理中継装置 |
JP4304091B2 (ja) * | 2004-02-12 | 2009-07-29 | サンクス株式会社 | 信号入力回路及びリレーユニット回路 |
US8170237B2 (en) * | 2005-07-19 | 2012-05-01 | Audioasics A/S | Programmable microphone |
JP5363862B2 (ja) * | 2009-03-31 | 2013-12-11 | パナソニック デバイスSunx株式会社 | センサコントローラ、光電センサシステムおよび光電センサ |
-
2011
- 2011-11-11 WO PCT/JP2011/006312 patent/WO2012117472A1/ja active Application Filing
- 2011-11-11 JP JP2013502055A patent/JP5455100B2/ja active Active
-
2013
- 2013-11-18 JP JP2013237776A patent/JP5621900B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108982897A (zh) * | 2018-08-01 | 2018-12-11 | 华自科技股份有限公司 | 信号检测电路与测量装置以及齿轮测速系统 |
Also Published As
Publication number | Publication date |
---|---|
JP2014064307A (ja) | 2014-04-10 |
JPWO2012117472A1 (ja) | 2014-07-07 |
WO2012117472A1 (ja) | 2012-09-07 |
JP5455100B2 (ja) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5621900B2 (ja) | 入力回路および当該入力回路の集積回路 | |
JP6045366B2 (ja) | 信号入力装置 | |
JP2008298536A (ja) | 接続検知装置 | |
KR101631785B1 (ko) | 인코더 입력 장치 | |
JP2013089411A (ja) | ラッチングリレー駆動回路 | |
JP5244447B2 (ja) | 点灯制御装置 | |
JP6579382B2 (ja) | 断線検知回路及び電気接続箱 | |
JP6445192B1 (ja) | 電源装置、および、電源装置の制御方法 | |
JP2006345136A (ja) | ネットワーク給電装置用測定器 | |
JP2010139308A (ja) | 断線検出回路 | |
JP3838037B2 (ja) | 通信子局及び制御装置 | |
JP2009194956A (ja) | インバータ装置 | |
JP2020187652A (ja) | 電源電圧監視回路及び制御装置 | |
JP6473980B2 (ja) | ユニット | |
JP4648858B2 (ja) | 電池電圧低下検知方法及び電池電圧低下検知装置 | |
JP5414594B2 (ja) | ファントム電源回路 | |
JP2013207879A (ja) | 電源回路 | |
JP4102615B2 (ja) | 信号灯断芯検知回路 | |
JP2005099530A (ja) | レンズ種別切換回路 | |
KR102224138B1 (ko) | 회로 장치 | |
JP2008029072A (ja) | 電源装置の低電圧異常検出回路 | |
JP2008097204A (ja) | 電源回路 | |
JPH1074104A (ja) | 制御装置の入力回路 | |
JP2010028711A (ja) | リレー駆動装置 | |
JP2008108092A (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5621900 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |