JP2008097204A - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP2008097204A JP2008097204A JP2006276663A JP2006276663A JP2008097204A JP 2008097204 A JP2008097204 A JP 2008097204A JP 2006276663 A JP2006276663 A JP 2006276663A JP 2006276663 A JP2006276663 A JP 2006276663A JP 2008097204 A JP2008097204 A JP 2008097204A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- port
- load
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】簡単な回路によって負荷短絡時の素子の発熱を防止できる電源回路を提供する。
【解決手段】トランスTの二次側から取り出される電源ラインFに、NPN型トランジスタQ1とPNP型トランジスタQ2を直列に接続し、トランジスタQ2のON/OFFを制御するNPN型トランジスタQ3と、このトランジスタQ3のON/OFFを制御するマイクロコンピュータMとを設ける。通常動作時は、マイクロコンピュータMから出力されるH(High)信号でトランジスタQ3をONにし、トランジスタQ1,Q2をONにして負荷Lへ通電する。負荷の短絡時は、トランジスタQ3のベースにL(Low)信号が入力され、トランジスタQ1〜Q3が全てOFFとなることで回路の電流を断ち、発熱を防止する。
【選択図】図1
【解決手段】トランスTの二次側から取り出される電源ラインFに、NPN型トランジスタQ1とPNP型トランジスタQ2を直列に接続し、トランジスタQ2のON/OFFを制御するNPN型トランジスタQ3と、このトランジスタQ3のON/OFFを制御するマイクロコンピュータMとを設ける。通常動作時は、マイクロコンピュータMから出力されるH(High)信号でトランジスタQ3をONにし、トランジスタQ1,Q2をONにして負荷Lへ通電する。負荷の短絡時は、トランジスタQ3のベースにL(Low)信号が入力され、トランジスタQ1〜Q3が全てOFFとなることで回路の電流を断ち、発熱を防止する。
【選択図】図1
Description
本発明は、例えばDVD(Digital Versatile Disk)レコーダに用いられる電源回路に関するものである。
DVDレコーダに搭載される電源回路は、一般に、トランスの二次側から取り出される電源ラインにトランジスタを介して負荷を接続し、トランジスタのON/OFFにより負荷への電源供給を制御するように構成されている。このような電源回路に対しては、ショートテストの安全規格が定められている。すなわち、生産現場での検査において、半導体素子やコンデンサなどの回路部品を順次ショート(短絡)状態とし、このときに流れる電流による発熱に基づく回路の温度上昇が所定温度を超えないように規格が定められている。
しかしながら、従来の電源回路のように、負荷へ電源を供給するトランジスタを設けるだけでは、出力端子(負荷端子)に接続されているコンデンサの両端をショートすると、トランジスタに大電流が流れてトランジスタが異常に発熱し、温度上昇が安全規格を満たさなくなる。
これに対して、後掲の特許文献1には、負荷の短絡時にトランジスタに過電流が流れないようにした電源回路が記載されているが、本文献の回路では、トランジスタのコレクタ・エミッタ間が何らかの原因によりショート状態にあると、負荷の短絡時にトランジスタの前段の回路で発熱が生じ、電力ロスが発生するという問題がある。
また、後掲の特許文献2には、負荷の短絡時にトランジスタに流れる過電流を抑制する電源回路が記載されているが、本文献の回路では、トランジスタは所定のデューティでON/OFF動作を行うので、トランジスタに電流が流れる。したがって、トランジスタが発熱するため、特許文献1と同様に電力ロスが発生する。
一方、後掲の特許文献3には、負荷の短絡時にトランジスタが発熱しないようにした電源回路が記載されている。図3は、特許文献3の電源回路を示している。11は電源端子、12は電源スイッチ、13は電源トランス、14は整流回路、15は平滑用コンデンサ、16および17は負荷に電源を供給するトランジスタ、18は負荷、19および20は抵抗、21はフィルタ用コンデンサ、22はツェナーダイオード、23はトランジスタ16の動作を制御するトランジスタ、24はダイオードである。
図3において、負荷18が短絡すると、トランジスタ23のベースが接地されてベース電流が流れるので、トランジスタ23がONとなる。トランジスタ23がONになると、トランジスタ16のベース電位が降下してトランジスタ16はOFFとなり、負荷18への電源供給が断たれるので、負荷18が短絡されてもトランジスタ17には過電流が流れることがない。したがって、負荷18の短絡時にトランジスタ17が発熱しないようにすることができる。
しかしながら、図3に示した特許文献3の回路では、負荷18の短絡時にトランジスタ16,17に電流が流れないようにすることはできるが、トランジスタ16,17をOFF状態にするためには、トランジスタ23をON状態にする必要がある。このため、抵抗19、ダイオード24およびトランジスタ23の経路で電流が流れ、これらの素子で発熱による電力ロスが生じる。
以上のように、特許文献1〜3の電源回路では、いずれも負荷の短絡時に回路の電流を完全に断ち切ることができず、発熱による電力ロスが生じるという問題があった。
本発明は、上述した課題を解決するものであって、その目的とするところは、簡単な回路によって負荷短絡時の素子の発熱を防止できる電源回路を提供することにある。
本発明では、トランスの二次側から取り出される電源ラインにトランジスタを介して負荷を接続し、このトランジスタのON/OFFにより負荷への電源供給を制御する電源回路において、前記トランジスタが、電源ラインに直列に接続されたNPN型の第1のトランジスタと、この第1のトランジスタの前段にあって電源ラインに直列に接続されたPNP型の第2のトランジスタとからなる。また、第2のトランジスタのON/OFFを制御するNPN型の第3のトランジスタと、この第3のトランジスタのON/OFFを制御するマイクロコンピュータとが設けられる。そして、マイクロコンピュータから出力されるH(High)信号で第3のトランジスタをONにすることにより、第1および第2のトランジスタをONにし、負荷の短絡時には、第3のトランジスタのベースにL(Low)信号が入力されることにより、第1ないし第3のトランジスタが全てOFFとなるようにしている。
このようにすることで、負荷の短絡時には、全てのトランジスタがOFFとなり、電流の流れる経路がなくなるので、トランジスタ等の回路素子が発熱せず、電力ロスをなくすことができる。この結果、ショートテストの安全規格を満たすことができる。
本発明においては、マイクロコンピュータが、負荷の短絡時に前記L信号を検出することに基づいて、パワーオフ信号を出力するように構成してもよい。これによると、負荷が短絡した場合に、パワーオフ信号により装置の電源をOFFにして、自動的にスタンバイ(待機)モードへ移行させることができる。
また、本発明において、マイクロコンピュータは、入力ポートと出力ポートの切換が可能な第1のポートと、パワーオフ信号を出力する第2のポートとを備えていてもよい。この場合、第3のトランジスタのコレクタは第1の抵抗を介して第2のトランジスタのベースに接続され、第3のトランジスタのベースは第2の抵抗を介して第1のトランジスタのエミッタに接続され、第1のポートはダイオードおよび第2の抵抗を介して第3のトランジスタのベースに接続される。マイクロコンピュータは、出力ポートとしての第1のポートからH(High)信号を出力して第3のトランジスタをONにすることにより、第1および第2のトランジスタをONにし、第1および第2のトランジスタがONした後は第1のポートを入力ポートに切り換える。また、負荷の短絡時には、第3のトランジスタのベースにL(Low)信号が入力されることにより、第1ないし第3のトランジスタが全てOFFとなるとともに、マイクロコンピュータは、入力ポートとしての第1のポートにL信号が入力されると、第2のポートからパワーオフ信号を出力する。
本発明によれば、簡単な回路によって負荷短絡時の素子の発熱を防止でき、ショートテストの安全規格を満たした電源回路を提供することができる。
以下、本発明の実施形態につき図面を参照しながら説明する。図1は、本発明の実施形態に係る電源回路を示す回路図である。この電源回路は、例えばDVDレコーダに搭載される。Tは電源トランスであって、一次巻線W1と二次巻線W21〜W23を備えている。一次巻線W1は図示しない交流電源や整流回路等に接続されている。二次巻線W21〜W23からは、それぞれ異なる電圧V1〜V3が取り出される。Fは取り出された電圧V1を負荷側に供給するための電源ライン、D1は整流用のダイオード、C1は平滑用のコンデンサである。
Q1はスイッチング用のNPN型トランジスタ(第1のトランジスタ)であって、そのコレクタ・エミッタ回路が電源ラインFに直列に接続され、コレクタとベース間には抵抗R1が接続されている。また、トランジスタQ1のベースは、ツェナーダイオードZを介して接地されている。Q2はトランジスタQ1の前段に設けられたスイッチング用のPNP型トランジスタ(第2のトランジスタ)であって、そのエミッタ・コレクタ回路が電源ラインFに直列に接続され、エミッタとベース間には抵抗R2が接続されている。Q3はトランジスタQ2のON/OFFを制御するNPN型トランジスタ(第3のトランジスタ)であって、このトランジスタQ3のコレクタは抵抗R3(第1の抵抗)を介してトランジスタQ2のベースに接続されているとともに、トランジスタQ3のベースは抵抗R4(第2の抵抗)を介してトランジスタQ1のエミッタに接続されている。また、トランジスタQ3のエミッタは接地されている。
C2は電源回路の出力段に接続されたコンデンサ、Lはモータ等の負荷、MはDVDレコーダの動作を制御するマイクロコンピュータである。マイクロコンピュータMは、トランジスタQ3のON/OFFを制御するための信号を出力するポートP1(第1のポート)と、パワーオフ信号を出力するポートP2(第2のポート)とを備えている。ポートP1は、入力ポートと出力ポートとの切換が可能となっており、ダイオードD2および抵抗R4を介してトランジスタQ3のベースに接続されている。ダイオードD2は、逆流防止用のダイオードである。マイクロコンピュータMには、例えばトランスTの二次側の電圧V2から+5Vの電源が供給されている。なお、マイクロコンピュータMには、このほかにも多数のポートを備えているが、それらは本発明と直接関係しないので、図示を省略してある。
次に、上記構成からなる電源回路の動作について説明する。通常動作時において、リモコン等の操作によりパワーオン信号(P−ON信号)がマイクロコンピュータMに与えられると、マイクロコンピュータMは、ポートP1を出力ポートにして、ポートP1からH(High)信号を出力する。このH信号は、ダイオードD2および抵抗R4を介してトランジスタQ3のベースに与えられ、これによってトランジスタQ3はONとなる。トランジスタQ3がONすると、トランジスタQ2のエミッタからベースへ電流が流れるので、トランジスタQ2がONとなる。トランジスタQ2がONすると、抵抗R1を通してトランジスタQ1のベースからエミッタへ電流が流れるので、トランジスタQ1がONとなる。こうして、トランジスタQ1,Q2がONすることにより、トランスTの二次側の電圧V1が、ダイオードD1およびトランジスタQ1,Q2を介して負荷Lに供給され、負荷Lが動作状態となる。
トランジスタQ1,Q2がONすると、抵抗R4を介してトランジスタQ3のベースに電流が供給されるので、トランジスタQ3はON状態を維持し、トランジスタQ1〜Q3は全てON状態となる。このため、トランジスタQ1,Q2がONした後は、マイクロコンピュータMからのH信号の出力は不要となるので、図2のタイムチャートに示すように、マイクロコンピュータMは、タイミングt1でトランジスタQ1,Q2がONした後、タイミングt2でポートP1を出力ポートから入力ポートに切り換える。これにより、ポートP1は高インピーダンスとなり、信号入力を受け付ける状態となる。
次に、負荷Lが短絡されると、トランジスタQ3のベースは抵抗R4を介して接地されるので、トランジスタQ3のベースにはL(Low)信号が入力される。これによりトランジスタQ3はOFFになる。トランジスタQ3がOFFになると、トランジスタQ2のエミッタからベースへ電流が流れなくなるので、トランジスタQ2がOFFとなる。トランジスタQ2がOFFすると、抵抗R1を通してトランジスタQ1のベースからエミッタへ電流が流れなくなるので、トランジスタQ1がOFFとなる。こうして、負荷短絡時には、図2のタイミングt3に示すように、全てのトランジスタQ1〜Q3がOFF状態となる。
このように、本実施形態の電源回路においては、負荷の短絡時に全てのトランジスタQ1〜Q3がOFFとなり、電流の流れる経路が断たれるので、前述の特許文献1〜3のように負荷短絡時に回路に電流が流れて発熱が生じることがない。したがって、簡単な回路構成によって、トランジスタ等の素子における温度上昇を防止し、ショートテストの安全規格を満たすことができる。
一方、負荷短絡時には、マイクロコンピュータMのポートP1(入力ポート)がダイオードD2を介して接地されるので、ポートP1には図2のようなL信号が入力される。マイクロコンピュータMは、ポートP1にL信号が入力されると、ポートP2から図2のようなパワーオフ信号(P−OFF信号)を出力する。このパワーオフ信号は、DVDレコーダの各部への電源供給を制御するスイッチング素子(図示省略)に与えられ、この信号によってマイクロコンピュータMを除く各部の電源はOFFになる。この結果、DVDレコーダはスタンバイ(待機)モードへ移行する。こうして、負荷が短絡した場合は、マイクロコンピュータMがL信号を検出してパワーオフ信号を出力することで、自動的に装置をスタンバイ状態にすることができる。
上述した実施形態においては、マイクロコンピュータMのポートP1を入力ポートと出力ポートに切換可能としたが、ポートP1はH信号を出力する出力専用ポートとし、負荷短絡時のL信号が入力される入力ポートを別に設けてもよい。
また、上述した実施形態では、本発明の電源回路をDVDレコーダに搭載した例を挙げたが、本発明の電源回路は、DVDレコーダだけに限らず、テレビジョン受像機や、ビデオカセットレコーダ、あるいはこれらの複合機など、各種の電気機器に用いることができる。
T トランス
F 電源ライン
Q1 トランジスタ(第1のトランジスタ)
Q2 トランジスタ(第2のトランジスタ)
Q3 トランジスタ(第3のトランジスタ)
M マイクロコンピュータ
L 負荷
R3 抵抗(第1の抵抗)
R4 抵抗(第2の抵抗)
P1 ポート(第1のポート)
P2 ポート(第2のポート)
F 電源ライン
Q1 トランジスタ(第1のトランジスタ)
Q2 トランジスタ(第2のトランジスタ)
Q3 トランジスタ(第3のトランジスタ)
M マイクロコンピュータ
L 負荷
R3 抵抗(第1の抵抗)
R4 抵抗(第2の抵抗)
P1 ポート(第1のポート)
P2 ポート(第2のポート)
Claims (3)
- トランスの二次側から取り出される電源ラインにトランジスタを介して負荷を接続し、前記トランジスタのON/OFFにより前記負荷への電源供給を制御する電源回路において、
前記トランジスタは、前記電源ラインに直列に接続されたNPN型の第1のトランジスタと、この第1のトランジスタの前段にあって前記電源ラインに直列に接続されたPNP型の第2のトランジスタとからなり、
前記第2のトランジスタのON/OFFを制御するNPN型の第3のトランジスタと、この第3のトランジスタのON/OFFを制御するマイクロコンピュータとが設けられ、
前記第3のトランジスタのコレクタは第1の抵抗を介して第2のトランジスタのベースに接続されているとともに、第3のトランジスタのベースは第2の抵抗を介して第1のトランジスタのエミッタに接続されており、
前記マイクロコンピュータは、入力ポートと出力ポートの切換が可能な第1のポートと、パワーオフ信号を出力する第2のポートとを備え、
前記第1のポートはダイオードおよび前記第2の抵抗を介して第3のトランジスタのベースに接続されており、前記マイクロコンピュータは、出力ポートとしての第1のポートからH(High)信号を出力して第3のトランジスタをONにすることにより、第1および第2のトランジスタをONにし、第1および第2のトランジスタがONした後は第1のポートを入力ポートに切り換え、
負荷の短絡時に、第3のトランジスタのベースにL(Low)信号が入力されることにより、第1ないし第3のトランジスタが全てOFFとなるとともに、前記マイクロコンピュータは、入力ポートとしての第1のポートに前記L信号が入力されると、前記第2のポートからパワーオフ信号を出力することを特徴とする電源回路。 - トランスの二次側から取り出される電源ラインにトランジスタを介して負荷を接続し、前記トランジスタのON/OFFにより前記負荷への電源供給を制御する電源回路において、
前記トランジスタは、前記電源ラインに直列に接続されたNPN型の第1のトランジスタと、この第1のトランジスタの前段にあって前記電源ラインに直列に接続されたPNP型の第2のトランジスタとからなり、
前記第2のトランジスタのON/OFFを制御するNPN型の第3のトランジスタと、この第3のトランジスタのON/OFFを制御するマイクロコンピュータとが設けられ、
前記マイクロコンピュータから出力されるH(High)信号で第3のトランジスタをONにすることにより、第1および第2のトランジスタをONにし、
負荷の短絡時に、第3のトランジスタのベースにL(Low)信号が入力されることにより、第1ないし第3のトランジスタが全てOFFとなるようにしたことを特徴とする電源回路。 - 請求項2に記載の電源回路において、
前記マイクロコンピュータは、負荷の短絡時に前記L信号を検出することに基づいて、パワーオフ信号を出力することを特徴とする電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006276663A JP2008097204A (ja) | 2006-10-10 | 2006-10-10 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006276663A JP2008097204A (ja) | 2006-10-10 | 2006-10-10 | 電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008097204A true JP2008097204A (ja) | 2008-04-24 |
Family
ID=39380005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006276663A Pending JP2008097204A (ja) | 2006-10-10 | 2006-10-10 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008097204A (ja) |
-
2006
- 2006-10-10 JP JP2006276663A patent/JP2008097204A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5315986B2 (ja) | 電源回路および電源システム | |
JP5217544B2 (ja) | スイッチング電源制御用半導体装置、起動回路、およびスイッチング電源装置の起動方法 | |
US20050024102A1 (en) | Relay driving apparatus and method having relay contact turn-on holding function | |
JP2003319649A (ja) | 画像形成装置の電源回路および画像形成装置の電源制御方法 | |
JP2006204082A (ja) | スイッチング電源制御用半導体装置およびスイッチング電源制御用回路 | |
JP2008220056A (ja) | 突入電流防止回路と方法 | |
JP2005210809A (ja) | 電気機器の電源装置 | |
JP2009296790A (ja) | スイッチング電源装置 | |
JP5621900B2 (ja) | 入力回路および当該入力回路の集積回路 | |
JP2008097204A (ja) | 電源回路 | |
JPWO2017068628A1 (ja) | 空気調和機 | |
JP2010142002A (ja) | 電源起動回路及びスイッチング電源装置 | |
JP2005234739A (ja) | シリーズレギュレータ及びそれを用いた電子機器 | |
JP2008108092A (ja) | 電源回路 | |
JP6043130B2 (ja) | スイッチング電源装置及び画像形成装置 | |
JP2010244367A (ja) | 過電流検知回路、レギュレータ回路および電子機器 | |
JP2007170881A (ja) | 電圧監視回路、ゲートドライバー回路およびスイッチング電源回路 | |
JP4112120B2 (ja) | レギュレータ回路 | |
JP2003274652A (ja) | 電源装置 | |
JPH09285121A (ja) | 電源回路 | |
JP7256084B2 (ja) | 電源回路 | |
JP7332532B2 (ja) | スイッチング電源 | |
KR200160752Y1 (ko) | 모니터의 절전모드회로 | |
JP5749211B2 (ja) | スイッチング電源装置及びスイッチング電源装置のプログラム書き込みシステム | |
JP2000060120A (ja) | スイッチング電源装置 |