JP7256084B2

JP7256084B2 - 電源回路

Info

Publication number: JP7256084B2
Application number: JP2019124257A
Authority: JP
Inventors: 伸也後藤; 孝宣佐竹
Original assignee: Mitsubishi Electric Engineering Co Ltd
Current assignee: Mitsubishi Electric Engineering Co Ltd
Priority date: 2019-07-03
Filing date: 2019-07-03
Publication date: 2023-04-11
Anticipated expiration: 2039-07-03
Also published as: JP2021010280A

Description

本発明は、負荷条件に応じてダミー抵抗を開路状態とすることができる電源回路に関するものである。

近年、装置の小型化およびマイコンの高性能化に伴い、装置内部の発熱軽減のために、装置の低消費電力化が求められている。

スイッチング電源回路において、出力側の負荷が無負荷あるいは軽負荷になると、電源回路のスイッチングのＯＮ時間が徐々に短くなっていき、ＯＮ時間が最小の時間となる。一定の出力を二次側へ供給するための最小ＯＮ時間を下回ると、間欠発振に切り替えるか、あるいは発振周波数を可変するものがあった。

無負荷時あるいは軽負荷時における消費電力を抑制し、また間欠発振によるトランスなどの部品から発生する可聴音を抑制し、バースト状のノイズを低減するために、スイッチング電源の二次側に並列に接続されるダミー抵抗を設ける方法がある。

電源の起動後に、マイコンの制御によりダミー抵抗を接続し、起動後に負荷が増加した際にダミー抵抗を切り離すことで、重負荷時の損失を抑える従来技術がある（例えば、特許文献１参照）。

特開２００４－１８７４７５号公報

しかしながら、従来技術には、以下のような課題がある。
特許文献１では、電源出力の上昇に伴い、トランジスタがオンすることでダミー抵抗を接続状態とし、その後、マイコンにより判断してダミー抵抗を切り離す必要があった。ダミー抵抗を接続するための制御回路を有し，制御回路によってダミー抵抗をオンさせるため，電源の起動時には、トランジスタが直ちにオンできない。このため、起動直後にはダミー抵抗へ電流が流れず、電源が０Ｖの状態からダミー抵抗を使うことができず，過渡状態の急峻なオーバーシュートを抑制できないという問題があった。

本発明は、上記の課題を解決するためになされたものであり、外部制御回路からの制御信号なしに、電源の起動直後からダミー抵抗を使用できる電源回路を得ることを目的とする。

本発明に係る電源装置は、一次側に一次側巻線が設けられ、二次側に二次側巻線が設けられたトランスと、二次側において、負荷として接続されるダミー抵抗と、二次側において、ダミー抵抗と直列に接続され、制御信号を受信することで初期状態である閉路状態から開路状態への切り替えが可能なｂ接点スイッチと、ｂ接点スイッチを開路状態に切り替え制御するための制御信号を出力する制御回路とを備え、制御回路は、トランスからの出力として二次側から出力される出力電源の電圧が閾値電圧以上となることで制御信号を出力し、ｂ接点スイッチを閉路状態から開路状態に切り換え制御する機能を有するものである。

本発明によれば、電源回路の二次側へダミー抵抗とｂ接点スイッチによる負荷を接続することで、０Ｖから制御回路なくダミー抵抗を有効にでき、かつ制御信号によりｂ接点スイッチを切断し、ダミー抵抗を切り離す構成を備えている。この結果、外部制御回路からの制御信号なしに、電源の起動直後からダミー抵抗を使用できる電源回路を得ることができる。

本発明の実施の形態１に係る電源回路の回路構成例を示した図である。本発明の実施の形態２に係る電源回路において、ｂ接点スイッチとしてｂ接点リレーを含むｂ接点回路部を用いた場合の例示図である。本発明の実施の形態３に係る電源回路において、ｂ接点スイッチとしてｎチャンネルデプレッション型ＦＥＴを含むｂ接点回路部を用いた場合の例示図である。本発明の実施の形態４に係る電源回路において、ｂ接点スイッチとしてｂ接点半導体スイッチを含むｂ接点回路部を用いた場合の例示図である。本発明の実施の形態５において、ダミーロード断信号を時定数回路で生成する場合の説明図である。本発明の実施の形態６において、ダミーロード断信号をマイコンからの信号として生成する場合の説明図である。本発明の実施の形態７に係る電源回路を、非絶縁の降圧スイッチングレギュレータ回路に適用した場合の例示図である。

以下、本発明の電源回路の好適な実施の形態につき、図面を用いて説明する。

実施の形態１．
図１は、本発明の実施の形態１に係る電源回路の回路構成例を示した図である。本実施の形態１に係る電源回路は、ダミー抵抗６が接続された状態を初期状態とし、負荷条件に応じてダミー抵抗６を開放することができる構成を備えている点を技術的特徴としている。図１は、フライバック方式のスイッチング電源に対して、本発明の技術的特徴である、負荷条件に応じてダミー抵抗６を開放する回路を適用した例示図である。

図１において、一次側に一次側巻線が設けられ、二次側に二次側巻線が設けられたトランス２の一次側には、直流電源である入力電源１０１が接続されているとともに、入力電源１０１と直列にスイッチ１３が接続されている。さらに、トランス２の一次側には、スイッチ１３のＯＮ／ＯＦＦを制御するスイッチング制御回路１が設けられている。

一方、トランス２の二次側には、ダイオード３およびコンデンサ４からなる整流回路が接続されている。ダイオード３のカソードは、電源出力端子１０２に接続されている。電源出力端子１０２には、電源回路から電力の供給を受ける装置が負荷として接続されることになる。

また、トランス２の二次側には、ｂ接点スイッチ７とダミー抵抗６とからなる直列回路が、コンデンサ４と並列に設けられている。なお、「ｂ接点スイッチ」とは、スイッチを操作しない場合に短絡状態（閉路状態）となり、スイッチを操作した場合に開放状態（開路状態）となる接点をいう。

このようなｂ接点スイッチ７は、ダミーロード断回路２０からダミーロード断信号１０３が出力されていない場合には、短絡状態となってダミー抵抗６が接続された閉路状態となる。一方、ｂ接点スイッチ７は、ダミーロード断回路２０から出力されたダミーロード断信号１０３を受信した場合には、開放状態となって、ダミー抵抗６が切り離された開路状態となる。

すなわち、ダミーロード断回路２０は、ｂ接点スイッチ７を、初期状態である閉路状態から開路状態へ切り替えるための制御信号であるダミーロード断信号１０３を出力することができる機能を有する制御回路に相当する。

以上のように構成された本実施の形態１に係る電源回路の動作について、詳細に説明する。スイッチング制御回路１は、入力電源１０１が印加されると、入力電源１０１の電流に応じてスイッチ１３をＯＮ／ＯＦＦするデューティ比を変更する。スイッチング制御回路１によりスイッチ１３がＯＮされることで、トランス２に電流が流れ、電流が流れることでトランス２が励起され、二次側に電圧が出力される。

トランス２の二次側に出力された電圧は、ダイオード３を通じて、電源出力端子１０２に供給される。

ここで、電源出力端子１０２に接続される装置の負荷が、装置の定常稼動時に想定される負荷である場合には、ダミー抵抗６は、無駄な電力消費を招くものであり、接続していない方が望ましい。従って、この場合には、ダミーロード断回路２０からダミーロード断信号１０３が出力される。ダミーロード断信号１０３が出力されることにより、ｂ接点スイッチ７は開放状態となり、ダミー抵抗６は、トランス２の二次側から切り離された開路状態となる。

すなわち、ダミーロード断回路２０は、トランス２の二次側に設けられた電源出力端子１０２から出力される出力電源の電圧が閾値電圧以上となることで、電源出力端子１０２に接続される装置の負荷が定常稼動時に想定される負荷以上になったと判断することができる。そして、ダミーロード断回路２０は、定常稼動時に想定される負荷以上になったと判断できた場合には、制御信号であるダミーロード断信号１０３を出力することで、ｂ接点スイッチ７を閉路状態から開路状態に切り換え制御する。

このように、ダミー抵抗６が不要な場合には、ダミーロード断回路２０からダミーロード断信号１０３を出力させることで、ｂ接点スイッチ７を駆動して非導通状態とし、ダミー抵抗６を非接続とすることができる。この結果、無駄な電力消費を抑えることができる。

なお、ダミーロード断信号１０３は、レベル信号であり、ｂ接点スイッチ７を切り替え制御するための信号として、ハイレベルまたはローレベルの信号であればよい。従って、ダミーロード断信号１０３としては、時定数回路で生成される信号、マイクロコントローラ（以下、マイコンと称す）からのポート信号などが適用可能である。換言すると、ダミーロード断信号１０３を出力するためのダミーロード断回路２０の構成は、特定のものに限られない。

一方、電源出力端子１０２に接続される装置の負荷が、想定よりも軽い軽負荷、あるいは負荷を取り外した等の無負荷の状態となった場合には、出力電圧の上昇、あるいは間欠発振を抑えるために、ダミー抵抗６を接続することが必要となる。

従って、この場合には、ダミーロード断回路２０は、ダミーロード断信号１０３を出力しないようにする。このダミーロード断信号１０３が出力されないことで、ｂ接点スイッチ７は導通状態となり、ダミー抵抗６は、トランス２の二次側へ接続された閉路状態となる。

このように、ダミー抵抗６が必要な場合には、ダミーロード断回路２０からダミーロード断信号１０３を出力させないことで、ｂ接点スイッチ７が駆動されず、導通状態とすることができる。この結果、ダミー抵抗６が接続された閉路状態とすることができ、出力電圧の上昇、および間欠発振を抑制できる。

本実施の形態１においては、スイッチング制御回路１の動作状態にかかわらず、ダミーロード断信号１０３が出力されない限り、ｂ接点スイッチ７を介してダミー抵抗６が接続された状態が維持される。従って、電源出力端子１０２が０Ｖの状態から、ダミー抵抗６が接続された状態とし、一定の負荷を与えることができる。そのため、電源起動時から、外部信号を必要とせず、一定の負荷を接続することができ、軽負荷あるいは無負荷時に起こる電圧上昇および可聴音を抑制できる。

また、ダミー抵抗６は、ダミーロード断信号１０３によってトランス２の二次側から切り離されると、電流が流れなくなる。このため、定常状態においては、ダミー抵抗６が損失要因にはならず、部品の発熱を抑制できる。

一方、軽負荷時においては、電源起動時の０Ｖからダミー抵抗６へ電流を流すことができる。この結果、スイッチングノイズが低周波数となることによるリップル発生が抑制される。

また、定常時においては、ダミーロード断信号１０３がダミーロード断回路２０から出力されることで、ｂ接点スイッチ７が開路となる。この結果、軽負荷時から定常状態へ移行した際に、ダミー抵抗６を切り離し、ダミー抵抗６へ流れる電流を遮断することができ、ダミー抵抗６の損失を低減することができる。

さらに、本実施の形態１におけるｂ接点スイッチ７とダミー抵抗６との直列回路を備えた構成は、トランス２の有無に関わらず、適用できる。従って、非絶縁の回路に対しても、本実施の形態１に係る回路構成を適用できる。

以上のように、実施の形態１によれば、電源起動後の０Ｖの状態からダミー抵抗へ電流を流すことができ、出力電力の上昇および可聴音の発生を抑制できる。また、制御信号によって定常時はダミー抵抗を完全に切断することができ、消費電力を抑えることができる。

なお、上述した実施の形態１では、フライバック方式の絶縁電源回路への適用例を説明した。しかしながら、本発明に係る電源回路は、フォワード方式、プッシュプル方式など、種々の方式に対しても適用可能であり、トポロジは問わない。

また、本発明はダミー抵抗６をｂ接点スイッチ７によって開放させることを特徴とするものである。このため、電源回路のフィードバックの方式は、問わない。

実施の形態２．
先の実施の形態１では、ダミー抵抗６と直列に接続され、ＯＮ／ＯＦＦ切り替えが可能な回路を、単に「ｂ接点スイッチ７」として説明した。本実施の形態２では、ｂ接点スイッチ７として、ｂ接点リレーを含むｂ接点回路部を用いた構成について、詳細に説明する。

図２は、本発明の実施の形態２に係る電源回路において、ｂ接点スイッチ７としてｂ接点リレー３０を含むｂ接点回路部８を用いた場合の例示図である。本実施の形態２に係る電源回路は、図１に示した電源回路のうち、コンデンサ４よりも電源出力端子１０２側の構成部分を、図２の構成に置換したものであり、その他の構成は図１に示したものと同様である。

ｂ接点リレー３０の制御側へ、ＮＰＮトランジスタ１０のコレクタが接続され、ダミーロード断信号１０３の信号線がＮＰＮトランジスタ１０のベースに接続されている。また、ｂ接点リレー３０のスイッチ側には、ダミー抵抗６が直列に接続されている。

このような構成の電源回路においても、先の実施の形態１と同様、ダミーロード断信号１０３がＮＰＮトランジスタ１０のベースに入力されない限り、ｂ接点リレー３０を介してダミー抵抗６が接続された閉路状態が維持される。従って、電源装置の起動直後等の、電源出力端子１０２が０Ｖの状態のときから、ダミー抵抗６が接続され、一定の負荷を与える閉路状態にしておくことができる。

また、本実施の形態２の構成では、ｂ接点スイッチ７として、ｂ接点リレー３０を用いることで、ダミーロード断信号１０３が入力されない限り、ダミー抵抗６に大電流を流すことができる。

実施の形態３．
本実施の形態３では、ｂ接点スイッチ７としてｎチャンネルデプレッション型ＦＥＴ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）を含むｂ接点回路部８を用いた構成について、詳細に説明する。

図３は、本発明の実施の形態３に係る電源回路において、ｂ接点スイッチ７としてｎチャンネルデプレッション型ＦＥＴ５を含むｂ接点回路部８を用いた場合の例示図である。本実施の形態３に係る電源回路は、図１に示した電源回路のうち、コンデンサ４よりも電源出力端子１０２側の構成部分を、図３の構成に置換したものであり、その他の構成は図１に示したものと同様である。

本実施の形態３に係るｂ接点回路部８は、ｎチャンネルデプレッション型ＦＥＴ５、電流制限抵抗９、およびトランジスタ１０を含んで構成されている。トランジスタ１０のベースには、ダミーロード断信号１０３の信号線が接続されている。トランジスタ１０のコレクタには、電流制限抵抗９が接続されている。さらに、トランジスタ１０のコレクタには、ｎチャンネルデプレッション型ＦＥＴ５のゲートが接続されている。

また、ｎチャンネルデプレッション型ＦＥＴ５のソースは、電源出力端子１０２と接続され、ｎチャンネルデプレッション型ＦＥＴ５のドレインは、ダミー抵抗６の一端と接続されている。この結果、ｎチャンネルデプレッション型ＦＥＴ５がＯＮ状態のときにダミー抵抗６に電圧が印加される構成となっている。

従って、ダミーロード断回路２０から出力されたダミーロード断信号１０３に応じて、ダミー抵抗６に電圧が印加されることとなる。具体的には、ｎチャンネルデプレッション型ＦＥＴ５は、ゲート電圧が印加されていない場合、すなわち、ゲートの電位がソースと同程度の場合には、ソースとドレインとの間に電流が流れる閉路状態となる。また、ｎチャンネルデプレッション型ＦＥＴ５は、ゲートに正電圧が印加された場合、すなわち、ソースよりもゲート電圧が低くなった場合には、ソースとドレインとの間が開路状態となる。

このような構成の電源回路においても、先の実施の形態１、２と同様に、ダミーロード断信号１０３が入力されない限り、ｎチャンネルデプレッション型ＦＥＴ５を介してダミー抵抗６が接続された状態が維持される。従って、電源装置の起動直後等の、電源出力端子１０２が０Ｖの状態から、ダミー抵抗６が接続された状態とし、一定の負荷を与える閉路状態にしておくことができる。

また、本実施の形態３の構成では、ｂ接点スイッチとして、ｎチャンネルデプレッション型ＦＥＴ５を用いることで、ダミーロード断信号１０３が入力されない限り、ダミー抵抗６に電流を流すことができる。

実施の形態４.
本実施の形態４では、ｂ接点スイッチ７としてｂ接点半導体スイッチを含むｂ接点回路部８を用いた構成について、詳細に説明する。

図４は、本発明の実施の形態４に係る電源回路において、ｂ接点スイッチ７としてｂ接点半導体スイッチ４０を含むｂ接点回路部８を用いた場合の例示図である。本実施の形態４に係る電源回路は、図１に示した電源回路のうち、コンデンサ４よりも電源出力端子１０２側の構成部分を、図４の構成に置換したものであり、その他の構成は図１に示したものと同様である。

ｂ接点半導体スイッチ４０の制御側へ、ＮＰＮトランジスタ１０のコレクタが接続され、ダミーロード断信号１０３の信号線がＮＰＮトランジスタ１０のベースに接続されている。また、ｂ接点半導体スイッチ４０の駆動側には、ダミー抵抗６が直列に接続されている。

このような構成の電源回路においても、先の実施の形態１と同様、ダミーロード断信号１０３がＮＰＮトランジスタ１０のベースに入力されない限り、ｂ接点半導体スイッチ４０を介してダミー抵抗６が接続された閉路状態が維持される。従って、電源装置の起動直後等の、電源出力端子１０２が０Ｖの状態から、ダミー抵抗６が接続され、一定の負荷を与える状態にしておくことができる。

実施の形態５．
本実施の形態５では、ダミーロード断信号１０３を生成するための具体的な回路構成について説明する。図５は、本発明の実施の形態５において、ダミーロード断信号１０３を時定数回路で生成する場合の説明図である。すなわち、本実施の形態５では、制御回路に相当するダミーロード断回路２０が時定数回路によって構成されている。

図５に示したダミーロード断回路２０は、電流制限抵抗１１とコンデンサ１２とを直列接続することにより構成された時定数回路により、ダミーロード断信号１０３を生成し、ｂ接点スイッチ７に対して出力する。

図５に示したダミーロード断回路２０は、ダミーロード断信号１０３を、時定数回路のコンデンサ１２の電圧として生成している。従って、電源出力端子１０２から出力される電圧に基づいて、時定数回路によって規定される時定数の経過後に、ｂ接点スイッチ７を開放するためのダミーロード断信号１０３を出力することが可能となる。このため、実施の形態５によれば、時定数回路の回路定数により時定数を所望の値に設定することができ、かつマイコンなどの制御装置からの信号が不要となることで、回路の小型化が可能である。

実施の形態６.
本実施の形態６では、先の実施の形態５とは異なる回路構成により、ダミーロード断信号１０３を生成するための具体的な回路構成について説明する。図６は、本発明の実施の形態６において、ダミーロード断信号１０３をマイコンからの信号として生成する場合の説明図である。すなわち、本実施の形態６では、制御回路に相当するダミーロード断回路２０がマイコンによって構成されている。

マイコンは、ダミーロード断信号１０３を生成し、ポートを介して出力する。例えば、マイコンは、電源出力端子１０２の電圧をモニタすることで、起動後に、一定以上の負荷があると考えられる場合には、ポートからダミーロード断信号１０３を出力することができる。この結果、図６に示した回路構成によっても、ｂ接点スイッチ７を開放し、ダミー抵抗６への電流を遮断することができる。

実施の形態７.
本実施の形態７では、本発明の係る電源回路の具体的な適用例として、非絶縁の降圧スイッチングレギュレータ回路に適用する場合について説明する。

図７は、本発明の実施の形態７に係る電源回路を、非絶縁の降圧スイッチングレギュレータ回路１４に適用した場合の例示図である。図７においては、降圧スイッチングレギュレータ回路１４の２次側に、ダミー抵抗６、ｂ接点スイッチ７、およびダミーロード断回路２０を含んで構成された電源回路が接続されている。

降圧スイッチングレギュレータ回路１４が起動後、軽負荷である場合には、ダミーロード断回路２０は、ダミーロード断信号１０３をオフに制御することで、ｂ接点スイッチ７を導通状態とする。この結果、軽負荷時にはダミー抵抗６へ電流が流れる。

一方、降圧スイッチングレギュレータ回路１４の負荷が一定以上になった場合には、ダミーロード断回路２０は、ダミーロード断信号１０３をオンに制御することで、ｂ接点スイッチ７を開放状態とする。この結果、負荷が一定以上になった場合には、ダミー抵抗６へ電流が流れなくなる。

なお、本実施の形態７では、具体的な適用例として、非絶縁の降圧スイッチングレギュレータ回路１４を例示したが、昇圧、反転など、トポロジは問わない。

実施の形態１～７で詳述した本発明に係る電源回路は、安定性または高効率と、負荷応答性との両立が求められるスイッチング電源回路において、適用可能である。また、ＰＬＣ（ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＣｏｎｔｒｏｌｌｅｒ）を適用対象とする場合には、マイコン用電源回路、リモートユニットの電源回路、アナログ入出力回路の絶縁電源回路などに、本発明に係る電源回路を使用することができる。

１スイッチング制御回路、２トランス、３ダイオード、４コンデンサ、５ｎチャンネルデプレッション型ＦＥＴ、６ダミー抵抗、７ｂ接点スイッチ、８ｂ接点回路部、９電流制限抵抗、１０ＮＰＮ型トランジスタ、１１電流制限抵抗、１２コンデンサ、１３スイッチ、１４降圧スイッチングレギュレータ回路、２０ダミーロード断回路（制御回路）、３０ｂ接点リレー、３１保護ダイオード、４０ｂ接点半導体スイッチ、１０１入力電源、１０２電源出力端子、１０３ダミーロード断信号。

Claims

一次側に一次側巻線が設けられ、二次側に二次側巻線が設けられたトランスと、
前記二次側において、負荷として接続されるダミー抵抗と、
前記二次側において、前記ダミー抵抗と直列に接続され、制御信号を受信することで初期状態である閉路状態から開路状態への切り替えが可能なｂ接点スイッチと、
前記ｂ接点スイッチを前記開路状態に切り替え制御するための前記制御信号を出力する制御回路と
を備え、
前記制御回路は、前記トランスからの出力として前記二次側から出力される出力電源の電圧が閾値電圧以上となることで前記制御信号を出力し、前記ｂ接点スイッチを前記閉路状態から前記開路状態に切り換え制御する機能を有する
電源回路。
前記ｂ接点スイッチは、前記初期状態が前記閉路状態であり、前記制御信号により前記閉路状態から前記開路状態への切り替えが可能なｂ接点リレーを含んで構成される
請求項１に記載の電源回路。
前記ｂ接点スイッチは、前記初期状態が前記閉路状態であり、前記制御信号により前記閉路状態から前記開路状態への切り替えが可能なｎチャンネルデプレッション型ＦＥＴを含んで構成される
請求項１に記載の電源回路。
前記制御回路は、マイクロコントローラで構成される
請求項１から３のいずれか１項に記載の電源回路。
前記制御回路は、前記出力電源の電圧を入力とする時定数回路で構成される
請求項１から３のいずれか１項に記載の電源回路。