JP5749211B2 - スイッチング電源装置及びスイッチング電源装置のプログラム書き込みシステム - Google Patents

Description

この発明は、フラッシュメモリやEEPROM等のEPROM（Erasable Programmable Read Only Memory）を有するデジタルプロセッサを内蔵するスイッチング電源装置及びそのプログラム書き込みシステムに関する。

近年、デジタル信号処理を行うマイコン等のデジタルプロセッサを搭載したスイッチング電源装置が多くみられるようになった。これらのスイッチング電源装置は、一般に、組み立てた後、デジタルプロセッサ内のEPROMに制御プログラム（制御用のデータ、プログラム等）を書き込む作業が行われる。組み立て後に制御プログラムを書き込むことの利点として、例えば、電子部品の個体差によってスイッチング電源装置の性能にばらつきが生じた場合、制御プログラムの内容を個別に変更することによって、性能のばらつきを容易に補正することができる点が挙げられる。また、スイッチング電源装置は、組み込まれる電子機器の性格に合わせて、例えば起動開始電圧／起動開始時間、出力電圧設定値などの一部の特性を変更しなければならないケースがあり、そのような場合にも、書き込まれる制御プログラムを変更すれば、ハードウエアの変更を行うことなく容易に対応することができる。

従来、図９に示すように、デジタルプロセッサ１０を搭載したスイッチング電源装置１２に、プログラムライタ１４を内蔵したプログラム書き込み装置１６を外部接続し、デジタルプロセッサ１０内のEPROMに制御プログラムを書き込むスイッチング電源装置のプログラム書き込みシステム１８があった。

スイッチング電源装置１０は、入力電圧が±IN端子間に投入され、主スイッチング素子２０のスイッチング動作により所定の出力電圧に変換し、±OUT端子間に出力する電力変換部を備えている。電力変換部は、入力電圧を断続する主スイッチング素子２０、その断続電圧を変圧する主トランス２２、主トランス２２により変圧された電圧を整流平滑して出力電圧を出力する整流平滑回路２４で構成されている。

スイッチング制御部は、主スイッチング素子２０のオン時間及びオフ時間を制御するデジタルプロセッサ１０、スイッチング動作中にデジタルプロセッサ１０の電源ライン２６に電源電圧を出力する補助電源回路２８、及びデジタルプロセッサ１０の指令に基づいて主スイッチング素子２０を駆動する駆動回路３０とで構成されている。

デジタルプロセッサ１０には、動作用の電源電圧を受けるVdd1端子、信号グランドであるGND1端子が設けられている。また、内部に図示しないEPROMを有し、EPROMに制御プログラムを書き込むためのデジタル信号が入力されるデータ端子であるD11，D12端子が設けられている。Vdd1端子は、補助電源回路２８の出力端に接続されると共に、外部接続端子であるR1端子に接続されている。GND端子は、電力変換部の入力側のグランドである上記−IN端子に接続され、−IN端子を通じて外部接続可能になっている。D11，D12端子は、外部接続端子であるR2，R3端子にそれぞれ接続されている。

補助電源回路２８は、±IN端子間に入力電圧が投入されたときに動作し、入力電圧を電圧供給源として、電源ライン２６にデジタルプロセッサ１０の動作用の電源電圧を出力する。

プログラム書き込み装置１６は、プログラムライタ１４と一定電圧Vrを出力する直流電源３２とで構成されている。プログラムライタ１４には、動作用の電源電圧を受けるVdd2端子、信号グランドであるGND2端子が設けられている。また、デジタルプロセッサ１０のEPROMに制御プログラムを書き込むためのデジタル信号を出力するデータ端子であるD21，D22端子が設けられている。ここで、D21端子から出力されるデジタル信号は、デジタルプロセッサ１０のD11端子に入力すべき信号であり、D22端子から出力されるデジタル信号は、デジタルプロセッサ１０のD12端子に入力すべき信号である。Vdd2端子は、直流電源３２の出力端に接続されると共に外部接続端子であるS1端子に接続され、GND2端子は、外部接続端子であるS4端子に接続されている。D21，D22端子は、外部接続端子であるS2，S3端子にそれぞれ接続されている。

デジタルプロセッサ１０のEPROMに制御プログラムを書き込む作業は、スイッチング電源装置１２が組み立てられた後に行われる。プログラム書き込み作業は、±IN端子に入力電圧を入力しない状態で、スイッチング電源装置１２の外部接続端子であるR1，R2，R3，−IN端子に、プログラム書き込み装置１６の外部接続端子であるS1，S2，S3，S4端子をそれぞれ接続して行う。書き込み作業中は、補助電源回路２８が動作しない。

スイッチング電源装置１２にプログラム書き込み装置１６を接続すると、電源ライン２６に直流電源３２の電圧Vrが入力され、デジタルプロセッサ１０が電源電圧Vrを受けて動作可能になる。そして、プログラムライタ１４がD21，D22端子からデジタルプロセッサのD11，D12端子に所定のデジタル信号を送信し、EPROMに制御プログラムを書き込む。

図９のプログラム書き込みシステム１８の場合、スイッチング電源装置１２は、デジタルプロセッサ１０のEPROMに制御プログラムを書き込むための外部接続端子として、少なくとも、デジタルプロセッサ動作用の電源電圧を供給する端子（R1端子）、入力側のグランド用の端子（−IN端子）、及びデジタルプロセッサ１０の全てのデータ端子を個別に引き出す端子（R2，R3端子）が設けられる。

また、特許文献１に従来技術として開示されているプログラム書込システムは、デジタルプロセッサ（マイコン）を搭載した電子機器にプログラムを書き込むためのシステムであり、所定の主電源回路、待機電源回路等を有する電子機器と、電子機器にプログラムを送信するプログラム送信装置とで構成されている。このプログラム書き込みシステムの場合も、図９のプログラム書き込みシステム１８の場合と同様に、電子機器は、プログラムを書き込むための外部接続端子として、少なくとも、電源電圧を供給する端子（VDD端子）、信号グランド用の端子（GND端子）、及びデジタルプロセッサの全てのデータ端子を個別に引き出す端子（複数のC端子）が設けられる。

特開２００６−２４４１５７号公報

従来のスイッチング電源装置１２及びそのプログラム書き込みシステム１８の場合、スイッチング電源装置１２に多くの外部接続端子（ここでは４つ）を設けなければならず、外部接続端子を配置するために広いスペースがとられ、装置の小型化を阻害していた。特許文献１のプログラム書込システムについても同様の問題があった。

この発明は、上記背景技術に鑑みて成されたものであり、プログラム書き込み用の外部接続端子の数が少なく小型化が容易なスイッチング電源装置及びそのプログラム書き込みシステムを提供することを目的とする。

本願発明は、入力電圧をスイッチング動作により所定の出力電圧に変換して出力するスイッチング電源装置であって、制御プログラムが格納されるEPROM、及び前記EPROMに前記制御プログラムを書き込むための複数のデジタル信号が個別に入力される複数のデータ端子を有するデジタルプロセッサと、前記デジタルプロセッサを含む制御回路の電源ラインと、前記電源ラインの電圧の変化を監視する電源電圧監視回路とを備え、前記EPROMに制御プログラムが書き込まれる時、前記電源ラインに前記デジタルプロセッサを動作させる電源電圧が供給され、特定の前記データ端子に入力すべき特定のデジタル信号が前記電源電圧に重畳され、前記電源ラインを通じて送信され、前記電源電圧監視回路が前記電源ラインの電圧から前記特定のデジタル信号を抽出し、前記特定のデータ端子に向けて出力するスイッチング電源装置である。

さらに、前記電源ラインの電圧を降圧した一定電圧を生成し、前記デジタルプロセッサの電源端子に供給する電圧安定化回路が設けられているものでもよい。

前記電源電圧監視回路は、前記電源ラインの電源電圧を検出する検出回路を備え、前記検出回路の出力と所定の基準電圧とを比較し、その高低に応じてハイレベル又はローレベルを出力することによって、前記特定のデジタル信号を抽出するものでもよい。

前記データ端子は、前記デジタルプロセッサの動作を初期化するための前記デジタル信号であるリセット信号が入力される１つのRES端子と、プログラム書き込み用の前記デジタル信号である書き込み信号が入力される１つ以上のDAT端子とで構成され、前記EPROMに制御プログラムが書き込まれる時、特定の前記DAT端子に入力すべき特定の書き込み信号が前記電源ラインを通じて送信され、前記電源電圧監視回路が前記電源ラインの電圧から前記特定の書き込み信号を抽出し、前記特定のDAT端子に向けて出力するものである。

あるいは、前記データ端子は、前記デジタルプロセッサの動作を初期化するための前記デジタル信号であるリセット信号が入力される１つのRES端子と、プログラム書き込み用の前記デジタル信号である書き込み信号が入力される１つ以上のDAT端子とで構成され、前記EPROMに制御プログラムが書き込まれる時、前記RES端子に入力すべきリセット信号が前記電源ラインを通じて送信され、前記電源電圧監視回路が前記電源ラインの電圧から前記リセット信号を抽出し、前記RES端子に向けて出力するものである。

さらに、スイッチング動作中に、前記デジタルプロセッサを動作させる電源電圧であって、前記出力電圧の高低に対応して変化する電源電圧を、前記電源ラインに供給する補助電源回路が設けられ、前記EPROMに制御プログラムが書き込まれる時、前記電源電圧監視回路は、前記電源ラインの電圧を検出する検出回路を備え、前記検出回路の出力と所定の基準電圧とを比較し、その高低に応じてハイレベル又はローレベルを出力することによって、前記リセット信号を抽出し、前記RES端子に向けて出力し、入力電圧が投入されてスイッチング動作を行う時、前記電源電圧監視回路が前記電源ラインの電圧を前記検出回路によって検出し、前記検出回路の出力が前記基準電圧よりも高いときに出力のロジックを反転させ、前記デジタルプロセッサの動作を初期化するものでもよい。

また本発明は、前記スイッチング電源装置、及び前記スイッチング電源装置の前記EPROMに前記複数のデジタル信号を出力するプログラム書き込み装置で構成され、前記プログラム書き込み装置は、前記複数のデジタル信号を出力する出力端子を有するプログラムライタと、前記デジタルプロセッサを動作させるために必要な電源電圧に、前記プログラムライタが出力する特定のデジタル信号を重畳させ、その信号重畳電源電圧を出力する出力端子を有する信号重畳電源電圧出力回路とを備え、前記EPROMに制御プログラムが書き込まれる時、前記プログラム書き込み装置は、前記信号重畳電源電圧出力回路の出力端子が、前記スイッチング電源装置の前記電源ラインに接続され、特定の前記デジタル信号を前記電源ライン及び前記電源電圧監視回路を通じて特定の前記データ端子に送信するスイッチング電源装置のプログラム書き込みシステムである。

前記プログラム書き込み装置の前記信号重畳電源電圧出力回路は、前記プログラムライタが出力する前記特定のデジタル信号が入力され、そのデジタル信号のロジックを反転して出力する反転回路と、アノードが前記反転回路の出力に接続された基準ツェナダイオードと、ベースが前記基準ツェナダイオードのカソードに接続されたトランジスタを有し、そのエミッタから前記信号重畳電源電圧を出力するエミッタフォロア回路とを備え、前記エミッタフォロア回路は、前記反転回路の出力がローレベルのときには、前記デジタルプロセッサが動作可能な電圧であって、前記基準ツェナダイオードのツェナ電圧により定まる信号重畳電源電圧を出力し、前記反転回路の出力がハイレベルのときには、ローレベルのときの信号重畳電源電圧にこのハイレベル電圧を加算した信号重畳電源電圧を出力するものである。

ここで、上記のエミッタフォロア回路は、一般的にバイポーラ型のトランジスタを用いた回路の名称であるが、この発明では、電界効果型のトランジスタを用いた回路（いわゆるソースフォロア回路）も含むものである。

前記スイッチング電源装置の前記電源電圧監視回路は、前記電源ラインに入力された前記信号重畳電源電圧を検出する検出回路を備え、前記検出回路の出力と所定の基準電圧とを比較し、前記検出回路の出力の方が低いときにハイレベルを、前記検出回路の出力の方が高いときにローレベルを出力することによって、前記特定のデジタル信号を抽出するものでもよい。

この発明のスイッチング電源装置は、デジタルプロセッサのEPROMに制御プログラムが書き込まれる時、特定のデータ端子に入力すべき特定のデジタル信号が電源ラインを通じて送信され、電源電圧監視回路を介して特定のデータ端子に入力される構成なので、特定のデータ端子を外部に引き出す外部接続端子を省略することができる。従って、外部接続端子の総数が減り、スイッチング電源装置の小型化が容易になる。

また、この発明のスイッチング電源装置のプログラム書き込みシステムは、プログラムライタが特定のデータ端子から出力するデジタル信号を、信号重畳電源電圧出力回路を介して電源電圧に重畳させて出力するプログラム書き込み装置を備える。従って、上記のスイッチング電源装置と組み合わせることにより、互いの外部接続端子の接続数が少なくなって、システムの構成がシンプルになり、信号伝送の信頼性も向上する。

この発明のスイッチング電源装置のプログラム書き込みシステムの一例を示すブロック図である。 図１のブロック図に基づくプログラム書き込みシステムの第一実施形態を示す回路図である。 第一実施形態のプログラム書き込みシステムにおけるプログラム書き込み動作を説明するタイムチャートである。 図２の信号重畳電源電圧出力回路の変形例を示す回路図である。 図２の電源電圧監視回路の変形例を示す回路図（ａ），（ｂ），（ｃ）である。 図１のブロック図に基づくプログラム書き込みシステムの第二実施形態を示す回路図である。 第二実施形態のプログラム書き込みシステムにおけるプログラム書き込み動作を説明するタイムチャートである。 第二実施形態のプログラム書き込みシステムにおけるスイッチング動作中の異常時停止動作を説明するタイムチャートである。 従来のスイッチング電源装置のプログラム書き込みシステムを示すブロック図である。

以下、この発明のスイッチング電源装置及びそのプログラム書き込みシステムの一例について、図１のブロック図に基づいて説明する。ここで、図９に示す従来のスイッチング電源装置１２及びそのプログラム書き込みシステム１８と同様の構成は、同一の符号を付して説明する。

プログラム書き込みシステム３４は、デジタルプロセッサ１０を搭載したスイッチング電源装置３６に、プログラムライタ１４を内蔵したプログラム書き込み装置３８を外部接続し、デジタルプロセッサ１０内のEPROMに制御プログラムを書き込むシステムである。

スイッチング電源装置３６は、入力電圧Viが±IN端子間に投入され、主スイッチング素子２０のスイッチング動作により出力電圧Voに変換し、±OUT端子間に出力する電力変換部を備えている。電力変換部の構成は特に限定されないが、ここでは、入力電圧を断続する主スイッチング素子２０、その断続電圧を変圧する主トランス２２、主トランス２２により変圧された電圧を整流平滑して出力電圧Voを出力する整流平滑回路２４で構成された電力変換部を例示している。

スイッチング制御部は、スイッチング電源装置の動作を制御するデジタルプロセッサ１０、スイッチング動作中に制御回路（デジタルプロセッサ１０及び図示しない周辺の回路網）の電源ライン２６に電源電圧を出力する補助電源回路２８、電源ライン２６の電圧を受けて一定の電圧を生成し、デジタルプロセッサ１０等に出力する電圧安定化回路４０、電源ライン２６の電圧の変化を監視する電源電圧監視回路４２、及びデジタルプロセッサ１０の指令に基づいて主スイッチング素子２０を駆動する駆動回路３０とで構成されている。

デジタルプロセッサ１０には、動作用の電源電圧を受けるVdd1端子、信号グランドであるGND1端子が設けられている。また、内部に図示しないEPROMを有し、EPROMに制御プログラムを書き込むためのデジタル信号が入力されるデータ端子であるD11，D12端子が設けられている。Vdd1端子は、補助電源回路２８の出力端に接続されると共に、外部接続端子であるR1端子に接続されている。GND1端子は、電力変換部の入力側のグランドである上記−IN端子に接続され、−IN端子を通じて外部接続可能になっている。D12端子は、外部接続端子であるR2端子に接続されている。

補助電源回路２８は、±IN端子間に入力電圧Viが投入されたときに動作し、入力電圧Viを電圧供給源として、電源ライン２６に制御回路動作用の電源電圧を出力する。

電圧安定化回路４０は、例えば公知のシリーズレギュレータ等であり、電源ライン２６の電圧が変動しても、その電圧よりも低い一定電圧Vrを生成し、デジタルプロセッサ１０のVdd1端子に動作用の電源電圧として出力する。電圧安定化回路４０は、デジタルプロセッサ１０の内部に設けられていてもよい。

電源電圧監視回路４２は、電源ライン２６の電圧から高い周波数で変化する成分（後述するデジタル信号の成分）を抽出し、データ端子D11に出力する回路であり、例えば、ハイパスフィルタ、バンドパスフィルタ等の構成が考えられる。また、後述する二つの実施形態のように、それ以外の構成にすることも可能である。

プログラム書き込み装置３８は、プログラムライタ１４、一定電圧Vrを出力する直流電源３２、D21端子から出力されるデジタル信号が重畳した直流電圧を出力する信号重畳電源電圧出力回路４４で構成されている。

プログラムライタ１４には、動作用の電源電圧を受けるVdd2端子、信号グランドであるGND2端子が設けられている。また、デジタルプロセッサ１０のEPROMに制御プログラムを書き込むためのデジタル信号を出力するデータ端子であるD21，D22端子が設けられている。ここで、D21端子から出力されるデジタル信号は、デジタルプロセッサ１０のD11端子に入力すべき信号であり、D22端子から出力されるデジタル信号は、デジタルプロセッサ１０のD12端子に入力すべき信号である。Vdd2端子は、直流電源３２の出力端に接続され、GND2端子は、外部接続端子であるS3端子に接続されている。D21端子は、信号重畳電源電圧出力回路４４に接続され、D22端子は、外部接続端子であるS2端子に接続されている。

信号重畳電源電圧出力回路４４は、デジタルプロセッサ１０を動作させるために必要な電源電圧に、D21端子から出力されたデジタル信号を重畳させた電圧（信号重畳電源電圧V44）を出力する。信号重畳電源電圧出力回路４４の出力端は、外部出力端子であるS1端子に接続されている。

なお、図１のデジタルプロセッサ１０は、制御プログラムを書き込む際に２つのデータ端子（D11，D12端子）が使用されるので、対応するプログラムライタ１４も２つのデータ端子（D21，D22端子）が用意されている。デジタルプロセッサ１０のデータ端子の数が異なる場合は、それに合わせてプログラムライタ１４のデータ端子の数も変更される。

デジタルプロセッサ１０のEPROMに制御プログラムを書き込む作業は、スイッチング電源装置３６が組み立てられた後に行われる。プログラム書き込み作業は、±IN端子に入力電圧を入力しない状態で、スイッチング電源装置３６の外部接続端子であるR1，R2，−IN端子に、プログラム書き込み装置１６の外部接続端子であるS1，S2，S3端子をそれぞれ接続して行う。入力電圧Viを入力しない状態で書き込み作業を行うのは、スイッチング電源装置３６内の回路部品が故障するのを防止するためである。書き込み作業中は、主スイッチング素子２０の制御が不定となって通常とは異なるオンオフを行う場合があるので、ここでは、回路部品に意図しない電気ストレスが加わるのを回避するため、入力電圧Viを入力しない。従って、プログラム書き込み作業中は、補助電源回路２８が動作しない。

スイッチング電源装置３６にプログラム書き込み装置３８を接続すると、プログラムライタ１４が、D21，D22端子から所定のデジタル信号を出力する。D21端子から出力されたデジタル信号は、信号重畳電源電圧出力回路４４に入力され、信号重畳電源電圧V44に含まれる形で出力される。デジタルプロセッサ１０は、電源ライン２６に信号重畳電源電圧V44が入力され、電圧安定化回路４０を通じて電源電圧Vrの供給を受けることにより、動作可能になる。そして、信号重畳電源電圧V44に含まれるデジタル信号を電源電圧監視回路４２が抽出し、D11端子に入力する。一方、D22端子から出力されたデジタル信号は、デジタルプロセッサ１０のD12端子に直接入力される。このように、プログラムライタ１４がD21，D22端子から所定のデジタル信号を出力し、それらがデジタルプロセッサ１０のD11，D12端子に送信され、EPROMに制御プログラムが書き込まれる。

次に、スイッチング電源装置３６及びそのプログラム書き込みシステム３４におけるブロック図等で表わした部分を具体化した第一実施形態のスイッチング電源装置３６（１）及びそのプログラム書き込みシステム３４（１）について、図２の回路図を用いて説明する。ここで、後述する第二実施形態の構成と区別するため、第二実施形態と異なる構成については、符号の末尾に（１）を付して説明する。

第一実施形態のスイッチング電源装置３６（１）のデジタルプロセッサ１０は、２つのデータ端子のうち、一方が、デジタルプロセッサ１０の動作を初期化するためのデジタル信号であるリセット信号が入力されるRES1端子であり、他方が、プログラム書き込み用のデジタル信号である書き込み信号が入力されるDAT1端子である。そして、EPROMに制御プログラムが書き込まれる時、DAT1端子に入力すべき書き込み信号がR1端子と電源ライン２６を通じて送信され、電源電圧監視回路４２を介してDAT1端子に入力される構成になっている。RES1端子は、外部接続端子であるR2端子に接続されている。

電源電圧監視回路４２は、電源ライン２６の電圧を検出する検出回路を備え、検出回路の出力と所定の基準電圧とを比較し、検出回路の出力の方が高いときにローレベルを出力し、低いときにハイレベルを出力する回路である。具体的には、図２に示すように、電源ライン２６にカソード端子が接続され、ツェナ電圧がVZ46の検出ツェナダイオード４６と、そのアノードとグランドとの間に接続された抵抗４８ａ，４８ｂと、抵抗４８ａ，４８ｂの中点にベースが接続され入力側のグランドにエミッタが接続されたＮＰＮ型のトランジスタ５０とで検出回路が構成されている。すなわち、抵抗４８ａ，４８ｂの中点が検出回路の出力であり、トランジスタ５０のベースエミッタ間飽和電圧VBE(sat)が基準電圧であり、トランジスタ５０のコレクタが電源電圧監視回路４２の出力である。ここでは、抵抗４８ａ，４８ｂの抵抗値は、抵抗４８ｂの方が十分に大きな値に設定されている。従って、電源電圧監視回路４２は、電源ライン２６の電圧が検出ツェナ電圧VZ46とVBE(sat)とを加算した電圧値を超えると、トランジスタ５０がオンしてDAT1端子をローレベルにし、それ以下のときは、トランジスタ５０がオフしてDAT1端子をハイレベルにする。

プログラム書き込み装置３８（１）のプログラムライタ１４は、２つのデータ端子のうち、一方が、デジタルプロセッサ１０のRES1端子に入力すべきリセット信号を出力するRES2端子であり、他方が、DAT1端子に入力すべき書き込み信号を出力するDAT2端子である。そして、EPROMに制御プログラムが書き込まれる時、DAT2端子から出力された書き込み信号が信号重畳電源電圧出力回路４４に入力され、S1端子を通じて出力される構成になっている。RES2端子は、外部接続端子であるS2端子に接続されている。

信号重畳電源電圧出力回路４４は、DAT2端子から出力された書き込み信号（ハイレベルの電圧がVr）が入力され、振幅をそのままにロジックを反転して出力する反転回路５２と、アノードが反転回路５２の出力に接続され、ツェナ電圧がVZ54の基準ツェナダイオード５４と、ベースが基準ツェナダイオード５４のカソードに接続されたＮＰＮ型のトランジスタ５６ａを有し、そのエミッタから信号重畳電源電圧V44を出力するエミッタフォロア回路５６とで構成されている。基準ツェナ電圧VZ54は、電圧安定化回路４０が電源電圧Vrを出力できる程度に高い電圧である。また、電圧Vrと基準ツェナ電圧VZ54は、電源電圧監視回路４２の検出ツェナ電圧VZ46との間に一定の大小関係が成立しており、後で詳しく説明する。

エミッタフォロア回路５６は、ここではトランジスタ５６ａのコレクタが接続された十分に高い電圧である直流電源５６ｂと、直流電源５６ｂからトランジスタ５６ａにベース電流を供給するための抵抗５６ｃとを備えている。従って、信号重畳電源電圧出力回路４４の出力であるトランジスタ５６ａのエミッタは、反転回路５２の出力がローレベルのときに、基準ツェナ電圧VZ54からトランジスタ５６ａのベースエミッタ間飽和電圧VBE(sat)が差し引かれた信号重畳電源電圧V44を出力し、反転回路５２の出力がハイレベルのときに、ローレベルのときの電圧にハイレベルの電圧（電圧Vr）を加えた信号重畳電源電圧V44を出力する。

スイッチング電源装置３６（１）のR1，R2端子は、例えば、回路部品が実装された回路基板上にランドとして設けられ、−IN端子は、図示しない入力電源と接続するため端子金具（金属ピン等）である。プログラム書き込み装置３８（１）のS1，S2，S3端子は、例えば、相手方のランド等であるR1，R2，−IN端子の配置に合わせて設けられ、先端部が接触、離脱するコンタクトピン等である。プログラム書き込みシステム３４（１）のその他の構成は、図１で説明したものと同じである。

デジタルプロセッサ１０のEPROMに制御プログラムを書き込む作業は、プログラム書き込み装置３８（１）を、上記のコンタクトピンを介してスイッチング電源装置３６（１）に接続し、その後、プログラム書き込み装置３８（１）を動作させて行う。以下、プログラム書き込み動作について、図３のタイムチャートに基づいて説明する。なお、図３では、トランジスタ５０，５６ａのベースエミッタ間飽和電圧VBE(sat)が、検出ツェナ電圧VZ46や基準ツェナ電圧VZ56よりも十分小さいとして無視している。また、RES1端子の電圧は、直接接続されているRES2端子の電圧と同様とである。

プログラム書き込み装置３８（１）の動作開始後の初期状態は、RES2，DAT2端子が共にハイレベル（電圧値がVr）であり、電源ライン２６の電圧は、信号重畳電源電圧V44の電圧値であるVZ54となる。ここで、電源監視回路４２の検出ツェナ電圧VZ46は、信号重畳電源電圧出力回路４４の基準ツェナ電圧VZ54よりも高く、基準ツェナ電圧VZ54に電圧Vrを加算した電圧よりも低くなるよう設定されている。従って、この初期状態では、トランジスタ５０がオフしており、DAT1端子がDAT2端子と同じハイレベル（電圧Vr）となる。その後、プログラムライタ１４が、RES2端子から短幅のローレベルのリセット信号を出力し、それがRES1端子に入力され、デジタルプロセッサ１０が初期化される。

デジタルプロセッサ１０が初期化され、所定時間が経過すると、プログラムライタ１４が、DAT2端子からデータ送信を開始することを予告するパルス列である書き込み信号（予告信号）を出力する。予告信号がローレベルの期間、電源ライン２６の電圧が信号重畳電源電圧V44の電圧値である（VZ54＋Vr）となり、電源電圧監視回路４２の検出ツェナ電圧VZ46を超えるので、トランジスタ５０がオンし、DAT1端子に予告信号と同じローレベルが入力される。反対に、予告信号がハイレベルの期間、電源ライン２６の電圧が信号重畳電源電圧V44の電圧値であるVZ54となり、電源電圧監視回路４２の検出ツェナ電圧VZ46よりも低いので、トランジスタ５０がオフし、DAT1端子に予告信号と同じハイレベルが入力される。

デジタルプロセッサ１０のDAT1端子に予告信号が入力され、所定時間が経過すると、プログラムライタ１４が、DAT2端子から制御プログラムのパルス列である書き込み信号（データ信号）を出力する。DAT2端子のデータ信号がDAT1端子に伝達される動作は、上記の予告信号の場合と同様である。

このように、プログラムライタ１４がRES2端子から出力するリセット信号は、デジタルプロセッサ１０のRES1端子に直接入力され、正確に送信される。一方、プログラムライタ１４がDAT2端子から出力する書き込み信号（予告信号、データ信号）は、デジタルプロセッサ１０のRES1端子に、信号重畳電源電圧出力回路４４、電源ライン２６、電源電圧監視回路４２を通じて入力され、直接入力されるのと同様に正確に送信される。

以上説明したように、第一実施形態のスイッチング電源装置３６（１）は、デジタルプロセッサ１０のEPROMに制御プログラムが書き込まれる時、DAT1端子に入力すべき書き込み信号が電源ライン２６を通じて送信され、電源電圧監視回路４２を介してDAT1端子に入力される構成なので、DAT1端子を外部に引き出す外部接続端子を省略することができる。従って、外部接続端子の総数が減り、スイッチング電源装置３６（１）の小型化が容易になる。

また、第一実施形態のプログラム書き込みシステム３４（１）は、プログラムライタ１４がDAT2端子から出力した書き込み信号を、信号重畳電源電圧出力回路４４を介して電源電圧に重畳させ、S1端子から出力するプログラム書き込み装置３８（１）を備える。従って、スイッチング電源装置３６（１）と組み合わせることにより、互いの外部接続端子の接続数が少なって、システムの構成がシンプルになる。また、接触不良等の不具合も発生しにくくなり、信号伝送の信頼性が向上する。

また、この実施形態の信号重畳電源電圧出力回路４４と電源電圧監視回路４２は、高速動作が可能であり、ハイパスフィルタやバンドパスフィルタ等に比べて時間遅れの要素が少ないので、プログラムライタ１４のDAT2端子から出力された書き込み信号が、矩形波状の波形が乱れることなく、ほぼ正確にデジタルプロセッサ１０のDAT1端子に伝達される。なお、信号重畳電源電圧出力回路４４は、例えば図４に示すようにエミッタフォロア回路５６にＰＮＰ型のトランジスタ５６ｄを追加し、トランジスタ５６ａのエミッタ電位の低下を補助させる構成にすれば、信号重畳電源電圧出力回路４４の動作をさらに高速化することができる。また、電源電圧監視回路４２は、例えば、図５に示す変形例に置き換えることができる。図５（ａ）は、検出ツェナダイオード４６を省略し、抵抗４８ａ，４８ｂの分圧比を利用して電源ライン２６の電圧を検出する構成である。図５（ｂ）は、デジタルプロセッサ１０のDAT1端子が内部でプルアップされない場合に、プルアップ抵抗５８を追加してDAT1端子をプルアップする構成である。図５（ｃ）は、トランジスタ５０に代えて比較器６０を設け、検出回路６２の検出電圧を基準電圧源６4の基準電圧と比較し、その高低に応じてハイレベル又はローレベルを出力する構成である。図５（ａ）〜（ｃ）の構成は、いずれも高速動作が可能である。

次に、スイッチング電源装置３６及びそのプログラム書き込みシステム３４におけるブロック図等で表わした部分を具体化した第二実施形態のスイッチング電源装置３６（２）及びそのプログラム書き込みシステム３４（２）について、図６の回路図を用いて説明する。ここで、上述した第一実施形態と区別するため、第一実施形態と異なる構成については、符号の末尾に（２）を付して説明する。

第二実施形態のスイッチング電源装置３６（２）は、ここでは、電力変換部の主トランス２２（２）と整流平滑回路２４（２）がフライバック型に構成されている。主トランス２２（２）は、一次及び二次巻線６６ａ，６６ｂを有し、+IN端子側の一端と−OUT端子側の一端とが互いに同極性になっている。

スイッチング制御部のデジタルプロセッサ１０の構成は、図２のデジタルプロセッサ１０と同様であるが、EPROMに制御プログラムが書き込まれる時、RES1端子に入力すべきリセット信号が、R1端子と電源ライン２６を通じて送信され、電源電圧監視回路４２を介してRES1端子に入力される点、及び、DAT1端子が外部接続端子であるR2端子に接続されている点が異なる。

電源電圧監視回路４２の構成は、図２の電源電圧監視回路４２と同様であるが、電源ライン２６の電圧が、検出ツェナ電圧VZ46とVBE(sat)とを加算した電圧値を超えると、トランジスタ５０がオンしてRES1端子をローレベルにし、それ以下のときは、トランジスタ５０がオフしてRES2端子をハイレベルにする点が異なる。

補助電源回路２８（２）は、主トランス２２（２）に設けた補助巻線６６ｃと、補助巻線６６ｃの両端に発生するパルス電圧を整流平滑し、直流電圧を電源ライン２６に出力する整流平滑回路６８と、入力投入時に入力電圧Viから電源ライン２６に起動電圧を送る起動用回路７０とで構成されている。補助電源回路２８（２）は、入力電圧Viが投入され主スイッチング素子２０がスイッチング動作すると、主スイッチング素子２０のオフ時に補助巻線６６ｃに発生する電圧を整流平滑し、出力電圧Voに略比例した電圧Vo1を電源ライン２６に出力する。この電圧Vo1は、補助巻線６６ｃの巻数の調整により、電圧安定化回路４０が電圧Vrを出力可能に高く、電源電圧監視回路４２の検出ツェナ電圧VZ54よりも低い電圧になるよう設定されている。

プログラム書き込み装置３８（２）のプログラムライタ１４の構成は、図２のプログラムライタ１４と同様であるが、EPROMに制御プログラムが書き込まれる時、RES2端子から出力されたリセット信号が信号重畳電源電圧出力回路４４に入力され、S1端子を通じて出力される点、及び、DAT2端子が外部接続端子であるS2端子に接続されている点が異なる。

信号重畳電源電圧出力回路４４の構成は、図２の信号重畳電源電圧出力回路４４と同様であるが、RES2端子から出力されたリセット信号が反転回路５２に入力される点が異なる。プログラム書き込みシステム３４（２）のその他の構成は、図２で説明したプログラム書き込みシステム３４（１）と同じである。

デジタルプロセッサ１０のEPROMに制御プログラムを書き込む動作は、図７のタイムチャートに示す通りであり、回路ブロックの動作は、図３を用いて説明したのと同様である。このように、プログラムライタ１４がDAT2端子から出力する書き込み信号（予告信号、データ信号）は、デジタルプロセッサ１０のDAT1端子に直接入力され、正確に送信される。一方、プログラムライタ１４がRES2端子から出力するリセット信号は、デジタルプロセッサ１０のRES1端子に、信号重畳電源電圧出力回路４４、電源ライン２６、電源電圧監視回路４２を通じて入力され、直接入力されるのと同様に正確に送信される。

また、スイッチング電源装置３６（２）は、第一実施形態のスイッチング電源装置３６（１）にない特徴があり、制御プログラムが書き込まれた後、入力電源Viを投入してスイッチング動作を行っているとき、何らかの理由でデジタルプロセッサ１０が暴走して制御不能になった場合に、出力電圧Voが上昇しても、危険電圧に達する前にスイッチング動作を自動的に停止させることができる。以下、この自動的停止動作について、図８を用いて説明する。

スイッチング電源装置３６（２）に入力電圧Viを投入すると、起動回路７０を通じて電源ライン２６の電圧が上昇し、電圧安定化回路４０の出力が電圧Vrに達し、デジタルプロセッサ１０が動作を開始する。そして、デジタルプロセッサ１０の指令により駆動回路３０が主スイッチング素子２０をオンオフさせ、負荷７２に規定の出力電圧Voが出力される。電力変換部のスイッチング動作が始まると、補助電源回路２８（２）が、電源ライン２６に規定の電圧Vo1を出力する。このとき、電圧Vo1は検出ツェナ電圧VZ46よりも低いので、電源電圧検出回路１０のトランジスタ５０がオフし、RES2端子はハイベルに保持される。

その後、タイミングＴ１において、例えば外来ノイズが侵入し、デジタルプロセッサ１０が暴走したとすると、主スイッチング素子２０の制御が不能になって出力電圧が規定のVoを超えて上昇する。出力電圧が上昇すると、それに追従して補助電源回路２８（２）の出力である電源ライン２６の電圧も上昇する。

タイミングＴ２において、電源ライン２６の電圧が検出ツェナ電圧VZ46に達し、電源電圧検出回路１０のトランジスタ５０がオンし、RES1端子がローレベルになる。これにより、デジタルプロセッサ１０が初期化され、スイッチング動作が停止し、出力電圧が低下する。出力電圧がVZ46以下になると、RES1端子が速やかにハイレベル戻る。

その後、あらかじめデジタルプロセッサ１０に設定された時間tkが経過したタイミングＴ３において、入力電圧Viを投入した時と同様にデジタルプロセッサ１０が動作を再開し、正常なスイッチング動作を行って、規定の出力電圧Voを出力する。

以上説明したように、第二実施形態のスイッチング電源装置３６（２）も、第一実施形態のスイッチング電源装置３６（１）と同様の作用効果を得ることができる。さらに、図８で説明したように、デジタルプロセッサ１０が暴走したときでも、出力電圧が危険電圧に達する前にスイッチング動作を自動停止させることができるので、装置内部の回路部品や負荷７２が故障するのを防止することができ、非常に安全性が高い。

また、第二実施形態のプログラム書き込みシステム３４（４）も、第一実施形態のプログラム書き込みシステム３４（１）と同様の作用効果を得ることができる。さらに、電源ライン２６を通じて送信されるのがリセット信号であり、ハイレベルとローレベルが変化する回数が少ないので、信号重畳電源電圧出力回路４４や電源電圧監視回路を構成する回路部品に発生する電力損失（ロジック反転に伴うトランジスタのクロス損失など）を低減することができる。また、電圧安定化回路４０の出力を安定化するバイパスコンデンサを小型にしたり、デジタルプロセッサ１０の性能が許せば電圧安定化回路４０を省略することも可能になる。

なお、この発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、デジタルプロセッサ１０の仕様が、RES1端子にローレベルではなくハイレベルが入力されたときに初期化される場合は、上記の電源電圧検出回路４２に代えて、入力に対する出力のロジックが反対の電源電圧監視回路を設ければよい。また、デジタルプロセッサは、主スイッチング素子のオンオフ制御以外の働き（例えば、リモートON/OFF制御、相手方のスイッチング電源との間のインターリーブ制御等）をするものであってもよい。また、図６で説明した第二実施形態の補助電源回路２８（２）の構成は、電力変換部がフライバック型の場合に好適な構成を例示したに過ぎず、電力変換部のスイッチング動作が開始したとき、出力電圧に応じて変化する電圧を電源ラインに出力するものであればよい。従って、例えば、電力変換部が非絶縁のチョッパ型であれば、出力電圧を直接的に電源ライン２６に入力する回路等が考えられ、シングルエンディッドフォワード型であれば、出力の平滑インダクタ設けた補助巻線の両端電圧を整流平滑して出力電圧に比例した電圧を得る回路等が考えられる。

また、この発明のスイッチング電源装置のプログラム書き込みシステムも、上記実施形態に限定されるものではない。例えば、信号重畳電源電圧出力回路は、デジタルプロセッサを動作させるために必要な電源電圧に、プログラムライタの特定のデータ端子から出力されたデジタル信号を重畳させた電圧（信号重畳電源電圧）を出力するものであればよく、図２、図４に示すエミッタフォロア回路を用いた構成に代えて、公知の様々な信号合成回路の構成にすることができる。また、プログラム書き込み装置とスイッチング電源装置とを接続する外部接続端子の構造は、コンタクトピンと回路基板のランドとを接触される構造に限定されず、例えば、一般的なコネクタを抜き差しする構造でもよい。

１０ デジタルプロセッサ
１２，３６，３６（１），３６（２） スイッチング電源装置
１４ プログラムライタ
１６，３８，３８（１），３８（２） プログラム書き込み装置
１８，３４，３４（１），３４（２） スイッチング電源装置のプログラム書き込みシステム
２０ 主スイッチング素子
２６ 電源ライン
２８，２８（１），２８（２） 補助電源回路
４０ 電圧安定化回路
４２ 電源電圧監視回路
４４ 信号重畳電源電圧出力回路
５２ 反転回路
５４ 基準ツェナダイオード
５６ エミッタフォロア回路
V44 信号重畳電源電圧

Claims (8)

1. 入力電圧をスイッチング動作により所定の出力電圧に変換して出力するスイッチング電源装置において、
   制御プログラムが格納されるEPROM、及び前記EPROMに前記制御プログラムを書き込むための複数のデジタル信号が個別に入力される複数のデータ端子を有するデジタルプロセッサと、
   前記デジタルプロセッサを含む制御回路の電源ラインと、
   前記電源ラインの電圧の変化を監視する電源電圧監視回路とを備え、
   前記データ端子は、前記デジタルプロセッサの動作を初期化するためのデジタル信号であるリセット信号が入力される１つのRES端子と、プログラム書き込み用のデジタル信号である書き込み信号が入力される１つ以上のDAT端子とで構成され、
   前記EPROMに制御プログラムが書き込まれる時、前記電源ラインに前記デジタルプロセッサを動作させる電源電圧が供給されるとともに、特定の前記DAT端子に入力すべき前記書き込み信号が前記電源電圧に重畳され、前記特定のDAT端子に入力すべき前記書き込み信号が前記電源ラインを通じて送信され、前記電源電圧監視回路が、前記電源ラインの電圧から前記書き込み信号を抽出し、前記特定のDAT端子に向けて出力することを特徴とするスイッチング電源装置。
2. 入力電圧をスイッチング動作により所定の出力電圧に変換して出力するスイッチング電源装置において、
   制御プログラムが格納されるEPROM、及び前記EPROMに前記制御プログラムを書き込むための複数のデジタル信号が個別に入力される複数のデータ端子を有するデジタルプロセッサと、
   前記デジタルプロセッサを含む制御回路の電源ラインと、
   前記電源ラインの電圧の変化を監視する電源電圧監視回路とを備え、
   前記データ端子は、前記デジタルプロセッサの動作を初期化するためのデジタル信号であるリセット信号が入力される１つのRES端子と、プログラム書き込み用のデジタル信号である書き込み信号が入力される１つ以上のDAT端子とで構成され、
   前記EPROMに制御プログラムが書き込まれる時、前記電源ラインに前記デジタルプロセッサを動作させる電源電圧が供給されるとともに、前記RES端子に入力すべきリセット信号が前記電源電圧に重畳され、前記RES端子に入力すべきリセット信号が前記電源ラインを通じて送信され、前記電源電圧監視回路が、前記電源ラインの電圧から前記リセット信号を抽出し、前記RES端子に向けて出力することを特徴とするスイッチング電源装置
3. 前記電源ラインの電圧を降圧した一定電圧を生成し、前記デジタルプロセッサの電源端子に供給する電圧安定化回路が設けられた請求項１又は２記載のスイッチング電源装置。
4. 前記電源電圧監視回路は、前記電源ラインの電源電圧を検出する検出回路を備え、前記検出回路の出力と所定の基準電圧とを比較し、その高低に応じてハイレベル又はローレベルを出力することによって、前記特定のデジタル信号を抽出する請求項１，２又は３記載のスイッチング電源装置。
5. スイッチング動作中に、前記デジタルプロセッサを動作させる電源電圧であって、前記出力電圧の高低に対応して変化する電源電圧を、前記電源ラインに供給する補助電源回路が設けられ、
   前記EPROMに制御プログラムが書き込まれる時、前記電源電圧監視回路は、前記電源ラインの電圧を検出する検出回路を備え、前記検出回路の出力と所定の基準電圧とを比較し、その高低に応じてハイレベル又はローレベルを出力することによって、前記リセット信号を抽出し、前記RES端子に向けて出力し、入力電圧が投入されてスイッチング動作を行う時、前記電源電圧監視回路が前記電源ラインの電圧を前記検出回路によって検出し、前記検出回路の出力が前記基準電圧よりも高いときに出力のロジックを反転させ、前記デジタルプロセッサの動作を初期化する請求項２記載のスイッチング電源装置。
6. 請求項１乃至５のいずれか記載のスイッチング電源装置、及び前記スイッチング電源装置の前記EPROMに前記複数のデジタル信号を出力するプログラム書き込み装置で構成され、
   前記プログラム書き込み装置は、前記複数のデジタル信号を出力する出力端子を有するプログラムライタと、前記デジタルプロセッサを動作させるために必要な電源電圧に、前記プログラムライタが出力する特定のデジタル信号を重畳させ、その信号重畳電源電圧を出力する出力端子を有する信号重畳電源電圧出力回路とを備え、
   前記EPROMに制御プログラムが書き込まれる時、前記プログラム書き込み装置は、前記信号重畳電源電圧出力回路の出力端子が、前記スイッチング電源装置の前記電源ラインに接続され、特定の前記デジタル信号を前記電源ライン及び前記電源電圧監視回路を通じて特定の前記データ端子に送信することを特徴とするスイッチング電源装置のプログラム書き込みシステム。
7. 前記プログラム書き込み装置の前記信号重畳電源電圧出力回路は、前記プログラムライタが出力する前記特定のデジタル信号が入力され、そのデジタル信号のロジックを反転して出力する反転回路と、アノードが前記反転回路の出力に接続された基準ツェナダイオードと、ベースが前記基準ツェナダイオードのカソードに接続されたトランジスタを有し、そのエミッタから前記信号重畳電源電圧を出力するエミッタフォロア回路とを備え、
   前記エミッタフォロア回路は、前記反転回路の出力がローレベルのときには、前記デジタルプロセッサが動作可能な電圧であって、前記基準ツェナダイオードのツェナ電圧により定まる信号重畳電源電圧を出力し、前記反転回路の出力がハイレベルのときには、ローレベルのときの信号重畳電源電圧にこのハイレベル電圧を加算した信号重畳電源電圧を出力する請求項６記載のスイッチング電源装置のプログラム書き込みシステム。
8. 前記スイッチング電源装置の前記電源電圧監視回路は、前記電源ラインに入力された前記信号重畳電源電圧を検出する検出回路を備え、前記検出回路の出力と所定の基準電圧とを比較し、前記検出回路の出力の方が低いときにハイレベルを、前記検出回路の出力の方が高いときにローレベルを出力することによって、前記特定のデジタル信号を抽出する請求項７記載のスイッチング電源装置のプログラム書き込みシステム。
   

Images