JP2008067443A - スイッチング電源回路 - Google Patents

Abstract

【課題】ＤＳＰを用いるスイッチング電源回路において、トランスの１次側回路と２次側回路との間で絶縁を維持しつつ、ＤＳＰが暴走した際に回路や装置を確実に保護する。
【解決手段】このスイッチング電源回路は、トランスの１次側巻線に電流を流すスイッチング素子と、１次側検出回路と、トランスの２次側巻線に発生する電圧に基づいて出力電圧を生成する整流平滑回路と、２次側検出回路と、検出結果に基づいて制御信号を生成するディジタル制御回路と、スイッチング素子の動作を停止させるための保護信号を生成する保護回路と、制御信号と保護信号とに基づいて出力信号を生成する論理回路と、スイッチング素子を駆動する駆動回路と、１次側検出回路、２次側検出回路、ディジタル制御回路、保護回路、論理回路、駆動回路の内で、基準電位が互いに異なる回路間において信号の電位を整合させる電位整合手段とを含む。
【選択図】図１

Description

本発明は、一般に、電子機器において用いられるスイッチング電源回路に関し、特に、トランスを使用して商用電源電圧を所望の直流電圧に変換するスイッチング電源回路に関する。

近年においては、電子機器の小型軽量化に伴い、小型軽量で効率良く電力を取り出すことのできる電源として、スイッチング動作によって昇圧又は降圧を行うスイッチング電源が広く使用されている。このようなスイッチング動作を行う電源においては、スイッチング素子に対する高速かつ高精度な制御が求められており、従来のアナログ回路を用いた制御に替わって、ディジタル回路を用いた制御が検討されている。

ディジタル回路を用いることにより、制御信号の周波数帯域が制限されたり量子化誤差が発生したりするというデメリットがあるものの、回路を集積化することにより制御回路の小型化が容易である。また、制御アルゴリズムを一般化することにより制御回路に汎用性を持たせることができるので、電源回路に対する様々な要求に応じて、同一の制御回路を能力の異なる複数種類のスイッチング素子と組み合わせることが容易となる。さらに、ディジタル制御技術には、今後の発展が期待されている。

関連する技術として、下記の特許文献１には、スイッチング電源装置において、ディジタル制御を行うためにディジタルシグナルプロセッサ（ＤＳＰ）を用いることが開示されている。このスイッチング電源装置によれば、過電流状態を生じた場合に、スイッチング周期ごとにスイッチング素子の駆動パルスを制限することができるため、例えば、誤って出力端子を短絡した場合のように装置に異常状態を生じても、迅速に適確な制御を行うことができる。

しかしながら、ＤＳＰに限らずディジタル演算処理を実行するマイクロプロセッサ（ＭＰＵ）等のディジタル演算処理器又はディジタル演算処理集積回路は、外部からのノイズや配線基板内部で発生するノイズ、ＩＣチップの温度上昇、又は、回路の故障等によって暴走し、予期しない動作を行うことがあるので、そのようなＤＳＰの暴走が生じてしまった後の安全対策として、ＤＳＰとは別の保護手段によって装置の損傷を防止する必要が生じる。

例えば、保護手段としてスイッチング電源装置のトランスの１次側にヒューズを挿入することも考えられるが、過電流によりヒューズが断線するまでには、ある程度の時間がかかるので、ヒューズが断線するまでにスイッチング電源装置やその負荷となる装置に損傷を与える可能性がある。

そこで、下記の特許文献２には、ＤＳＰの暴走が生じた後に装置破壊を未然に防止することが可能なスイッチング電源が開示されている。このスイッチング電源は、トランスを駆動するスイッチング素子に流れる電流を検出するトランスの１次側に配置された電流値検出回路と、スイッチング素子を駆動するディジタル制御部と、電流値検出信号に基づいてディジタル制御部の異常を検出するディジタル制御部異常検出回路とを備え、ディジタル制御部異常検出信号に基づいてディジタル制御部がスイッチング素子をオフすることを特徴としている。具体的には、ディジタル制御部異常検出信号に基づいて、スイッチング素子が強制的にオフされると共に、ＤＳＰで構成されたディジタル制御部がリセットされ、ディジタル制御部の再起動が図られる（段落００２７）。

しかしながら、ディジタル制御部が再起動しても、ＤＳＰの暴走原因が解消されない限り、スイッチング素子に再び過電流が流れ、それによってＤＳＰがリセットされるという動作を繰り返す。その際に、それまでＤＲＡＭやＳＲＡＭに記憶されていたデータも消去されてしまうので、暴走原因を解明することが困難となってしまう。しかも、ＤＳＰが暴走を始めると、外部リセットさえ不能になる可能性もある。

また、一般に、トランスを用いたスイッチング電源装置においては、トランスの１次側の回路と２次側の回路とが電気的に絶縁分離（アイソレート）されるが、特許文献２の図１においては、２次側のＡＮＤ回路（８）と、スイッチング素子を駆動する１次側のドライバ（ＤＲＩＶＥ１１）との間に、アイソレートのための手段が設けられていない。

制御回路においてディジタル制御を行う場合には、トランスによって絶縁分離されている１次側と２次側とのそれぞれにおいて、ノイズに対して敏感なアナログ信号とパルス状の立上がりエッジ及び立下がりエッジを有するディジタル信号とが混在する回路構成となる。さらに、スイッチング電源回路の場合には、スイッチングによって大電流がオン／オフされるパワー系回路と、高精度に出力を安定化するための制御系回路とが、一体的に組み込まれる。従って、高精度のディジタル制御を行うためには、帰還制御ループ上におけるアナログ信号とディジタル信号との基準電位をどのように設定するかは、極めて重要な技術的課題であった。
特開２０００−１４１４４号公報（第２、７頁、図１） 特開２００３−２６４９８０号公報（第２、４頁、図１）

そこで、上記の点に鑑み、本発明は、ディジタル制御を行うためにＤＳＰを用いるスイッチング電源回路において、トランスの１次側回路と２次側回路との間で絶縁を維持しつつ、ＤＳＰが暴走した際にスイッチング素子をオフさせてスイッチング電源回路や負荷装置を確実に保護すると共に、ＤＳＰの暴走原因の解明を可能とすることを目的とする。

上記課題を解決するため、本発明の１つの観点に係るスイッチング電源回路は、コア及び該コアに回巻された１次側巻線及び２次側巻線を有するトランスと、トランスの１次側巻線に直列に接続され、駆動信号に従ってトランスの１次側巻線に電流を流すスイッチング素子と、トランスの１次側巻線に流れる電流を検出する１次側検出回路と、トランスの２次側巻線に発生する電圧を整流及び平滑することにより出力電圧を生成する整流平滑回路と、整流平滑回路によって生成される出力電圧及び／又は出力電流を検出する２次側検出回路と、少なくとも１次側検出回路の検出結果及び／又は２次側検出回路の検出結果に基づいてディジタル信号処理を行うことにより、スイッチング素子の動作を制御するための制御信号を生成するディジタル制御回路と、少なくとも１次側検出回路の検出結果及び／又は２次側検出回路の検出結果に基づいて、スイッチング素子の動作を停止させるための保護信号を生成する保護回路と、ディジタル制御回路によって生成される制御信号と保護回路によって生成される保護信号とに基づいて論理演算を行うことにより出力信号を生成する論理回路と、論理回路の出力信号に基づいて、スイッチング素子を駆動するための駆動信号を生成する駆動回路と、１次側検出回路、２次側検出回路、ディジタル制御回路、保護回路、論理回路、及び、駆動回路の内で、基準電位が互いに異なる複数の回路間において信号の電位を整合させる電位整合手段とを具備する。

本発明の１つの観点によれば、論理回路が、ディジタル制御回路によって生成される制御信号と保護回路によって生成される保護信号とに基づいて論理演算を行うことにより出力信号を生成し、さらに、１次側検出回路、２次側検出回路、ディジタル制御回路、保護回路、論理回路、及び、駆動回路の内で、基準電位が互いに異なる複数の回路間において信号の電位を整合させる電位整合手段を設けることにより、トランスの１次側回路と２次側回路との間で絶縁を維持しつつ、ＤＳＰが暴走した際に、スイッチング電源回路やその負荷となる装置を確実に保護することができる。また、ＤＳＰがリセットされないので、ＤＳＰの暴走原因の解明を行うことができる。

以下に、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係るスイッチング電源回路の構成を示す図である。このスイッチング電源回路は、絶縁トランスを用いた絶縁型スイッチング電源回路であり、いわゆる１次側において、入力端子１及び２に供給される交流電源電圧を整流及び平滑することにより直流電圧を生成する整流平滑回路１０と、１次側巻線２１に印加される交流電圧を昇圧又は降圧して２次側巻線２２から出力するトランス２０と、トランスの１次側巻線２１に直列に接続され、パルス状の駆動信号に従って１次側巻線２１に電流を流すスイッチング素子３０と、スイッチング素子３０を駆動するための駆動信号を生成する駆動回路４０と、トランスの１次側巻線２１に流れる電流を検出する１次側電流検出回路５０とを有している。

さらに、このスイッチング電源回路は、いわゆる２次側において、トランスの２次側巻線２２に発生する電圧を半波整流するダイオード６１及び整流電圧を平滑して出力電圧を生成するコンデンサ６２を含む整流平滑回路６０と、出力端子３及び４に印加される出力電圧を検出する２次側電圧検出回路７０と、整流平滑回路６０から出力端子３及び４を介して出力される電流を検出する２次側電流検出回路８０と、各種検出回路の検出結果に基づいてスイッチング素子３０の制御を行うための制御信号を生成するディジタル制御回路９０と、１次側電流検出回路５０、２次側電圧検出回路７０、及び／又は、２次側電流検出回路８０の検出結果に基づいて保護動作を行うための保護信号を生成する保護回路１００と、ディジタル制御回路９０によって生成される制御信号及び保護回路１００によって生成される保護信号に基づいて論理演算を行うことにより出力信号を生成する論理回路１１０と、アイソレータ５１及び１２０とを有している。

整流平滑回路１０は、例えば、ダイオードブリッジとコンデンサとを含んでおり、入力端子１と入力端子２との間に印加される交流電圧をダイオードブリッジによって全波整流し、コンデンサによって平滑する。

トランス２０は、磁性体のコア２３と、コア２３に回巻された１次側巻線２１及び２次側巻線２２とを有して１次側の回路と２次側の回路とを電気的に絶縁し、さらに、２つの補助巻線（図示せず）を有することもできる。トランス２０の１次側回路及び２次側回路には、トランス２０の２つの補助巻線によって生成された交流電圧を整流及び平滑して得られた内部電源電圧がそれぞれ供給される。

本実施形態においては、フライバック方式を採用しているが、本発明は、フォワード方式のスイッチング電源回路にも適用できる。トランス２０の２次側電流は、トランスの２次側巻線２２に直列接続されたダイオード６１を介してコンデンサ６２に充電されることにより、出力端子３と出力端子４との間に直流出力電圧を発生させる。スイッチング素子３０としては、例えば、ＭＯＳＦＥＴ（金属酸化物半導体−電界効果トランジスタ）が用いられる。

本発明の特徴として、１次側の検出回路（１次側電流検出回路５０）と、２次側の検出回路（２次側電圧検出回路７０及び／又は２次側電流検出回路８０）と、ディジタル制御回路９０と、保護回路１００と、論理回路１１０と、駆動回路４０との内で、基準電位が互いに異なる複数の回路間において、信号の電位を整合させるための電位整合手段が設けられる。本実施形態においては、ディジタル制御回路９０が２次側に設けられており、ＡＣ電源に接続されて比較的高い電圧が印加される１次側とは電気的に分離されている。

図１において、１次側回路の基準電位は、ノードＡ又はノードＢの電位であり、２次側回路の基準電位は、ノードＣ又はノードＤの電位である。なお、１次側電流検出回路５０及び２次側電流検出回路８０において電流検出抵抗を用いる場合には、電流経路に挿入される抵抗のインピーダンスは極めて小さいので、ノードＡの電位とノードＢの電位とはほぼ等しく、ノードＣの電位とノードＤの電位とはほぼ等しいと考えることができる。ノードＤ、即ち、出力端子４は、アース電位（接地電位）に接続されているが、ノードＡ及びノードＢは、アース電位からアイソレートされている。

ＡＣ１００ＶやＡＣ２３０Ｖが入力として接続され、ノードＡ又はノードＢの電位を基準電位とする１次側回路としては、駆動回路４０、及び、１次側電流検出回路５０が該当し、直流電圧＋５Ｖや＋２４Ｖ等を出力として供給し、ノードＣ又はノードＤの電位を基準電位とする２次側回路としては、２次側電圧検出回路７０、２次側電流検出回路８０、ディジタル制御回路９０、保護回路１００、及び、論理回路１１０が該当する。

従って、１次側電流検出回路５０とＡ／Ｄ変換器９１及び保護回路１００との間には、アナログ信号系の電位整合手段としてのアイソレータ５１が接続され、論理回路１１０と駆動回路４０との間には、ディジタル信号系の電位整合手段としてのアイソレータ１２０が接続されている。なお、１次側電流検出回路５０を一定のしきい値に対する比較回路とすればディジタル（２値）出力が得られるので、この場合には、アイソレータ５１は、ディジタル信号系の電位整合手段で良く、ディジタル制御回路９０においてＡ／Ｄ変換器９１を介する必要がない。

アイソレータ５１及び１２０としては、例えば、電気信号を光信号に変換して送信する送信部と、該送信部によって送信される光信号を受信して電気信号に変換する受信部とを有するフォトカプラ等の光信号伝送素子が用いられる。なお、１次側電流検出回路５０が、電流検出トランス（カレントトランス：ＣＴ）のような電流検出回路である場合には、ノードＡ又はノードＢの電位からアイソレートされた検出信号を生成することができるので、アイソレータ５１を省略することができる。

ディジタル制御回路９０は、Ａ／Ｄ変換器９１〜９３と、スイッチング電源回路の制御機能を一体化して収めたＤＳＰ（digital signal processor：ディジタル信号プロセッサ）９４とを含んでいる。なお、ＤＳＰの替わりに、ディジタル演算処理を実行するマイクロプロセッサ（ＭＰＵ）等のディジタル演算処理器又はディジタル演算処理集積回路を用いるようにしても良い。

Ａ／Ｄ変換器９１は、１次側電流検出回路５０又はアイソレータ５１から出力されるアナログの検出信号をディジタルの検出信号（検出データ）に変換してＤＳＰ９４に出力する。また、Ａ／Ｄ変換器９２は、２次側電圧検出回路７０から出力されるアナログの検出信号を検出データに変換してＤＳＰ９４に出力し、Ａ／Ｄ変換器９３は、２次側電流検出回路８０から出力されるアナログの検出信号を検出データに変換してＤＳＰ９４に出力する。なお、検出回路及びＡ／Ｄ変換器の種類や数は、必要に応じて適宜変更することができる。また、ＤＳＰ９４には、２次側出力に接続される外部負荷側から待機指示信号等の外部信号を供給することもできる。

ＤＳＰ９４には、ＣＰＵに動作を行わせるためのソフトウェア（制御プログラム）が格納されているＥＥＰＲＯＭ等の不揮発性メモリと、各種のデータを一時的に記憶するためのＤＲＡＭやＳＲＡＭ等のメモリが内蔵されている。ＤＳＰ９４は、Ａ／Ｄ変換器９１〜９３の内の少なくとも１つから出力される検出データに基づいてディジタル信号処理を行うことにより、パルス幅変調（ＰＷＭ）又はパルス周波数変調（ＰＦＭ）によって、スイッチング素子３０を制御するための制御信号（ＰＷＭ信号又はＰＦＭ信号）を生成する。

例えば、ＤＳＰ９４は、２次側電圧検出回路７０の検出結果のみに基づいて制御信号を生成するようにしても良い。また、ＤＳＰ９４は、２次側電圧検出回路７０の検出結果、及び、２次側電流検出回路８０の検出結果に基づいて、制御信号を生成するようにしても良い。あるいは、ＤＳＰ９４は、１次側電流検出回路５０の検出結果、及び、２次側電圧検出回路７０の検出結果に基づいて、制御信号を生成するようにしても良い。また、ＤＳＰ９４は、１次側電流検出回路５０の検出結果、２次側電圧検出回路７０の検出結果、及び、２次側電流検出回路８０の検出結果に基づいて、制御信号を生成するようにしても良い。

一般に、従来のアナログ電源回路における出力制御は、出力電圧に基づいて行われるか出力電流に基づいて行われるかのいずれかであったが、ディジタル信号処理を用いることにより、出力電力に基づいて出力制御を行うこともできるようになる。

Ａ／Ｄ変換された検出データを取り込んでからパルス変調のための演算を行って駆動信号を生成するまでに要する時間は、スイッチング素子３０のスイッチング周期内に収める必要があるが、ディジタル制御回路９０において、汎用マイコンに比べて演算処理速度が速いＤＳＰを用いることにより、スイッチング素子を１０ｋＨｚ〜１２０ｋＨｚ程度の高い周波数でスイッチングさせることができる。そのために、ＤＳＰは、４０ＭＨｚ〜１５０ＭＨｚ程度の周波数を有するクロック信号が供給されて動作する。

一方、保護回路１００は、１次側電流検出回路５０の検出結果、２次側電圧検出回路７０の検出結果、及び、２次側電流検出回路８０の検出結果の内の少なくとも１つに基づいて、ＤＳＰ９４の暴走のような異常事態が発生したことを検知し、電源回路や負荷の破壊に至る異常運転を防止するためにスイッチング素子３０の動作を停止させる保護信号を活性化する。

例えば、保護回路１００は、ＤＳＰ９４の異常によって暴走が生じているような場合に、１次側電流検出回路５０の検出結果に基づいて、スイッチング素子３０に流れている電流が異常判断のために設定されたしきい値Ｘ_Ａを超える異常な電流であると判定したときに、保護信号を活性化するようにしても良い。また、保護回路１００は、１次側電流検出回路５０の検出結果、及び、２次側電圧検出回路７０の検出結果に基づいて、スイッチング素子３０に流れている電流がしきい値Ｘ_Ａを超える異常な電流であると判定したとき、及び、整流平滑回路６０によって生成される出力電圧が異常判断のために設定されたしきい値Ｘ_Ｂを超える異常な電圧であると判定したときに、保護信号を活性化するようにしても良い。

あるいは、保護回路１００は、１次側電流検出回路５０の検出結果、２次側電圧検出回路７０の検出結果、及び、２次側電流検出回路８０の検出結果に基づいて、スイッチング素子３０に流れている電流がしきい値Ｘ_Ａを超える異常な電流であると判定したとき、整流平滑回路６０によって生成される出力電圧がしきい値Ｘ_Ｂを超える異常な電圧であると判定したとき、及び、整流平滑回路６０から出力される電流が異常判断のために設定されたしきい値Ｘ_Ｃを超える異常な電流であると判定したときに、保護信号を活性化するようにしても良い。

保護信号がローレベルに活性化される場合には、論理回路１１０として、ＡＮＤ回路が用いられる。ＡＮＤ回路は、ディジタル制御回路９０から出力される制御信号と保護回路１００から出力される保護信号との論理積を求める。これにより、論理回路１１０は、保護信号がハイレベルに非活性化されているときには、ディジタル制御回路９０から出力される制御信号をそのまま出力し、保護信号がローレベルに活性化されているときには、ローレベルの信号を出力する。論理回路１１０の出力信号は、アイソレータ１２０を介して、駆動回路４０に供給される。駆動回路４０は、論理回路１１０の出力信号に基づいて、スイッチング素子３０を駆動するための駆動信号を生成する。

次に、ＤＳＰ９４が正常に動作している場合の制御動作の一例について、パルス変調方式がパルス幅変調（ＰＷＭ）である場合を例にとり、図２〜図４を参照しながら説明する。ここでは、１次側電流検出回路５０の検出結果と２次側電圧検出回路７０の検出結果とに基づいて制御が行われる例について説明する。図２は、図１に示すスイッチング電源回路におけるＤＳＰによる制御動作を示すフローチャートであり、図３は、図１に示すスイッチング電源回路の２次側電流−２次側電圧特性（出力特性）を示す図であり、図４は、図１に示すスイッチング電源回路における駆動信号の波形を示す図である。

図２を参照すると、まず、ステップＳ１１において、ＤＳＰ９４が、２次側電圧が一定となる定電圧安定化動作を行うように制御信号を生成し、保護信号がハイレベルに非活性化されているので、論理回路１１０が制御信号をそのまま出力し、これに基づいて、駆動回路４０が駆動信号を生成する。さらに、ステップＳ１２において、ＤＳＰ９４が、１次側電流がしきい値Ｙ_Ａを超えたか否かを判定し、１次側電流がしきい値Ｙ_Ａを超えるまでは、定電圧安定化動作を行うように制御信号のパルス幅を制御して、２次側電流を増加させる。

図３において矢印（１）で示すように、２次側電流が増加して行って、Ａ点において１次側電流がしきい値Ｙ_Ａに到達し、さらに、１次側電流がしきい値Ｙ_Ａを超えると、ＤＳＰ９４は、制御信号のパルス幅を一定に維持して、定電圧安定化動作を停止する（ステップＳ１３）。図４は、このときスイッチング素子３０に印加される駆動信号の波形を示す。１次側電流がしきい値Ｙ_Ａを超えるまでは、駆動信号のパルス幅Ｔが増加して行くが、１次側電流がしきい値Ｙ_Ａを超えると、駆動信号のパルス幅Ｔが最大値Ｔ_ＭＡＸに制限される。

これ以降、２次側電圧は一定とならず、例えば、インパクトプリンタ内のソレノイドのようなダイナミックな負荷回路のインピーダンス状態によって２次側電流が増加して行くと、図３において矢印（２）で示すように、２次側電圧は徐々に低下して行く。ただし、２次側電圧が低下しても、２次側電圧がしきい値Ｙ_Ｂ以上であって、２次側電流が維持されていれば、スイッチング電源回路は許容動作範囲内にあると考えることができる。インパクトプリンタにおいて印字ヘッドを駆動するソレノイドは、電流によって駆動されるので、電源電圧が多少低下しても動作が可能である。従って、上記のような折れ線状の出力電流−出力電圧特性を有するスイッチング電源を用いれば、スイッチング電源の出力電圧が多少低下しても、印字動作を継続することができる。

ステップＳ１４において、ＤＳＰ９４は、所定期間内に１次側電流がしきい値Ｙ_Ａを超えた回数が許容範囲内であるか否かを判定する。所定期間内に１次側電流がしきい値Ｙ_Ａを超えた回数が許容範囲内である場合（Ｙ）には、処理がステップＳ１５に移行する。一方、所定期間内に１次側電流がしきい値Ｙ_Ａを超えた回数が許容範囲を超える場合（Ｎ）には、処理がステップＳ１６に移行する。

ステップＳ１５において、ＤＳＰ９４は、２次側電圧がしきい値Ｙ_Ｂよりも低下したか否かを判定する。２次側電圧がしきい値Ｙ_Ｂよりも低下していない場合（Ｎ）には、処理がステップＳ１２に移行する。一方、２次側電圧がしきい値Ｙ_Ｂよりも低下した場合には、１次側電流がしきい値Ｙ_Ａを超えた回数が許容範囲内であっても２次側電圧がしきい値Ｙ_Ｂよりも低下するような異常が発生したと判断して、処理がステップＳ１６に移行する。

ステップＳ１６において、ＤＳＰ９４は、スイッチング素子３０が電流ストレスによって破壊されるおそれがあるので、保護回路１００から出力される保護信号の状態に関わらず制御信号を非活性化して、スイッチング素子３０のスイッチング動作を停止させ、１次側巻線に流れる電流を遮断する。

あるいは、ステップＳ１４を省略して、１次側電流がしきい値Ｙ_Ａを超えた場合に、２次側電圧がしきい値Ｙ_Ｂよりも低下するまで、駆動信号のパルス幅Ｔを最大値Ｔ_ＭＡＸに維持し続けるような制御信号を駆動回路４０に供給しても良い。

以上において、１次側電流のしきい値Ｙ_Ａに関する設定情報、２次側電圧のしきい値Ｙ_Ｂに関する情報、１次側電流がしきい値Ｙ_Ａを超えた場合の許容範囲に関する設定情報等は、ＤＳＰ９４に内蔵されている不揮発性メモリ内のデータテーブルに格納されている。

さらに、ＤＳＰ９４は、通常動作モード用の設定情報に加えて、負荷装置（例えば、インパクトプリンタ等）が待機モードにある時の１次側電流−２次側電圧特性等を含む待機モード用の設定情報をデータテーブルに格納するようにしても良い。その場合には、ＤＳＰ９４が、負荷装置が通常動作モードと待機モードとの内のいずれにあるかを表すモード信号に従って、待機モードにおいて出力特性を変更する（図３中の一点鎖線を参照）。これにより、待機モードにおける消費電力を低減することができる。

一方、保護回路１００において用いられる１次側電流のしきい値Ｘ_Ａ、２次側電圧のしきい値Ｘ_Ｂ、及び、２次側電流のしきい値Ｘ_Ｃは、ＤＳＰ９４において用いられる１次側電流のしきい値Ｙ_Ａ、２次側電圧のしきい値Ｙ_Ｂ、及び、２次側電流のしきい値Ｙ_Ｃよりもそれぞれ大きな値に設定される。これにより、ＤＳＰ９４が正常に動作しているときには、保護回路１００が動作することはない。一方、ＤＳＰ９４が暴走して、１次側電流の値がしきい値Ｘ_Ａを超えたり、２次側電圧の値がしきい値Ｘ_Ｂを超えたり、又は、２次側電流の値がしきい値Ｘ_Ｃを超えたりすると、保護回路１００が論理回路１１０にローレベルの保護信号を供給し、論理回路１１０の出力信号が非活性になるので、スイッチング素子３０がオフ状態とされる。このようにして、ＤＳＰ９４が暴走状態となった場合でも、保護回路１００は、スイッチング素子３０をオフにしてスイッチング動作を停止し、電源回路及び負荷の破壊を防ぐことができる。また、保護回路１００がＤＳＰ９４をリセットすることはないので、ＤＳＰ９４内部のＤＲＡＭやＳＲＡＭ等のメモリに格納されているデータが失われることはない。従って、ＤＳＰの暴走原因の解明を行うことが可能となる。

次に、本発明の第２の実施形態について説明する。
図５は、本発明の第２の実施形態に係るスイッチング電源回路の構成を示す図である。図５においては、保護回路１００、及び、論理回路１１０が、１次側回路として設けられており、これらの回路は、ノードＡの電位を基準電位として動作する。

従って、ＤＳＰ９４と論理回路１１０との間に、ディジタル信号系の電位整合手段としてのアイソレータ１２１が接続され、同じロジック信号の授受でありながら１次側回路と２次側回路との間の基準電位の差を整合させている。一方、１次側電流検出回路５０から出力される検出信号は、アイソレータを介さずに保護回路１００に供給され、論理回路１１０の出力信号は、アイソレータを介さずに駆動回路４０に供給される。

第２の実施形態に係るスイッチング電源回路は、その他の点に関しては第１の実施形態に係るスイッチング電源回路と同じであり、第１の実施形態に係るスイッチング電源回路と同様に動作する。第２の実施形態においても、１次側電流検出回路５０が電流検出トランスのような電流検出回路である場合には、ノードＡの電位からアイソレートされた検出信号を生成することができるので、アイソレータ５１を省略することができる。

次に、本発明の第３の実施形態について説明する。
図６は、本発明の第３の実施形態に係るスイッチング電源回路の構成を示す図である。図６においては、ディジタル制御回路９０、保護回路１００、及び、論理回路１１０が、１次側回路として設けられており、これらの回路は、ノードＡの電位を基準電位として動作する。

従って、２次側電圧検出回路７０とＡ／Ｄ変換器９２との間に、アナログ信号系の電位整合手段としてのアイソレータ１２２が接続され、２次側電流検出回路８０とＡ／Ｄ変換器９３との間に、アナログ信号系の電位整合手段としてのアイソレータ１２３が接続されている。一方、１次側電流検出回路５０から出力される検出信号は、アイソレータを介さずにＡ／Ｄ変換器９１及び保護回路１００に供給され、論理回路１１０の出力信号は、アイソレータを介さずに駆動回路４０に供給される。

第３の実施形態に係るスイッチング電源回路は、その他の点に関しては第１の実施形態に係るスイッチング電源回路と同じであり、第１の実施形態に係るスイッチング電源回路と同様に動作する。第３の実施形態において、２次側電流検出回路８０が電流検出トランスのような電流検出回路である場合には、接地電位からアイソレートされた検出信号を生成することができるので、アイソレータ１２３を省略することができる。

本発明は、電子機器において用いられるスイッチング電源回路において利用することが可能である。

本発明の第１の実施形態に係るスイッチング電源回路の構成を示す図である。 図１に示すスイッチング電源回路におけるＤＳＰによる制御動作を示すフローチャートである。 図１に示すスイッチング電源回路の２次側電流−２次側電圧特性を示す図である。 図１に示すスイッチング電源回路における駆動信号の波形を示す図である。 本発明の第２の実施形態に係るスイッチング電源回路の構成を示す図である。 本発明の第３の実施形態に係るスイッチング電源回路の構成を示す図である。

符号の説明

１、２ 入力端子
３、４ 出力端子
１０ 整流平滑回路
２０ トランス
２１ １次側巻線
２２ ２次側巻線
２３ コア
３０ スイッチング素子
４０ 駆動回路
５０ １次側電流検出回路
５１、１２０〜１２３ アイソレータ
６０ 整流平滑回路
６１ ダイオード
６２ コンデンサ
７０ ２次側電圧検出回路
８０ ２次側電流検出回路
９０ ディジタル制御回路
９１〜９３ Ａ／Ｄ変換器
９４ ＤＳＰ
１００ 保護回路
１１０ 論理回路

Claims (13)

1. コア及び該コアに回巻された１次側巻線及び２次側巻線を有するトランスと、
   前記トランスの１次側巻線に直列に接続され、駆動信号に従って前記トランスの１次側巻線に電流を流すスイッチング素子と、
   前記トランスの１次側巻線に流れる電流を検出する１次側検出回路と、
   前記トランスの２次側巻線に発生する電圧を整流及び平滑することにより出力電圧を生成する整流平滑回路と、
   前記整流平滑回路によって生成される出力電圧及び／又は出力電流を検出する２次側検出回路と、
   少なくとも前記１次側検出回路の検出結果及び／又は前記２次側検出回路の検出結果に基づいてディジタル信号処理を行うことにより、前記スイッチング素子の動作を制御するための制御信号を生成するディジタル制御回路と、
   少なくとも前記１次側検出回路の検出結果及び／又は前記２次側検出回路の検出結果に基づいて、前記スイッチング素子の動作を停止させるための保護信号を生成する保護回路と、
   前記ディジタル制御回路によって生成される制御信号と前記保護回路によって生成される保護信号とに基づいて論理演算を行うことにより出力信号を生成する論理回路と、
   前記論理回路の出力信号に基づいて、前記スイッチング素子を駆動するための駆動信号を生成する駆動回路と、
   前記１次側検出回路、前記２次側検出回路、前記ディジタル制御回路、前記保護回路、前記論理回路、及び、前記駆動回路の内で、基準電位が互いに異なる複数の回路間において信号の電位を整合させる電位整合手段と、
   を具備するスイッチング電源回路。
2. 前記ディジタル制御回路が、
   前記１次側検出回路及び前記２次側検出回路から出力される複数の検出信号をＡ／Ｄ変換して検出データを出力する複数のＡ／Ｄ変換器と、
   前記複数のＡ／Ｄ変換器から出力される検出データに基づいてディジタル信号処理を行うことにより制御信号を生成するディジタル演算処理器と、
   を含む、請求項１記載のスイッチング電源回路。
3. 前記保護回路が、前記１次側検出回路の検出結果に基づいて、前記スイッチング素子に流れる電流が所定の値を超えていると判定したときに、保護信号を活性化する、請求項１又は２記載のスイッチング電源回路。
4. 前記保護回路が、前記１次側検出回路の検出結果及び前記２次側検出回路の検出結果に基づいて、前記スイッチング素子に流れる電流が所定の値を超えていると判定したとき、及び、前記整流平滑回路によって生成される出力電圧が所定の値を超えていると判定したときに、保護信号を活性化する、請求項１又は２記載のスイッチング電源回路。
5. 前記保護回路が、前記１次側検出回路の検出結果及び前記２次側検出回路の検出結果に基づいて、前記スイッチング素子に流れる電流が所定の値を超えていると判定したとき、及び、前記整流平滑回路によって生成される出力電圧が所定の値を超えていると判定したとき、及び、前記整流平滑回路から出力される電流が所定の値を超えていると判定したときに、保護信号を活性化する、請求項１又は２記載のスイッチング電源回路。
6. 前記保護回路が、保護信号をローレベルに活性化し、
   前記論理回路が、前記ディジタル制御回路から出力される制御信号と前記保護回路から出力される保護信号との論理積を求める、請求項３〜５のいずれか１項記載のスイッチング電源回路。
7. 前記１次側検出回路及び前記駆動回路が、第１の電位を基準電位として動作し、
   前記２次側検出回路、前記ディジタル制御回路、前記保護回路、及び、前記論理回路が、第１の電位とは異なる第２の電位を基準電位として動作し、
   前記電位整合手段が、前記１次側検出回路から出力される検出信号を前記ディジタル制御回路及び前記保護回路に伝送する第１のアイソレータと、前記論理回路の出力信号を前記駆動回路に伝送する第２のアイソレータとを含む、請求項１〜６のいずれか１項記載のスイッチング電源回路。
8. 前記駆動回路が、第１の電位を基準電位として動作し、
   前記１次側検出回路が、第１の電位からアイソレートされた検出信号を生成し、
   前記２次側検出回路、前記ディジタル制御回路、前記保護回路、及び、前記論理回路が、第１の電位とは異なる第２の電位を基準電位として動作し、
   前記電位整合手段が、前記論理回路の出力信号を前記駆動回路に伝送するアイソレータを含む、請求項１〜６のいずれか１項記載のスイッチング電源回路。
9. 前記１次側検出回路、前記保護回路、前記論理回路、及び、前記駆動回路が、第１の電位を基準電位として動作し、
   前記２次側検出回路及び前記ディジタル制御回路が、第１の電位とは異なる第２の電位を基準電位として動作し、
   前記電位整合手段が、前記１次側検出回路から出力される検出信号を前記ディジタル制御回路に伝送する第１のアイソレータと、前記ディジタル制御回路から出力される制御信号を前記論理回路に伝送する第２のアイソレータとを含む、請求項１〜６のいずれか１項記載のスイッチング電源回路。
10. 前記保護回路、前記論理回路、及び、前記駆動回路が、第１の電位を基準電位として動作し、
    前記１次側検出回路が、第１の電位からアイソレートされた検出信号を生成し、
    前記２次側検出回路及び前記ディジタル制御回路が、第１の電位とは異なる第２の電位を基準電位として動作し、
    前記電位整合手段が、前記ディジタル制御回路から出力される制御信号を前記論理回路に伝送するアイソレータを含む、請求項１〜６のいずれか１項記載のスイッチング電源回路。
11. 前記１次側検出回路、前記ディジタル制御回路、前記保護回路、前記論理回路、及び、前記駆動回路が、第１の電位を基準電位として動作し、
    前記２次側検出回路が、第１の電位とは異なる第２の電位を基準電位として動作し、
    前記電位整合手段が、前記２次側検出回路から出力される検出信号を前記ディジタル制御回路に伝送するアイソレータを含む、請求項１〜６のいずれか１項記載のスイッチング電源回路。
12. 前記第１若しくは第２のアイソレータ、又は、前記アイソレータが、電気信号を光信号に変換して送信する送信部と、前記送信部によって送信される光信号を受信して電気信号に変換する受信部とを有するフォトカプラを含む、請求項７〜１１のいずれか１項記載のスイッチング電源回路。
13. 前記第２の電位が接地電位であり、前記第１の電位が接地電位からアイソレートされている電位である、請求項７〜１２のいずれか１項記載のスイッチング電源回路。
    

Images