JP4505724B2

JP4505724B2 - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP4505724B2
Application number: JP2004051670A
Authority: JP
Inventors: 浩臼井; 昭広内田
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2004-02-26
Filing date: 2004-02-26
Publication date: 2010-07-21
Anticipated expiration: 2024-02-26
Also published as: JP2005245128A

Description

本発明は、トランスの１つの巻線から複数の直流出力電圧を取り出す小型のＤＣ−ＤＣコンバータに関するものである。

図７に示す従来のＤＣ−ＤＣコンバータは、１次巻線(3)、第１の２次巻線(4a)、第２の２次巻線(4b)及び駆動巻線(5)を有するトランス(2)と、直流電源(1)及びトランス(2)の１次巻線(3)に直列に接続されたスイッチング素子を構成するMOS-FET（ＭＯＳ型電界効果トランジスタ）(6)と、トランス(2)の第１の２次巻線(4a)と第１の負荷(11)との間に接続された整流平滑回路(8)と、第１の負荷(11)に供給される電力を制御する出力制御回路(13)と、MOS-FET(6)の制御端子であるゲートに駆動信号を付与する制御回路(7)とを備えている。整流平滑回路(8)は、第１の２次巻線(4a)と第２の２次巻線(4b)との接続点と第１の負荷(11)との間に接続された整流ダイオード（整流素子）(9)と、整流ダイオード(9)と第１の２次巻線(4a)との間に接続されたコンデンサ(10)とを備えている。

出力制御回路(13)は、整流平滑回路(8)の出力側に接続されて整流平滑回路(8)の出力を分圧する分圧抵抗(14,15)と、定電圧を出力する基準電源(16)と、分圧抵抗(14)と(15)との接続点に接続された反転入力端子及び基準電源(16)に接続された非反転入力端子を有する第１の誤差増幅器(24)と、基準電源(16)に並列に接続された分圧抵抗(22,23)と、第１の負荷(11)と第１の２次巻線(4a)との間に接続された電流検出抵抗(26)と、分圧抵抗(22)と(23)との接続点に接続された非反転入力端子及び第１の負荷(11)と電流検出抵抗(26)との接続点に接続された反転入力端子を有する第２の誤差増幅器(29)と、第１の誤差増幅器(24)の出力側に接続された整流ダイオード（整流素子）(20)と、第２の誤差増幅器(29)の出力側に接続された整流ダイオード(整流素子)(25)と、整流平滑回路(8)と整流ダイオード(20)及び(25)との間に接続された発光ダイオード(17a)及び制限抵抗(21)とを備えている。発光ダイオード(17a)は、制御回路(7)に接続されたホトトランジスタ(17b)とホトカプラ（電流検出素子）(17)を構成する。制御回路(7)は、トランス(2)の駆動巻線(5)から整流ダイオード(27)とコンデンサ(28)を介して電力が供給される。第２の２次巻線(4b)は、整流ダイオード（整流素子）(40)とコンデンサ(31)とにより構成される整流平滑回路(18)を介して第２の負荷(12)に接続される。

動作の際に、制御回路(7)からMOS-FET(6)のゲートに駆動パルスが付与されると、MOS-FET(6)はオン・オフ動作を行う。MOS-FET(6)のオン時に、直流電源(1)からトランス(2)の１次巻線(3)を通り、MOS-FET(6)に電流が流れて、トランス(2)にエネルギが蓄積される。MOS-FET(6)のオフ時に、第１の２次巻線(4a)から整流平滑回路(8)を通じて第１の負荷(11)に直流電力が供給される。同時に、第２の２次巻線(4b)から整流平滑回路(18)を通じて第２の負荷(12)に直流電力が供給される。第１の２次巻線(4a)及び第２の２次巻線(4b)の各巻数をS1及びS2とすると、第２の負荷(12)に印加される第２の直流電圧(V₀₂)は、第１の負荷(11)に印加される第１の直流電圧(V₀₁)に対して、(S1＋S2)/S1の巻線比に略比例する直流電圧となる。第１の誤差増幅器(24)は、第１の直流電圧(V₀₁)が一定のレベルを超えたときに出力を発生し、ホトカプラ(17)、制限抵抗(21)及び整流ダイオード(20)を通じて電流が流れる。ホトカプラ(17)の発光ダイオード(17a)の発光量に対応する量の電流が受光トランジスタ(17b)に流れるので、制御回路(7)は受光トランジスタ(17b)に流れる電流量に応じてMOS-FET(6)がオンするパルス幅を減少し、ＰＷＭ制御を行い、負荷(11,12)への電圧を一定に保持する。また、負荷(11)のインピーダンスが小さくなると、第１の負荷(11)に流れる電流(I₀₁)は増大する。第１の負荷(11)に流れる電流(I₀₁)が一定のレベルを超えたことを電流検出抵抗(26)で検出したときに、第２の誤差増幅器(29)は出力を発生するので、ホトカプラ(17)、制限抵抗(21)及び整流ダイオード(25)を通じて電流が流れる。このため、誤差増幅器(24)が出力を発生する場合と同様に、ホトカプラ(17)の発光ダイオード(17a)の発光量に対応する量の電流が受光トランジスタ(17b)に流れるので、制御回路(7)は受光トランジスタ(17b)に流れる電流量に応じてMOS-FET(6)がオンするパルス幅を減少させて、負荷(11)に流れる電流を一定に保持する。第１の負荷(11)が短絡してインピーダンスが更に低下すると、第１の直流電圧(V₀₁)も更に低下し、出力電圧(V₀₁)が零になると、ホトカプラ(17)に電流が流れず、出力制御回路(13)の動作も停止し、理論上無制限に第１の負荷(11)に電流が流れて、ＤＣ−ＤＣコンバータが破壊することがあった。

図８は、出力制御回路(13)の作動停止を防止できる従来の他のＤＣ−ＤＣコンバータを示す。図８に示すＤＣ−ＤＣコンバータは、トランス(2)の第１の２次巻線(4a)と第２の２次巻線(4b)とを入れ替え、第２の２次巻線(4b)側に制限抵抗(42)と、整流ダイオード(43)と、平滑コンデンサ(31)との直列回路により構成した整流平滑回路(41)の出力側をホトカプラ(17)の発光ダイオード(17a)のアノードに接続する点において図７のＤＣ−ＤＣコンバータと相違する。従って、図８では、第２の負荷は、出力制御回路(13)である。第２の２次巻線(4b)は、第１の２次巻線(4a)と逆極性に接続され、MOS-FET(6)のオン時に発生する電圧を整流平滑する。このため、第１の負荷(11)のインピーダンスが低下して第１の直流電圧(V₀₁)が低下しても、１次巻線(3)の巻数P1と第２の２次巻線(4b)の巻数S2との巻数比分S2/P1を直流入力電圧(V_IN)に乗じた電圧を常に出力制御動作に使用できるため、第１の負荷(11)に短絡が生じても出力制御動作が可能となり、ＤＣ−ＤＣコンバータの破壊を防止できる特徴がある。

ところで、商用電源ラインに接続されるＤＣ−ＤＣコンバータは、感電等の短絡事故を防止するために、トランスの１次側と２次側との間の絶縁耐圧、沿面距離、空間距離を規定する各種の安全規格が世界的に存在する。１次側と２次側との間の物理的な距離を単に規定する前記安全規格は、トランスの小型化への障害になることがある。１次側と２次側との間の距離を簡単に確保する方法として、トランスの２次巻線を引き出し線とする方法があるが、この方法では、ボビンの絡げピンを利用できないため、２次巻線を最大１回路とするのが実用的である。従って、第２の負荷(12)に直流出力を供給する図７の回路及び出力制御回路(13)に直流出力を供給する図８の回路では、トランス(2)の２次巻線の巻数が増加して、トランス(2)が大型となり、ＤＣ−ＤＣコンバータの小型化が困難である。

本発明は、トランスの１つの巻線から複数の直流出力電圧を取り出す小型のＤＣ−ＤＣコンバータを提供することを目的とする。また、本発明は、トランスに設けた単一の２次巻線から直流出力電圧を取り出すと共に、負荷の短絡時にも確実に過電流保護を行う小型のＤＣ−ＤＣコンバータを提供することを目的とする。

本発明のＤＣ−ＤＣコンバータは、１次巻線(3)及び付加巻線(4,5)を有するトランス(2)と、直流電源(1)及びトランス(2)の１次巻線(3)に直列に接続されたスイッチング素子(6)と、トランス(2)の１次巻線(3)又は付加巻線(4,5)と第１の負荷(11)との間に接続される第１の整流平滑回路(8)と、スイッチング素子(6)の制御端子に駆動信号を付与する制御回路(7)とを備えている。第１の整流素子(31)とインダクタンス(32)とをトランス(2)の１次巻線(3)又は付加巻線(4,5)に直列に接続し、第２の整流素子(33)とコンデンサ(34)とを前記インダクタンス(32)に直列に接続する。また、第２の整流素子(33)とコンデンサ(34)との接続点に第２の負荷(12)となる出力制御回路(13)を接続する。出力制御回路(13)は、付加巻線(4,5)の出力電圧が一定のレベルを超えたときに出力を発生する第１の誤差増幅器(24)と、第１の負荷(11)に流れる電流が一定のレベルを超えたときに出力を発生する第２の誤差増幅器(29)と、第２の整流素子(33)とコンデンサ(34)との接続点から第１の誤差増幅器(24)又は第２の誤差増幅器(29)に流れる電流を検出する電流検出素子(17)とを備える。制御回路(7)は、電流検出素子(17)により検出した電流の大きさに応じてスイッチング素子(6)をオン・オフするパルス幅を制御し、制御回路(7)からスイッチング素子(6)に駆動信号を付与して、スイッチング素子(6)をオン・オフ動作させて、第１の整流平滑回路(8)から第１の負荷(11)への第１の直流電力を取り出し、コンデンサ(34)の直流電圧を出力制御回路(13)に印加して、第２の直流電力を出力制御回路(13)に供給する。スイッチング素子(6)のオフ時に、トランス(2)に蓄積されたエネルギを１次巻線(3)又は付加巻線(4,5)を通じて第１の整流平滑回路(8)から第１の負荷(11)に第１の直流電力を供給すると同時に、インダクタンス(32)に蓄積されたエネルギを第２の整流素子(33)とコンデンサ(34)との接続点から第２の負荷(12)を構成する出力制御回路(13)に第２の直流電力として供給することができる。

本発明のＤＣ−ＤＣコンバータでは、１つの巻線から第１の直流電圧と第２の直流電圧が得られる利点がある。また、インダクタンスを使用して第２の直流電圧を発生させることにより、負荷に短絡が発生しても、安定な第２の直流電圧を得ることができ、この電圧を保護回路用電源として使用することにより、ＤＣ−ＤＣコンバータを確実に保護できる利点がある。また、第２の負荷となる出力制御回路の動作に消費される制御用電力は、極めて小さく、極めて小型のインダクタンスを使用でき、トランスの巻線構造が簡単となり、トランスを安価に製造できる利点がある。更に、第１の負荷が短絡しても、インダクタンスのフライバック電圧を第２の整流平滑回路により整流平滑して、出力制御回路の電源を得ることができ、出力制御回路(13)の動作を停止させず且つＤＣ−ＤＣコンバータが破壊されない。

以下、本発明によるＤＣ−ＤＣコンバータの実施の形態を図１〜図６について説明する。図１〜図６では、図７及び図８に示す箇所と同一の部分には同一の符号を付し、説明を省略する。

図１に示す本発明によるＤＣ−ＤＣコンバータの第１の実施の形態では、図７に示す従来のＤＣ−ＤＣコンバータに使用するトランス(2)の第２の２次巻線(4b)を省略し、第１のダイオード（整流素子）(31)とインダクタンスとしてのチョークコイル(32)とを２次巻線(4)と直列に接続する。本発明では、２次巻線(4)、駆動巻線(5)及びこれら以外にトランス(2)に設けられた巻線のいずれか１つ又は複数を付加巻線と呼ぶ。また、チョークコイル(32)に第２のダイオード（整流素子）(33)とコンデンサ(34)とを直列に接続し、第２のダイオード(33)とコンデンサ(34)との接続点から例えば外部負荷である第２の負荷(12)への第２の直流出力を取り出す。動作の際に、MOS-FET(6)のオン期間に、１次巻線(3)及びMOS-FET(6)を通じて電流が流れて、トランス(2)にエネルギが蓄積されると同時に、２次巻線(4)、チョークコイル(32)、第１のダイオード(31)及び２次巻線(4)を通じて電流が流れ、チョークコイル(32)にエネルギを蓄えられる。その後、MOS-FET(6)のオフ期間にトランス(2)に蓄えられたエネルギは、フライバック電圧として第１の整流平滑回路(8)に印加され、整流ダイオード(9)を通じて第１の負荷(11)に流れる電流に変換される。また、チョークコイル(32)に蓄積されたエネルギは、第２のダイオード(33)とコンデンサ(34)との第２の整流平滑回路(30)を通じて整流平滑した後、第２の直流電力として第２の負荷(12)に供給される。

図２は、倍電圧整流回路を形成するコンデンサ(35)及びダイオード(36)をチョークコイル(32)に並列に接続し、図１の回路と同様に、倍電圧整流回路の出力電圧を第２の直流電圧として第２の負荷(12)に供給できる。動作の際に、MOS-FET(6)のオン時に、１次巻線(3)及びMOS-FET(6)を通じて電流が流れて、トランス(2)にエネルギが蓄積されると同時に、２次巻線(4)、チョークコイル(32)、第１のダイオード(31)及び２次巻線(4)を通じて電流が流れ、チョークコイル(32)にエネルギが蓄えられる。このとき、コンデンサ(35)は、２次巻線(4)、ダイオード(36)、コンデンサ(35)、第１のダイオード(31)及び２次巻線(4)を通る電流により充電される。コンデンサ(35)の充電レベルは、直流電源(1)の電圧に１次巻線(3)と２次巻線(4)の巻数比を乗じた値である。その後、MOS-FET(6)のオフ期間にトランス(2)に蓄えられたエネルギは、整流ダイオード(9)を通じて第１の負荷(11)に流れる電流に変換されると同時に、チョークコイル(32)に蓄積されたエネルギは、コンデンサ(35)に蓄積された電圧に重畳して第２の負荷(12)に印加され、整流平滑回路(30)を通じて整流平滑した後、第２の直流電流として第２の負荷(12)に供給される。

図３は、出力制御回路(13)を構成する発光ダイオード(17a)のアノードに図１に示す整流平滑回路(30)の第２の直流電圧を印加し、第２の負荷を出力制御回路(13)とし、出力制御回路(13)の動作に消費される制御用電力は、極めて小さく、極めて小型のチョークコイル(32)を使用できる。

また、図３では、１次巻線(3)の巻数をP1、２次巻線(4)の巻数をS1とすると、第１の負荷(11)のインピーダンスが小さくなり、出力電圧(V_O1)が低下しても、直流電圧(V_IN)のS1/P1の巻数比分の電圧がチョークコイル(32)に印加され、エネルギをチョークコイル(32)に蓄えることができる。このため、第１の負荷(11)が短絡しても、チョークコイル(32)のフライバック電圧を第２の整流平滑回路(30)により整流平滑して、出力制御回路(13)の電源を得ることができ、出力制御回路(13)の動作を停止させず且つＤＣ−ＤＣコンバータが破壊されない。

しかしながら、図３では、第１の負荷(11)のインピーダンスが極めて小さくなると、MOS-FET(6)のオン期間も小さくなるため、MOS-FET(6)のオン時間によりチョークコイル(32)に蓄えられるエネルギが制限される。従って、制御回路の消費電流が大きい場合に、エネルギを確保するために、大きいチョークコイル(32)でそのインダクタンス値を小さくし電流を多く流す必要がある。

図４は、倍電圧整流回路を形成するコンデンサ(35)及びダイオード(36)をチョークコイル(32)に並列に接続し、図３の回路と同様に、倍電圧整流回路の出力電圧を第２の直流電圧として出力制御回路(13)に供給できる。図４では、チョークコイル(32)のフライバックエネルギ以外に、コンデンサ(35)に蓄積されるエネルギを直接用いて、更に小型のチョークコイル(32)を使用できる利点がある。

図５は、トランス(2)に蓄積されたエネルギを駆動巻線(5)から整流平滑回路(30)を介して第２の負荷(12)に第２の電力として取り出す例を示す。

図６は、例えば、ＰＦＣ（１次電流制御回路）又は昇圧回路に使用される２次巻線のないトランス(2)の１次巻線から第１の負荷(11)及び第２の負荷(12)にそれぞれ第１の電力及び第２の電力を取り出す例を示す。

前記の通り、図１〜図６のいずれの実施の形態でも、トランス(2)の小型化を妨げる第２の２次巻線を必要としない利点がある。また、図３及び図４の実施の形態では、第２の直流電圧を出力制御回路(13)に印加できるため、常に出力制御回路(13)を動作させて、ＤＣ−ＤＣコンバータを確実に負荷短絡から保護できる。

本発明は、少ない巻線で多くの出力を取り出す場合や、負荷短絡から確実に保護するための２次側制御回路用電源としてフライバック型ＤＣ−ＤＣコンバータに適用することができる。

本発明のＤＣ−ＤＣコンバータの第１の実施の形態を示す回路図本発明のＤＣ−ＤＣコンバータの第２の実施の形態を示す回路図本発明のＤＣ−ＤＣコンバータの第３の実施の形態を示す回路図本発明のＤＣ−ＤＣコンバータの第４の実施の形態を示す回路図本発明のＤＣ−ＤＣコンバータの第５の実施の形態を示す回路図本発明のＤＣ−ＤＣコンバータの第６の実施の形態を示す回路図従来のＤＣ−ＤＣコンバータの回路図従来の他のＤＣ−ＤＣコンバータの回路図

符号の説明

(1)・・直流電源、 (2)・・トランス、 (3)・・１次巻線、 (4)・・２次巻線（付加巻線）、 (5)・・駆動巻線（付加巻線）、 (6)・・スイッチング素子（MOS-FET）、 (7)・・制御回路、 (8)・・整流平滑回路、 (11)・・第１の負荷、 (12)・・第２の負荷、 (17)・・電流検出素子、 (24)・・第１の誤差増幅器、(29)・・第２の誤差増幅器、 (31)・・第１の整流素子（第１のダイオード）、 (32)・・インダクタンス（チョークコイル）、 (33)・・第２の整流素子（第２のダイオード）、 (34)・・コンデンサ、

Claims

１次巻線及び付加巻線を有するトランスと、直流電源及び前記トランスの１次巻線に直列に接続されたスイッチング素子と、前記トランスの１次巻線又は付加巻線と第１の負荷との間に接続される第１の整流平滑回路と、前記スイッチング素子の制御端子に駆動信号を付与する制御回路とを備えたＤＣ−ＤＣコンバータにおいて、
第１の整流素子とインダクタンスとを前記トランスの１次巻線又は付加巻線に直列に接続し、
第２の整流素子とコンデンサとを前記インダクタンスに直列に接続し、
前記第２の整流素子とコンデンサとの接続点に第２の負荷となる出力制御回路を接続し、
前記出力制御回路は、前記付加巻線の出力電圧が一定のレベルを超えたときに出力を発生する第１の誤差増幅器と、前記第１の負荷に流れる電流が一定のレベルを超えたときに出力を発生する第２の誤差増幅器と、前記第２の整流素子とコンデンサとの接続点から前記第１の誤差増幅器又は第２の誤差増幅器に流れる電流を検出する電流検出素子とを備え、
前記制御回路は、前記電流検出素子により検出した電流の大きさに応じて前記スイッチング素子をオン・オフするパルス幅を制御し、
前記制御回路から前記スイッチング素子に駆動信号を付与して、前記スイッチング素子をオン・オフ動作させて、前記第１の整流平滑回路から前記第１の負荷への第１の直流電力を取り出し、
前記コンデンサの直流電圧を前記出力制御回路に印加して、第２の直流電力を前記出力制御回路に供給することを特徴とするＤＣ−ＤＣコンバータ。
倍電圧整流回路を通じて前記インダクタンスのエネルギを第２の直流電力として前記出力制御回路の電源に供給する請求項１に記載のＤＣ−ＤＣコンバータ。
前記第２の整流素子とコンデンサとにより第２の整流平滑回路を構成し、
前記第１の負荷が短絡したとき、前記インダクタンスのフライバック電圧を前記第２の整流平滑回路により整流平滑する請求項１又は２に記載のＤＣ−ＤＣコンバータ。