JP2007288942A - 降圧コンバータ - Google Patents

Abstract

【課題】インダクタが磁気飽和することなく、大電流を出力に対して供給できる降圧コンバータを提供する。
【解決手段】降圧コンバータは、入力端子からの入力電圧が供給されるスイッチ（２）と、スイッチ（２）に接続されたインダクタ（４）と、スイッチ（２）が開いているとき、インダクタ（４）に電流を流す整流手段（３）と、インダクタ（４）の電流を平滑して出力端子への出力電圧を生成する平滑手段（５）を有する。インダクタ（４）に流れ込む電流が所定の値を超えると、入力端子から出力端子へインダクタ（４）を介さずに電流を流すパスを構成する電流バイパス回路（７）を備えている。
【選択図】図１

Description

本発明は、各種電子機器に直流電圧を供給する電源回路に関し、特にスイッチング方式の降圧型のＤＣ−ＤＣコンバータに関する。

近年、スイッチング方式の降圧型のＤＣ−ＤＣコンバータ（以下、降圧コンバータと称する。）は、高効率な電力変換特性から多くの電子機器の電源回路として用いられている。特に、携帯電話に代表される携帯機器においては、小型化が要望される反面、機器の高機能化に伴う大電力化の要望が強い。通常動作時には負荷に対して供給する電力が比較的小さくても、瞬時とも言える短時間だけ大電流を負荷に対して供給しなければならない場合もある。降圧コンバータにおいて電力変換を担う主要部品であるインダクタは、大電流において磁気飽和に至るとインダクタンスが急減する。このため、インダクタは限流素子として電流を制御できなくなり、スイッチ素子その他の部品はダメージを受けてしまう。一方、インダクタが大電流において磁気飽和を起こさないようにするためには、磁心の断面積を大きくしなければならず、インダクタは大型化する。

このような降圧コンバータに用いられるインダクタとして、例えば図４に示すインダクタが提案されている（例えば、特許文献１参照。）。図４のインダクタに示すように、該インダクタでは、磁気飽和領域が高くて磁気飽和し難い材料によって構成された第１のコア６１と、磁気飽和領域は低いが透磁率が大きい材料によって構成された第２のコア６２とが並列されており、第１のコア６１及び第２のコア６２の上にコイル６３が巻回された構成が開示されている。この構成により、インダクタに流れる電流が小さい場合にはインダクタの合成インダクタンスは大きな値となる一方、インダクタに流れる電流が大きい場合には第２のコア６２は磁気飽和するものの、第１のコア６１は磁気飽和せず、合成インダクタンスが小さくなる。
特開２０００−５８３４４号公報

ところで、上記の背景技術で説明したように、インダクタの構造によって大電流に対応する方法では、大電流時のインダクタンスが小さくなる。このため、インダクタに流れる電流の振幅が大きくなり、降圧コンバータの出力電圧に重畳されるリップル電圧が増大する。また、インダクタが大型化及び高価格化する。

前記に鑑み、本発明の目的は、磁気飽和させることなく、大電流を出力に供給できる降圧コンバータを提供することである。

前記の目的を達成するために、本発明の一側面に係る降圧コンバータは、入力端子からの入力電圧が供給されるスイッチと、スイッチに接続されたインダクタと、スイッチが開いているとき、インダクタに電流を流す整流手段と、インダクタの電流を平滑して出力端子への出力電圧を生成する平滑手段を有する降圧コンバータであって、インダクタに流れ込む電流が所定の値を超えると、入力端子から出力端子へインダクタを介さずに電流を流すパスを構成する電流バイパス回路を備えている。

本発明の一側面に係る降圧コンバータによると、インダクタに流れ込む電流が所定の値を超えると、入力端子から出力端子へインダクタを介さずに電流を流すパスが構成されるので、インダクタに流れ込む所定値を超える電流は、インダクタを介さずに入力端子から出力端子へ流れる。このため、インダクタを磁気飽和させることなく、大電流を出力端子に供給することができる。

本発明の一側面に係る降圧コンバータにおいて、電流バイパス回路は、一端がスイッチと入力端子との間に接続されていると共に、他端がインダクタと出力端子との間に接続されており、制御信号によって動作電流が制御されるトランジスタと、スイッチ又はインダクタに流れ込む電流を検出して電流検出信号を出力する電流検出回路と、電流検出信号の信号レベルが所定のレベルに到達すると、トランジスタの動作電流を増大させる制御信号を出力する制御回路とを備えていることが好ましい。この場合、トランジスタは、ＰＭＯＳトランジスタであることがさらに好ましい。

本発明によると、インダクタに過大な電流が流れ込もうとすると、インダクタを介さずに入力端子から出力端子へ電流をバイパスするので、インダクタを磁気飽和させることなく、大電流を出力端子に供給することができる。

以下、本発明の各実施形態について図面を参照しながら説明する。

（第１の実施形態）
以下、本発明の第１の実施形態に係る降圧コンバータについて説明する。

図１（ａ）は、本発明の第１の実施形態に係る降圧コンバータの回路構成を示している。

図１（ａ）に示すように、本発明の第１の実施形態に係る降圧コンバータは、直流入力電圧Ｖｉを供給する例えばバッテリーなどの直流入力電源１と、一端子が直流入力電源１に接続されるスイッチ２、カソードがスイッチの他端子に接続され、アノードが接地されるダイオード３（整流手段）と、一端がスイッチ２の他端子に接続され、スイッチ２のオン・オフ動作に応じて磁気エネルギーの蓄積と放出とを繰り返すインダクタ４と、インダクタ４の他端子に接続され、インダクタ４を流れる電流を平滑化して、インダクタ４の他端子に接続された図示していない負荷に出力直流電圧Ｖｏを供給する出力コンデンサ（平滑手段）５と、出力電圧Ｖｏが所定の目標値に安定化するように、スイッチ２の１スイッチング周期に占めるオン時間の割合を示すデューティ比δを調整した駆動信号をスイッチ２に出力することにより、スイッチ２を所定のスイッチング周波数でオン・オフする制御回路６とを備えている。

さらに、本発明の第１の実施形態に係る降圧コンバータは、入力端子から出力端子へインダクタ４を介さずに電流を流すパスを構成する電流バイパス回路７を備えている。ここで、電流バイパス回路７は、直流入力電源１とインダクタ４の他端子との間に接続されたＰＭＯＳトランジスタ１１と、スイッチ２とインダクタ４の一端子との間に接続され、インダクタ４に流れ込む電流を検出する電流検出器１２と、電流検出器１２からの信号を受けて、ＰＭＯＳトランジスタ１１の動作電流を制御する駆動信号を出力する電流制御回路１３とを備えている。

図１（ｂ）は、本発明の第１の実施形態における電流バイパス回路７の具体的な回路構成図を示している。

図１（ｂ）に示すように、電流バイパス回路７を構成する電流検出器１２は、検出抵抗よりなり、電流バイパス回路７を構成する電流制御回路１３は、比較器１４と電圧Ｖｓを供給する電圧源１５とよりなり、比較器１４からの駆動信号Ｖｇ１１がＰＭＯＳトランジスタ１１に出力される。

以下に、図１（ａ）及び（ｂ）に示した回路構成を有する本発明の第１の実施形態に係る降圧コンバータの動作について説明する。

まず、スイッチ２がオン状態にあるとき、インダクタ４には、入力電圧と出力電圧との差電圧（Ｖｉ−Ｖｏ）が印加され、増加する電流が流れ込むことによってインダクタ４に磁気エネルギーが蓄積される。インダクタ４に流れ込む電流は、検出抵抗１２によって検出電圧Ｖ１２に変換される。そして、比較器１４は、電圧源１５が出力する所定電圧Ｖｓと検出電圧Ｖ１２とを比較して比較結果を出力する。

当該降圧コンバータが、出力電流Ｉｏが過大ではない通常動作を行っている場合には、検出抵抗１２によって変換された検出電圧Ｖ１２は所定電圧Ｖｓに到達しないので、比較器１４からの出力はＨレベルであり、トランジスタ１１はオフ状態である。次に、スイッチ２がターンオフすると、インダクタ４の電圧は反転してダイオード３が導通する。インダクタ４には、スイッチ２がオン状態にある場合の方向とは逆方向に出力電圧Ｖｏが印加され、減少する電流が流れ込むことによって蓄積された磁気エネルギーが放出される。以上の動作を繰り返すことにより、スイッチ２及びインダクタ４を介して入力直流電源１から出力へ電力が供給される。なお、出力電圧Ｖｏは、デューティ比δ及び入力電圧Ｖｉを用いて、Ｖｏ＝δ×Ｖｉで表され、出力電流Ｉｏは、インダクタ４を流れる電流が出力コンデンサ５によって平滑化されるので、インダクタ４を流れる電流の平均値となる。

次に、何らかの原因で負荷が一時的に急増する場合の動作、つまり、出力電流Ｉｏが増大する場合の動作について説明する。

図２は、出力電流Ｉｏが増大する場合の動作波形図を示すものであり、具体的には、検出電圧Ｖ１２及び所定電圧Ｖｓと、比較器１４の出力すなわちトランジスタ１１のゲート電位Ｖｇ１１と、トランジスタ１１の電流すなわちバイパス電流Ｉ１１を示している。

降圧コンバータにおいて、出力電流Ｉｏが急増した場合には、出力電流Ｉｏはインダクタ４を流れる電流の平均値よりも大きくなるので、出力コンデンサ５において充放電の均衡が崩れて放電電荷が多くなり、出力電圧Ｖｏが低下する。出力電圧Ｖｏの低下を検知した制御回路６は、デューティ比δを大きくすることによってインダクタ電流を増加させて、出力電圧Ｖｏを安定化するように動作する。

しかしながら、出力電流Ｉｏの増加量が過大であって、インダクタ電流の増加が所定値を越えると、検出電圧Ｖ１２が所定電圧Ｖｓに到達し、比較器１４の出力Ｖｇ１１がＬレベルになる。これにより、トランジスタ１１がオン状態となり、入力直流電源１からトランジスタ１１を介して出力へ、インダクタ４を介することなく、バイパス電流Ｉ１１が流れる。バイパス電流Ｉ１１が出力コンデンサ５を充電するので、出力電圧Ｖｏが上昇するので、制御回路６はデューティ比δを抑える。その結果、インダクタ電流の増加が抑制される。

トランジスタ１１をオン状態としてバイパス電流Ｉ１１が流れ出すような出力電流Ｉｏのレベルは、検出抵抗１２の抵抗値と電圧源１５の出力する所定電圧Ｖｓとによって調整することができる。このように制限される出力電流Ｉｏのレベルを、インダクタ４の許容電流値以下に設定することにより、インダクタ４を磁気飽和させることなく、トランジスタ１１を介して大電流を出力に供給することができる。

（第２の実施形態）
以下に、本発明の第２の実施形態に係る降圧コンバータについて説明する。

図３は、本発明の第２の実施形態に係る降圧コンバータの回路構成図を示している。なお、図３に示す本発明の第２の実施形態に係る降圧コンバータにおいて、図１に示した第１の実施形態に係る降圧コンバータと対応する構成部分は同様であって、同一の符号を付しており、その対応する部分の構成及び動作の説明は以下で繰り返さない。

図３に示すように、本発明の第２の実施形態に係る降圧コンバータは、ＰＭＯＳトランジスタによって構成されたスイッチ２ａと、図１における制御回路６とは異なる回路構成を有する制御回路６ａとを有する点で、図１に示した本発明の第１の実施形態に係る降圧コンバータと異なっている。

制御回路６ａは、出力電圧Ｖｏを検出して安定化するように、デューティ比δを調整した駆動パルスを出力するＰＷＭ回路１６と、比較器１７と、所定電圧Ｖｓ１を出力する電圧源１８と、タイマー回路１９と、ＯＲ回路２０とを備えている。なお、ＰＷＭ回路１６は、図１における制御回路６の基本機能を備えている。

制御回路６ａにおいて、比較器１７は、検出抵抗１２による検出電圧Ｖ１２と所定電圧Ｖｓ１とを比較して比較結果を出力し、タイマー回路１９は、比較器１７からＨレベルの信号を受けると、所定の期間Ｈレベルの信号を出力し、ＯＲ回路１９は、ＰＷＭ回路１６の出力とタイマー回路１９の出力との論理和を、スイッチ２ａの駆動信号として出力する。

以上の構成を有する本発明の第２の実施形態に係る降圧コンバータの動作について説明する。

当該降圧コンバータが、出力電流Ｉｏが過大ではない通常動作を行っている場合には、検出抵抗１２の検出電圧Ｖ１２が所定電圧Ｖｓ１に到達しないので、比較器１７の出力はＬレベルであり、タイマー回路１９からの出力もＬレベルになる。このため、ＯＲ回路２０の出力はＰＷＭ回路１６の出力と等しくなる。従って、通常動作時では、上述した本発明の第１の実施形態に係る降圧コンバータと同様の動作となる。

一方、何らかの原因で負荷が一時的に急増した場合の動作、つまり、出力電流Ｉｏが増大した場合には、出力電流Ｉｏの増加に伴うインダクタ電流の増加によって、検出抵抗１２の検出電圧Ｖ１２が所定電圧値Ｖｓ１に到達すると、比較器１７の出力がＨレベルになり、タイマー回路１９は所定の期間Ｈレベルの信号を出力する。ＯＲ回路２０は、所定の期間Ｈレベルの信号を受けて、その期間、スイッチ２ａをオフ状態とする。このように、本実施形態における制御回路６ａは、検出抵抗１２を電流バイパス回路７用のものと共有して回路動作し、降圧コンバータを過電流から保護する過電流保護回路として機能する。

なお、制御回路６ａと電流バイパス回路７とは、検出抵抗１２を共有しているが、検出抵抗１２の検出電圧Ｖ１２と比較される所定電圧Ｖｓ１及びＶｓは、Ｖｓ１＞Ｖｓの関係を満たすほぼ同レベルの電圧に設定するとよい。すなわち、出力電流Ｉｏが増加してスイッチ２ａを流れるインダクタ電流が所定値に到達すると、トランジスタ１１をターンオンすることによってバイパス電流を流す。そして、出力電流Ｉｏがさらに増加すると、トランジスタ１１のオン期間が増加して、バイパス電流Ｉ１１が増加する。このようにして、インダクタ４は磁気飽和から保護される。インダクタ電流の増加が比較器１７を反転させるレベルに到達すると、スイッチ２ａをターンオフすることにより、スイッチ２ａを過電流から保護する。以上のようにして、インダクタ４を磁気飽和から保護しながら、大電流を出力に供給し、且つ、スイッチ２ａを過電流から保護することができる。

以上説明したように、本発明は、各種電子機器に直流電圧を供給する降圧型の電源回路等に有用である。

（ａ）は、本発明の第１の実施形態に係る降圧コンバータの回路構成図であり、（ｂ）は、電流バイパス回路の回路構成図である。 本発明の第１の実施形態に係る降圧コンバータの動作波形図である。 本発明の第２の実施形態に係る降圧コンバータの回路構成図である。 従来例におけるインダクタの側面を示す断面図である。

符号の説明

１ 直流入力電源
２、２ａ スイッチ
３ ダイオード（整流手段）
４ インダクタ
５ 出力コンデンサ（平滑手段）
６、６ａ 制御回路
７ 電流バイパス回路
１１ トランジスタ
１２ 電流検出器
１３ 電流制御回路
１４ 比較器
１５ 電圧源
１６ ＰＷＭ回路
１７ 比較器
１８ 電圧源
１９ ＯＲ回路

Claims (3)

1. 入力端子からの入力電圧が供給されるスイッチと、
   前記スイッチに接続されたインダクタと、
   前記スイッチが開いているとき、前記インダクタに電流を流す整流手段と、
   前記インダクタの電流を平滑して出力端子への出力電圧を生成する平滑手段を有する降圧コンバータであって、
   前記インダクタに流れ込む電流が所定の値を超えると、前記入力端子から前記出力端子へ前記インダクタを介さずに電流を流すパスを構成する電流バイパス回路を備えていることを特徴とする降圧コンバータ。
2. 前記電流バイパス回路は、
   一端が前記スイッチと前記入力端子との間に接続されていると共に、他端が前記インダクタと前記出力端子との間に接続されており、制御信号によって動作電流が制御されるトランジスタと、
   前記スイッチ又は前記インダクタに流れ込む電流を検出して電流検出信号を出力する電流検出回路と、
   前記電流検出信号の信号レベルが所定のレベルに到達すると、前記トランジスタの動作電流を増大させる前記制御信号を出力する制御回路とを備えていることを特徴とする請求項１に記載の降圧コンバータ。
3. 前記トランジスタは、ＰＭＯＳトランジスタであることを特徴とする請求項２に記載の降圧コンバータ。
   

Images