JP2003047248A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP2003047248A JP2003047248A JP2001235354A JP2001235354A JP2003047248A JP 2003047248 A JP2003047248 A JP 2003047248A JP 2001235354 A JP2001235354 A JP 2001235354A JP 2001235354 A JP2001235354 A JP 2001235354A JP 2003047248 A JP2003047248 A JP 2003047248A
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- output
- secondary winding
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 １つの巻き線を分けなくとも多種類の出力電
圧を取り出せるスイッチング電源を得る。 【解決手段】 変圧器１０の二次巻き線を分けないで、
変圧器１０の二次巻き線２はタップｃ、ｄを有し、二次
巻き線２のタップｃにはインダクタンスＬ１の一方を接
続し、インダクタンスＬ１の他方は、ダイオードＤ１の
アノードに接続し、カソードはコンデンサＣ２、抵抗Ｒ
２の一方に接続する。さらに、変圧器１０の二次巻き線
２のタップｃには、ダイオードＤ２のアノードを接続
し、カソードはコンデンサＣ１及び抵抗Ｒ１の一方に接
続する。すなわち、ＰＷＭ制御回路５が出力電圧Ｖｏを
フィードバック入力し、この電圧Ｖｏが一定になるよう
にトランジスタＴｒをスイッチングすることによって二
次巻き線２を分けなくとも２種類の出力を二次側に得
る。
圧を取り出せるスイッチング電源を得る。 【解決手段】 変圧器１０の二次巻き線を分けないで、
変圧器１０の二次巻き線２はタップｃ、ｄを有し、二次
巻き線２のタップｃにはインダクタンスＬ１の一方を接
続し、インダクタンスＬ１の他方は、ダイオードＤ１の
アノードに接続し、カソードはコンデンサＣ２、抵抗Ｒ
２の一方に接続する。さらに、変圧器１０の二次巻き線
２のタップｃには、ダイオードＤ２のアノードを接続
し、カソードはコンデンサＣ１及び抵抗Ｒ１の一方に接
続する。すなわち、ＰＷＭ制御回路５が出力電圧Ｖｏを
フィードバック入力し、この電圧Ｖｏが一定になるよう
にトランジスタＴｒをスイッチングすることによって二
次巻き線２を分けなくとも２種類の出力を二次側に得
る。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
に関し、特にＤＣ−ＤＣコンバータにおいて、多種類の
出力を容易な構成で得るための構成に関する。
に関し、特にＤＣ−ＤＣコンバータにおいて、多種類の
出力を容易な構成で得るための構成に関する。
【０００２】
【従来の技術】図７は従来のＤＣ−ＤＣコンバータの概
略構成図である。このＤＣ−ＤＣコンバータは、トラン
ジスタＴｒがオンのとき、変圧器１にエネルギーを蓄
え、トランジスタＴｒがＯＦＦのときにこのエネルギー
を出力に送るフライバック方式をとっている。
略構成図である。このＤＣ−ＤＣコンバータは、トラン
ジスタＴｒがオンのとき、変圧器１にエネルギーを蓄
え、トランジスタＴｒがＯＦＦのときにこのエネルギー
を出力に送るフライバック方式をとっている。
【０００３】このＤＣ−ＤＣコンバータは、出力に第１
の出力電圧Ｖｏ、第２の出力電圧Ｖｐ（Ｖｏ＜Ｖｐ）の
２種類を得るために、二次側巻き線２を、二つの巻き線
２ａ、２ｂに分けている。
の出力電圧Ｖｏ、第２の出力電圧Ｖｐ（Ｖｏ＜Ｖｐ）の
２種類を得るために、二次側巻き線２を、二つの巻き線
２ａ、２ｂに分けている。
【０００４】前述の第１の出力電圧Ｖｏを生成する第１
の出力回路８は、図７に示すように、二次巻き線２を分
けて得た巻き線２ｂと、インダクタンスＬ１と、ダイオ
ードＤ１と、コンデンサＣ２とで構成している。
の出力回路８は、図７に示すように、二次巻き線２を分
けて得た巻き線２ｂと、インダクタンスＬ１と、ダイオ
ードＤ１と、コンデンサＣ２とで構成している。
【０００５】また、第２の出力電圧Ｖｐを生成する第２
の出力回路４は、図７に示すように、二次巻き線２を分
けて得た２次巻き線２ａ及び２次巻き線２ｂと、ダイオ
ードＤ２と、コンデンサＣ１とで構成されている。
の出力回路４は、図７に示すように、二次巻き線２を分
けて得た２次巻き線２ａ及び２次巻き線２ｂと、ダイオ
ードＤ２と、コンデンサＣ１とで構成されている。
【０００６】上記のように構成された従来のＤＣ−ＤＣ
コンバータは、第１の出力回路８で生成された第１の出
力電圧ＶｏをＰＷＭ制御回路５が入力して、出力が一定
になるようなパルス幅の制御信号を生成し、トランジス
タＴｒをオンオフする。
コンバータは、第１の出力回路８で生成された第１の出
力電圧ＶｏをＰＷＭ制御回路５が入力して、出力が一定
になるようなパルス幅の制御信号を生成し、トランジス
タＴｒをオンオフする。
【０００７】このトランジスタＴｒによって、一次巻き
線３を介して二次巻き線２に交流パルスを誘起し、二次
巻き線２を分けた巻き線２ａ、２ｂのタップに出力を得
る。
線３を介して二次巻き線２に交流パルスを誘起し、二次
巻き線２を分けた巻き線２ａ、２ｂのタップに出力を得
る。
【０００８】そして、巻き線２ｂが接続された第１の出
力回路８のインダクタンスＬ１、ダイオードＤ１、コン
デンサＣ２によって平滑されて第１の出力電圧Ｖｏを得
る。
力回路８のインダクタンスＬ１、ダイオードＤ１、コン
デンサＣ２によって平滑されて第１の出力電圧Ｖｏを得
る。
【０００９】また、巻き線２ａが接続された第２の出力
回路４は、ダイオードＤ２、コンデンサＣ１によって平
滑した第２の出力電圧Ｖｐを得る。
回路４は、ダイオードＤ２、コンデンサＣ１によって平
滑した第２の出力電圧Ｖｐを得る。
【００１０】一方、図８に示すように出力側にドロッパ
ーを設けて２種類の出力を得る場合もある。
ーを設けて２種類の出力を得る場合もある。
【００１１】図８に示すＤＣ−ＤＣコンバータは、二次
巻き線２を巻き線２ａ、２ｂに分け、巻き線２ａ及び巻
き線２ｂとダイオードＤ２とコンデンサＣ１とで出力Ｖ
ｐ１を得ている。
巻き線２を巻き線２ａ、２ｂに分け、巻き線２ａ及び巻
き線２ｂとダイオードＤ２とコンデンサＣ１とで出力Ｖ
ｐ１を得ている。
【００１２】また、巻き線２ｂとインダクタンスＬ１と
ダイオードＤ１とコンデンサＣ２とトランジスタ６と抵
抗Ｒ４とツェナーダイオードＺＤとで出力Ｖｏ１を得て
いる。
ダイオードＤ１とコンデンサＣ２とトランジスタ６と抵
抗Ｒ４とツェナーダイオードＺＤとで出力Ｖｏ１を得て
いる。
【００１３】さらに、ＤＣ−ＤＣコンバータは、図８に
示すように、一つの二次側巻き線２を分けて、かつドロ
ッパによって２つの出力電圧を得ているので何れか一方
が安定しない場合がある。このため、安定した出力Ｖｏ
１をＰＷＭ制御回路５にフィードバックさせるために
は、二次巻き線７とダイオードＤ３とコンデンサＣ４等
で構成されたフィードバック用出力回路８を備えてい
る。
示すように、一つの二次側巻き線２を分けて、かつドロ
ッパによって２つの出力電圧を得ているので何れか一方
が安定しない場合がある。このため、安定した出力Ｖｏ
１をＰＷＭ制御回路５にフィードバックさせるために
は、二次巻き線７とダイオードＤ３とコンデンサＣ４等
で構成されたフィードバック用出力回路８を備えてい
る。
【００１４】このＤＣ−ＤＣコンバータは、フィードバ
ック用出力回路８からの出力ＶｄをＰＷＭ制御回路５が
入力して、出力が一定になるようなパルス幅の制御信号
を生成して、トランジスタＴｒをオンオフする。
ック用出力回路８からの出力ＶｄをＰＷＭ制御回路５が
入力して、出力が一定になるようなパルス幅の制御信号
を生成して、トランジスタＴｒをオンオフする。
【００１５】このトランジスタＴｒによって、一次巻き
線３を介して二次巻き線２、二次巻き線７に交流パルス
を誘起する。
線３を介して二次巻き線２、二次巻き線７に交流パルス
を誘起する。
【００１６】そして、ダイオードＤ２、コンデンサＣ１
によって出力電圧Ｖｐ１を得る。
によって出力電圧Ｖｐ１を得る。
【００１７】この出力電圧Ｖｐ１による電流は抵抗Ｒ
４、ツェナーダイオードＺＤによってトランジスタ６
（総称してドロッパーともいう）のベースに電圧Ｖｐ２
として加えられて、トランジスタ６をオンさせることで
トランジスタ６の出力に一定の電圧Ｖｏ１を得ている。
４、ツェナーダイオードＺＤによってトランジスタ６
（総称してドロッパーともいう）のベースに電圧Ｖｐ２
として加えられて、トランジスタ６をオンさせることで
トランジスタ６の出力に一定の電圧Ｖｏ１を得ている。
【００１８】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のＤＣ−ＤＣコンバータは、一つの巻き線を
分けて異なる種類の電圧を得るようにしているので、巻
き線が増えることになるから変圧器が大きくなると共に
巻き線の出力用タップが増える。
ような従来のＤＣ−ＤＣコンバータは、一つの巻き線を
分けて異なる種類の電圧を得るようにしているので、巻
き線が増えることになるから変圧器が大きくなると共に
巻き線の出力用タップが増える。
【００１９】このため、ＤＣ−ＤＣコンバータ自体が大
型になり、かつコスト高になるという課題があった。
型になり、かつコスト高になるという課題があった。
【００２０】本発明は上記の課題を鑑みてされたもの
で、１つの巻き線を分けなくとも多種類の出力電圧を取
り出せるスイッチング電源を得ることを目的とする。
で、１つの巻き線を分けなくとも多種類の出力電圧を取
り出せるスイッチング電源を得ることを目的とする。
【００２１】
【課題を解決するための手段】本発明は、直流電源にト
ランスの１次巻き線とスイッチング素子とを直列接続
し、前記スイッチング素子をオンオフさせて、２次巻き
線に接続された第１の整流平滑回路を介して所定の第１
の出力電圧を得るスイッチング電源において、前記二次
巻き線に直列にインダクタンスが接続され、前記インダ
クタンスに誘起される信号を整流平滑して、前記第１の
出力電圧の他に第２の出力電圧を得る第２の整流平滑回
路を備えたことを要旨とする。
ランスの１次巻き線とスイッチング素子とを直列接続
し、前記スイッチング素子をオンオフさせて、２次巻き
線に接続された第１の整流平滑回路を介して所定の第１
の出力電圧を得るスイッチング電源において、前記二次
巻き線に直列にインダクタンスが接続され、前記インダ
クタンスに誘起される信号を整流平滑して、前記第１の
出力電圧の他に第２の出力電圧を得る第２の整流平滑回
路を備えたことを要旨とする。
【００２２】また、本発明は、前記第１の出力電圧にド
ロッパ回路を接続し、安定化した出力電圧を得る前記ド
ロッパ回路のバイアス電源を前記第２の出力電圧より得
ることを要旨とする。
ロッパ回路を接続し、安定化した出力電圧を得る前記ド
ロッパ回路のバイアス電源を前記第２の出力電圧より得
ることを要旨とする。
【００２３】さらに、本発明は、直流電源にトランスの
１次巻き線とスイッチング素子とを直列接続し、前記ス
イッチング素子をオンオフさせて、第１の２次巻き線に
接続された第１の整流平滑回路を介して所定の第１の出
力電圧を得て、第２の２次巻き線に接続された第２の整
流平滑回路を介して所定の第２の出力電圧を得るスイッ
チング電源において、第２の２次巻き線に直列にインダ
クタンスが接続され、前記インダクタンスに誘起される
信号を整流平滑して、第３の出力電圧を得る第３の整流
平滑回路を有することを要旨とする。
１次巻き線とスイッチング素子とを直列接続し、前記ス
イッチング素子をオンオフさせて、第１の２次巻き線に
接続された第１の整流平滑回路を介して所定の第１の出
力電圧を得て、第２の２次巻き線に接続された第２の整
流平滑回路を介して所定の第２の出力電圧を得るスイッ
チング電源において、第２の２次巻き線に直列にインダ
クタンスが接続され、前記インダクタンスに誘起される
信号を整流平滑して、第３の出力電圧を得る第３の整流
平滑回路を有することを要旨とする。
【００２４】前記第２の出力電圧にドロッパ回路を接続
し、安定化した出力電圧を得る前記ドロッパ回路のバイ
アス電源を前記第３の出力電圧より得ることを要旨とす
る。
し、安定化した出力電圧を得る前記ドロッパ回路のバイ
アス電源を前記第３の出力電圧より得ることを要旨とす
る。
【００２５】
【発明の実施の形態】本実施の形態はスイッチング電源
をＤＣ−ＤＣコンバータとして以下に説明する。
をＤＣ−ＤＣコンバータとして以下に説明する。
【００２６】＜実施の形態１＞図１は本実施の形態１の
ＤＣ−ＤＣコンバータの概略構成図である。ただし負荷
抵抗は省略する。図１に示すＤＣ−ＤＣコンバータに備
えられる変圧器１０は、一次巻き線３と二次巻き線２と
で構成されている。つまり、変圧器１０の二次巻き線２
は分けられてはいない。
ＤＣ−ＤＣコンバータの概略構成図である。ただし負荷
抵抗は省略する。図１に示すＤＣ−ＤＣコンバータに備
えられる変圧器１０は、一次巻き線３と二次巻き線２と
で構成されている。つまり、変圧器１０の二次巻き線２
は分けられてはいない。
【００２７】そして、変圧器１０の二次巻き線２はタッ
プｃ、ｄを有し、二次巻き線２のタップｃにはインダク
タンスＬ１の一方を接続している。
プｃ、ｄを有し、二次巻き線２のタップｃにはインダク
タンスＬ１の一方を接続している。
【００２８】また、インダクタンスＬ１の他方は、ダイ
オードＤ１のアノードに接続され、カソードはコンデン
サＣ２の一方に接続されている。
オードＤ１のアノードに接続され、カソードはコンデン
サＣ２の一方に接続されている。
【００２９】また、変圧器１０のタップｄは、コンデン
サＣ１、コンデンサＣ２の他方に接続されている。
サＣ１、コンデンサＣ２の他方に接続されている。
【００３０】さらに、本実施の形態１のＤＣ−ＤＣコン
バータは、変圧器１０の二次巻き線２のタップｃに、ダ
イオードＤ２のアノードが接続され、カソードはコンデ
ンサＣ１の一方に接続されている。
バータは、変圧器１０の二次巻き線２のタップｃに、ダ
イオードＤ２のアノードが接続され、カソードはコンデ
ンサＣ１の一方に接続されている。
【００３１】すなわち、実施の形態１のＤＣ−ＤＣコン
バータは、ＰＷＭ制御回路５が出力電圧Ｖｏをフィード
バック入力し、この電圧Ｖｏが一定になるようにトラン
ジスタＴｒをスイッチングすることによって図２の
（ａ）に示す波形を一次側に得ると共に二次側に図２の
（ｂ）に示す波形を得る。
バータは、ＰＷＭ制御回路５が出力電圧Ｖｏをフィード
バック入力し、この電圧Ｖｏが一定になるようにトラン
ジスタＴｒをスイッチングすることによって図２の
（ａ）に示す波形を一次側に得ると共に二次側に図２の
（ｂ）に示す波形を得る。
【００３２】ニ次巻き線２の波形は図２の（ｂ）に示す
ように、サージが発生しており、インダクタンスＬ１に
よって除去されて後段に出力される。
ように、サージが発生しており、インダクタンスＬ１に
よって除去されて後段に出力される。
【００３３】しかし、ダイオードＤ２のアノードが二次
巻き線２のタップｃに接続されているので、このサージ
はダイオードＤ２で検出されて、コンデンサＣ１によっ
て平滑される。すなわち、サージのエネルギーはダイオ
ードＤ２、コンデンサＣ１によって図２の（ｂ）に示す
Ｖｐｏとなるので、結果としてこのＤＣ−ＤＣコンバー
タは、出力電圧Ｖｐｏと出力電圧Ｖｏの二種類を得てい
る。
巻き線２のタップｃに接続されているので、このサージ
はダイオードＤ２で検出されて、コンデンサＣ１によっ
て平滑される。すなわち、サージのエネルギーはダイオ
ードＤ２、コンデンサＣ１によって図２の（ｂ）に示す
Ｖｐｏとなるので、結果としてこのＤＣ−ＤＣコンバー
タは、出力電圧Ｖｐｏと出力電圧Ｖｏの二種類を得てい
る。
【００３４】従って、二次巻き線２を分けなくとも２種
類の出力電圧を得ているからタップ数が少なくなり、コ
ストを押さえることができていると共に、装置自体が小
型になっている。
類の出力電圧を得ているからタップ数が少なくなり、コ
ストを押さえることができていると共に、装置自体が小
型になっている。
【００３５】＜実施の形態２＞実施の形態２は実施の形
態１のＤＣ−ＤＣコンバータの各種応用例を示す。図３
の（ａ）は二次側の二次巻き線２のタップｃにダイオー
ドＤ２を接続してコンデンサＣ１によって出力Ｖｐｏを
得ると共に、フェライトビーズＬ２を接続してダイオー
ドノイズを抑えた出力Ｖｏを得るようにしたものであ
る。なお、図３（ａ）には示していないが、コンデンサ
Ｃ１には負荷抵抗として抵抗Ｒ１が外付けされており、
同様に、コンデンサＣ２には抵抗Ｒ２が外付けされてい
る。図３の（ｂ）は、コンデンサＣ２を、ダイオードＤ
２のカソードとトランスのタップｄに接続しないで、イ
ンダクタンスＬ１に接続されているダイオードＤ１のカ
ソードに接続して、コンデンサＣ２とコンデンサＣ１と
を直列接続させることで、コンデンサに加わる耐圧を抑
えるようにして、２種類の出力Ｖｐｏ（Ｖｐｏ＝Ｖｐｈ
−Ｖｆ（Ｄ２））を得るようにしたものである。なお、
図３（ｂ）には示すように、出力電圧Ｖｐｏには負荷抵
抗として外付けの抵抗Ｒ２が並列接続されており、同様
に、出力電圧Ｖｏには外付けの抵抗Ｒ１が並列接続され
ている。
態１のＤＣ−ＤＣコンバータの各種応用例を示す。図３
の（ａ）は二次側の二次巻き線２のタップｃにダイオー
ドＤ２を接続してコンデンサＣ１によって出力Ｖｐｏを
得ると共に、フェライトビーズＬ２を接続してダイオー
ドノイズを抑えた出力Ｖｏを得るようにしたものであ
る。なお、図３（ａ）には示していないが、コンデンサ
Ｃ１には負荷抵抗として抵抗Ｒ１が外付けされており、
同様に、コンデンサＣ２には抵抗Ｒ２が外付けされてい
る。図３の（ｂ）は、コンデンサＣ２を、ダイオードＤ
２のカソードとトランスのタップｄに接続しないで、イ
ンダクタンスＬ１に接続されているダイオードＤ１のカ
ソードに接続して、コンデンサＣ２とコンデンサＣ１と
を直列接続させることで、コンデンサに加わる耐圧を抑
えるようにして、２種類の出力Ｖｐｏ（Ｖｐｏ＝Ｖｐｈ
−Ｖｆ（Ｄ２））を得るようにしたものである。なお、
図３（ｂ）には示すように、出力電圧Ｖｐｏには負荷抵
抗として外付けの抵抗Ｒ２が並列接続されており、同様
に、出力電圧Ｖｏには外付けの抵抗Ｒ１が並列接続され
ている。
【００３６】図３の（ｃ）はコンデンサＣ２を、インダ
クタンスＬ１に接続されているダイオードＤ１のカソー
ドとダイオードＤ２のカソードに接続して、コンデンサ
Ｃ２とコンデンサＣ１とを直列接続させると共に、外付
けの負荷抵抗として抵抗Ｒ２をダイオードＤ２のカソー
ドとダイオードＤ１のカソードに接続することで、外付
けの抵抗Ｒ１と直列接続させて、出力に二種類の出力電
圧を得るようにしたものである。
クタンスＬ１に接続されているダイオードＤ１のカソー
ドとダイオードＤ２のカソードに接続して、コンデンサ
Ｃ２とコンデンサＣ１とを直列接続させると共に、外付
けの負荷抵抗として抵抗Ｒ２をダイオードＤ２のカソー
ドとダイオードＤ１のカソードに接続することで、外付
けの抵抗Ｒ１と直列接続させて、出力に二種類の出力電
圧を得るようにしたものである。
【００３７】＜実施の形態３＞図４は実施の形態３のＤ
Ｃ−ＤＣコンバータの概略構成図である。図４に示すＤ
Ｃ−ＤＣコンバータは、二次巻き線２を分けないで、Ｆ
ＥＴとツェナーダイオードＺＤで構成されたドロッパを
設け、２種類の出力電圧Ｖｑ１、Ｖｐｏを得るものであ
る。
Ｃ−ＤＣコンバータの概略構成図である。図４に示すＤ
Ｃ−ＤＣコンバータは、二次巻き線２を分けないで、Ｆ
ＥＴとツェナーダイオードＺＤで構成されたドロッパを
設け、２種類の出力電圧Ｖｑ１、Ｖｐｏを得るものであ
る。
【００３８】また、本実施の形態３で用いる変圧器１１
は、一次巻き線３と二次巻き線２と出力用の二次巻き線
７とで構成され、二次巻き線２のタップｅに出力電圧Ｖ
ｐｏを得るためのＶｐｏ用出力回路１２と、出力電圧Ｖ
ｑ１を得るためのＶｑ１用出力回路１４とを接続してい
る。
は、一次巻き線３と二次巻き線２と出力用の二次巻き線
７とで構成され、二次巻き線２のタップｅに出力電圧Ｖ
ｐｏを得るためのＶｐｏ用出力回路１２と、出力電圧Ｖ
ｑ１を得るためのＶｑ１用出力回路１４とを接続してい
る。
【００３９】Ｖｐｏ用出力回路１２は、ダイオードＤ２
とコンデンサＣ５とＣ６とからなり、ダイオードＤ２の
アノードは変圧器１１の二次巻き線２のタップｅに接続
し、カソードはコンデンサＣ５に接続している。
とコンデンサＣ５とＣ６とからなり、ダイオードＤ２の
アノードは変圧器１１の二次巻き線２のタップｅに接続
し、カソードはコンデンサＣ５に接続している。
【００４０】Ｖｑ１用出力回路１４は、インダクタンス
Ｌ１とダイオードＤ１とＦＥＴとコンデンサＣ６と抵抗
Ｒ４とツェナ−ダイオードＺＤとからなり、インダクタ
ンスＬ１の一方は変圧器１１の二次巻き線２のタップｅ
に接続され、他方はＦＥＴのダイオードＤ１のアノード
に接続されている。
Ｌ１とダイオードＤ１とＦＥＴとコンデンサＣ６と抵抗
Ｒ４とツェナ−ダイオードＺＤとからなり、インダクタ
ンスＬ１の一方は変圧器１１の二次巻き線２のタップｅ
に接続され、他方はＦＥＴのダイオードＤ１のアノード
に接続されている。
【００４１】また、安定した出力をＰＷＭ制御回路５に
フィードバックさせるために、二次巻き線７とダイオー
ドＤ３とコンデンサＣ４等で構成された出力回路４を備
えている。
フィードバックさせるために、二次巻き線７とダイオー
ドＤ３とコンデンサＣ４等で構成された出力回路４を備
えている。
【００４２】上記のように構成された実施の形態３のＤ
Ｃ−ＤＣコンバータの動作を以下に説明する。
Ｃ−ＤＣコンバータの動作を以下に説明する。
【００４３】このＤＣ−ＤＣコンバータは、出力回路４
からの出力ＶｄをＰＷＭ制御回路５が入力して、出力が
一定になるようなパルス幅の制御信号を生成して、トラ
ンジスタＴｒをオンオフする。
からの出力ＶｄをＰＷＭ制御回路５が入力して、出力が
一定になるようなパルス幅の制御信号を生成して、トラ
ンジスタＴｒをオンオフする。
【００４４】このトランジスタＴｒによって、一次巻き
線３を介して二次巻き線２、二次巻き線７に交流パルス
を誘起する。
線３を介して二次巻き線２、二次巻き線７に交流パルス
を誘起する。
【００４５】このとき、変圧器１１の二次巻き線２のタ
ップｅには図５に示す波形が発生する。
ップｅには図５に示す波形が発生する。
【００４６】Ｖｐｏ用の出力回路１２は、サージをダイ
オードＤ２、コンデンサＣ５、コンデンサＣ６によって
整流し、出力電圧Ｖｐｏを得る。この出力電圧Ｖｐｏに
よる電流は抵抗Ｒ４を介してツェナーダイオードＺＤに
流れ、ＦＥＴのゲートに一定の電圧が加わる。
オードＤ２、コンデンサＣ５、コンデンサＣ６によって
整流し、出力電圧Ｖｐｏを得る。この出力電圧Ｖｐｏに
よる電流は抵抗Ｒ４を介してツェナーダイオードＺＤに
流れ、ＦＥＴのゲートに一定の電圧が加わる。
【００４７】これによって、ＦＥＴはオン状態となっ
て、インダクタンスＬ１、ダイオードＤ１、コンデンサ
Ｃ２、ＦＥＴ、抵抗Ｒ４、ツェナ−ダイオードＺＤ、コ
ンデンサＣ６によって図５に示す出力電圧Ｖｑ１を得
る。
て、インダクタンスＬ１、ダイオードＤ１、コンデンサ
Ｃ２、ＦＥＴ、抵抗Ｒ４、ツェナ−ダイオードＺＤ、コ
ンデンサＣ６によって図５に示す出力電圧Ｖｑ１を得
る。
【００４８】つまり、ドロッパを動作させるために、従
来のように二次巻き線２を分けないで、二次巻き線２の
タップｅに発生するサージの微少エネルギー（高電圧、
微少電流）を平滑して得た出力電圧Ｖｐｏに基づく電圧
をドライブ電圧として動作させている。
来のように二次巻き線２を分けないで、二次巻き線２の
タップｅに発生するサージの微少エネルギー（高電圧、
微少電流）を平滑して得た出力電圧Ｖｐｏに基づく電圧
をドライブ電圧として動作させている。
【００４９】従って、ドロッパを設けたＤＣ−ＤＣコン
バータであっても、変圧器１１の二次巻き線を分けずに
ドロッパを動作させて二種類の安定した出力電圧Ｖｑ
１、Ｖｄを得ることが可能であるから、タップ数及び巻
き線数が少なくてもよい。
バータであっても、変圧器１１の二次巻き線を分けずに
ドロッパを動作させて二種類の安定した出力電圧Ｖｑ
１、Ｖｄを得ることが可能であるから、タップ数及び巻
き線数が少なくてもよい。
【００５０】＜実施の形態４＞図６は実施の形態４のＤ
Ｃ−ＤＣコンバータの概略構成図である。図６のＤＣ−
ＤＣコンバータは、Ｖｏ用出力回路１３を構成するダイ
オードＤ１の後段にＦＥＴを設けている。そして、ＦＥ
ＴのゲートにトランジスタＱ１を備え、Ｖｐｏ用出力回
路１２の抵抗Ｒ４をＦＥＴのゲートに接続している。
Ｃ−ＤＣコンバータの概略構成図である。図６のＤＣ−
ＤＣコンバータは、Ｖｏ用出力回路１３を構成するダイ
オードＤ１の後段にＦＥＴを設けている。そして、ＦＥ
ＴのゲートにトランジスタＱ１を備え、Ｖｐｏ用出力回
路１２の抵抗Ｒ４をＦＥＴのゲートに接続している。
【００５１】すなわち、トランジスタＱ１のベースにオ
ンオフ信号を外部から加えると、トランジスタＱ１のオ
フ時には二次巻き線２のサージを平滑した出力電圧Ｖｐ
ｏに基づく電圧でＦＥＴがオン状態となって一定の出力
電圧Ｖｏを後段に得ている。また、トランジスタＱ１を
オンとしたときには、ＦＥＴのゲートがアース電位とな
るからＦＥＴがオフ状態となって出力を停止する。
ンオフ信号を外部から加えると、トランジスタＱ１のオ
フ時には二次巻き線２のサージを平滑した出力電圧Ｖｐ
ｏに基づく電圧でＦＥＴがオン状態となって一定の出力
電圧Ｖｏを後段に得ている。また、トランジスタＱ１を
オンとしたときには、ＦＥＴのゲートがアース電位とな
るからＦＥＴがオフ状態となって出力を停止する。
【００５２】このようにトランジスタＱ１を外部からオ
ンオフ動作させて、出力電圧Ｖｏを送出又は停止するの
は、ＤＣ−ＤＣコンバータからの出力を何らかの理由で
一時待機させる必要がある場合に有効である。
ンオフ動作させて、出力電圧Ｖｏを送出又は停止するの
は、ＤＣ−ＤＣコンバータからの出力を何らかの理由で
一時待機させる必要がある場合に有効である。
【００５３】
【発明の効果】以上のように本発明によれば、スイッチ
ング電源（ＤＣ−ＤＣコンバータ）のトランスの二次巻
き線にインダクタンスを直列接続して、該インダクタン
スに透起される信号を整流平滑した出力を得ることで、
スイッチング素子のオンオフに伴って、第１の整流平滑
回路による第１の出力電圧と第２の整流平滑出力回路に
よる第２の出力電圧の二種類を得ることが可能となる。
ング電源（ＤＣ−ＤＣコンバータ）のトランスの二次巻
き線にインダクタンスを直列接続して、該インダクタン
スに透起される信号を整流平滑した出力を得ることで、
スイッチング素子のオンオフに伴って、第１の整流平滑
回路による第１の出力電圧と第２の整流平滑出力回路に
よる第２の出力電圧の二種類を得ることが可能となる。
【００５４】このため、一つの巻き線を分けずに多数の
電圧が得られるので、変圧器が小型になる共にコストを
低減できる。
電圧が得られるので、変圧器が小型になる共にコストを
低減できる。
【００５５】また、第１の出力電圧の他に、第２の出力
電圧を得る場合は、第１の出力電圧にオンオフ回路を接
続して、外部からの信号により第１の出力電圧をオンオ
フさせることで第２の出力電圧を得ることができるの
で、従来のように二次巻き線を分けて第２の出力電圧を
生成させる必要がない。
電圧を得る場合は、第１の出力電圧にオンオフ回路を接
続して、外部からの信号により第１の出力電圧をオンオ
フさせることで第２の出力電圧を得ることができるの
で、従来のように二次巻き線を分けて第２の出力電圧を
生成させる必要がない。
【００５６】トランスの第２の二次巻き線にインダクタ
ンスを直列接続して、該インダクタンスに透起される信
号を整流平滑した出力を得ることで、スイッチング素子
のオンオフに伴って、第２の出力電圧の他に第３の出力
電圧を得ることができるので、第２の二次巻き線を分け
ずに１つの巻き線から２つの異なる出力電圧を得られる
ので変圧器が小型になると共にコストを低減できる。
ンスを直列接続して、該インダクタンスに透起される信
号を整流平滑した出力を得ることで、スイッチング素子
のオンオフに伴って、第２の出力電圧の他に第３の出力
電圧を得ることができるので、第２の二次巻き線を分け
ずに１つの巻き線から２つの異なる出力電圧を得られる
ので変圧器が小型になると共にコストを低減できる。
【００５７】また、第２の出力電圧の他に、第３の出力
電圧を得る場合には、第２の出力電圧にオンオフ回路を
接続して外部からの信号により第２の出力電圧をオンオ
フさせることで、第２の出力電圧を得ることができるの
で、第２の三次巻き線を分けて第３の出力電圧を生成さ
せる必要がない。
電圧を得る場合には、第２の出力電圧にオンオフ回路を
接続して外部からの信号により第２の出力電圧をオンオ
フさせることで、第２の出力電圧を得ることができるの
で、第２の三次巻き線を分けて第３の出力電圧を生成さ
せる必要がない。
【図１】本実施の形態１のＤＣ−ＤＣコンバータの概略
構成図である。
構成図である。
【図２】実施の形態１の動作を説明する波形図である。
【図３】実施の形態１の応用例を説明する説明図であ
る。
る。
【図４】実施の形態３のＤＣ−ＤＣコンバータの概略構
成図である。
成図である。
【図５】実施の形態３の動作を説明する波形図である。
【図６】実施の形態４のＤＣ−ＤＣコンバータの概略構
成図である。
成図である。
【図７】従来のＤＣ−ＤＣコンバータの概略構成図であ
る。
る。
【図８】ドロッパを有する従来のＤＣ−ＤＣコンバータ
の概略構成図である。
の概略構成図である。
１、１０、１１ 変圧器
２、７ 二次巻き線
３ 一次巻き線
４ 第２の出力回路
５ ＰＷＭ制御回路
６ トランジスタ
８ 第１の出力回路
１２ Ｖｐｏ用出力回路
１３ Ｖｏ用出力回路
１４ Ｖｑ１用出力回路
Ｌ１ インダクタンス
Ｄ１ ダイオード
Ｃ２ コンデンサ
Claims (6)
- 【請求項１】 直流電源にトランスの１次巻き線とスイ
ッチング素子とを直列接続し、前記スイッチング素子を
オンオフさせて、２次巻き線に接続された第１の整流平
滑回路を介して所定の第１の出力電圧を得るスイッチン
グ電源において、 前記二次巻き線に直列にインダクタンスが接続され、前
記インダクタンスに誘起される信号を整流平滑して、前
記第１の出力電圧の他に第２の出力電圧を得る第２の整
流平滑回路を有することを特徴とするスイッチング電
源。 - 【請求項２】 前記第１の出力電圧にドロッパ回路を接
続し、安定化した出力電圧を得る前記ドロッパ回路のバ
イアス電源を前記第２の出力電圧より得ることを特徴と
する請求項１記載のスイッチング電源。 - 【請求項３】 前記第１の出力電圧にオンオフ回路を接
続し、外部からの信号によって第１の出力電圧をオンオ
フできるようにした前記オンオフ回路のバイアス電源を
前記第２の出力より得ることを特徴とする請求項１記載
のスイッチング電源。 - 【請求項４】 直流電源にトランスの１次巻き線とスイ
ッチング素子とを直列接続し、前記スイッチング素子を
オンオフさせて、第１の２次巻き線に接続された第１の
整流平滑回路を介して所定の第１の出力電圧を得て、第
２の２次巻き線に接続された第２の整流平滑回路を介し
て所定の第２の出力電圧を得るスイッチング電源におい
て、 第２の２次巻き線に直列にインダクタンスが接続され、
前記インダクタンスに誘起される信号を整流平滑して、
第３の出力電圧を得る第３の整流平滑回路を有すること
を特徴とするスイッチング電源。 - 【請求項５】 前記第２の出力電圧にドロッパ回路を接
続し、安定化した出力電圧を得る前記ドロッパ回路のバ
イアス電源を前記第３の出力電圧より得ることを特徴と
する請求項４記載のスイッチング電源。 - 【請求項６】 前記第２の出力電圧にオンオフ回路を接
続し、外部からの信号によって第２の出力電圧をオンオ
フできるようにした前記オンオフ回路のバイアス電源を
前記第３の出力より得ることを特徴とする請求項４記載
のスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001235354A JP5011620B2 (ja) | 2001-08-02 | 2001-08-02 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001235354A JP5011620B2 (ja) | 2001-08-02 | 2001-08-02 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003047248A true JP2003047248A (ja) | 2003-02-14 |
| JP5011620B2 JP5011620B2 (ja) | 2012-08-29 |
Family
ID=19066812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001235354A Expired - Fee Related JP5011620B2 (ja) | 2001-08-02 | 2001-08-02 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5011620B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005245128A (ja) * | 2004-02-26 | 2005-09-08 | Sanken Electric Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP2009194943A (ja) * | 2008-02-12 | 2009-08-27 | Fuji Electric Systems Co Ltd | 直流‐直流変換装置 |
| US7768801B2 (en) | 2004-12-08 | 2010-08-03 | Sanken Electric Co., Ltd. | Current resonant DC-DC converter of multi-output type |
| KR101903114B1 (ko) * | 2018-03-26 | 2018-10-01 | (주)케이비텍 | 고효율과 고신뢰성의 정전력형 기능을 갖는 psr방식의 플리커프리 컨버터 |
| JP2019511193A (ja) * | 2016-04-08 | 2019-04-18 | ブルー・インダクティヴ・ゲーエムベーハー | Ｍｉｍｏコンバータ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07250470A (ja) * | 1994-03-09 | 1995-09-26 | Sony Corp | 電源回路 |
| JPH1118427A (ja) * | 1997-06-25 | 1999-01-22 | Sony Corp | Ｄｃ−ｄｃコンバータ |
-
2001
- 2001-08-02 JP JP2001235354A patent/JP5011620B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07250470A (ja) * | 1994-03-09 | 1995-09-26 | Sony Corp | 電源回路 |
| JPH1118427A (ja) * | 1997-06-25 | 1999-01-22 | Sony Corp | Ｄｃ−ｄｃコンバータ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005245128A (ja) * | 2004-02-26 | 2005-09-08 | Sanken Electric Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP4505724B2 (ja) * | 2004-02-26 | 2010-07-21 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバータ |
| US7768801B2 (en) | 2004-12-08 | 2010-08-03 | Sanken Electric Co., Ltd. | Current resonant DC-DC converter of multi-output type |
| JP2009194943A (ja) * | 2008-02-12 | 2009-08-27 | Fuji Electric Systems Co Ltd | 直流‐直流変換装置 |
| JP2019511193A (ja) * | 2016-04-08 | 2019-04-18 | ブルー・インダクティヴ・ゲーエムベーハー | Ｍｉｍｏコンバータ |
| KR101903114B1 (ko) * | 2018-03-26 | 2018-10-01 | (주)케이비텍 | 고효율과 고신뢰성의 정전력형 기능을 갖는 psr방식의 플리커프리 컨버터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5011620B2 (ja) | 2012-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10541621B2 (en) | AC/DC converter extracting a forward voltage and a flyback voltage from the secondary winding | |
| US6845019B2 (en) | Flyback converter | |
| US6233165B1 (en) | Power converter having a low voltage regulator powered from a high voltage source | |
| JPH04299070A (ja) | スイッチングレギュレータ | |
| JP2001197741A (ja) | スイッチング電源装置 | |
| JP2003047248A (ja) | スイッチング電源 | |
| JP2000305641A (ja) | スイッチング電源回路 | |
| US6356461B1 (en) | Transformer flux observer for a full bridge power converter and method of operation thereof | |
| JPH07123702A (ja) | Ｄｃ−ｄｃコンバータ | |
| US7092260B2 (en) | Short-circuiting rectifier for a switched-mode power supply | |
| US7023183B1 (en) | Power supply with capacitive mains isolation | |
| JP3757260B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP2001016851A (ja) | スイッチング電源装置 | |
| KR100774145B1 (ko) | 자기 구동 동기 정류기를 갖는 전력 컨버터 | |
| CA2214217C (en) | Switching power supply apparatus | |
| JP3428008B2 (ja) | スイッチング電源装置の出力電圧検出回路 | |
| JP4403663B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2006280118A (ja) | スイッチング電源装置 | |
| JP3447975B2 (ja) | スイッチング電源回路 | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JP2004519190A (ja) | スイッチング電源 | |
| JPH10248247A (ja) | 昇圧チョッパ回路 | |
| JP2003164145A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2986979B2 (ja) | 多出力型スイッチング電源装置 | |
| JPH073832Y2 (ja) | スイッチング電源の突入電流防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |