JP5234327B2 - スイッチング電源 - Google Patents

スイッチング電源 Download PDF

Info

Publication number
JP5234327B2
JP5234327B2 JP2008102425A JP2008102425A JP5234327B2 JP 5234327 B2 JP5234327 B2 JP 5234327B2 JP 2008102425 A JP2008102425 A JP 2008102425A JP 2008102425 A JP2008102425 A JP 2008102425A JP 5234327 B2 JP5234327 B2 JP 5234327B2
Authority
JP
Japan
Prior art keywords
current
voltage
unit
control circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008102425A
Other languages
English (en)
Other versions
JP2009254202A (ja
Inventor
知秀 高塚
知宏 西山
雅彦 鈴木
康寛 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2008102425A priority Critical patent/JP5234327B2/ja
Publication of JP2009254202A publication Critical patent/JP2009254202A/ja
Application granted granted Critical
Publication of JP5234327B2 publication Critical patent/JP5234327B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチング電源に関し、詳しくは、起動回路の改善に関するものである。
図4は、従来のスイッチング電源の一例を示す回路図である。トランスT1には、1つの入力巻線n1と2つの出力巻線n2、n3が設けられている。入力巻線n1の一端には直流供給電源Vinの正極端子が接続され、他端はスイッチング素子Q1として用いられるFETのソース・ドレインを介して共通電位点に接続されている。
第1の出力巻線n2の一端にはダイオードD1のアノードが接続され、ダイオードD1のカソードと第1の出力巻線n2の他端間にはコンデンサC1が接続されている。
第2の出力巻線n3の一端にはダイオードD2のアノードが接続され、ダイオードD2のカソードと第2の出力巻線n3の他端間にはコンデンサC2が接続されている。このコンデンサC2と並列に制御回路部CTLが接続されている。制御回路部CTLの出力端子OUTはスイッチング素子Q1として用いられるFETのゲートに接続されている。第2の出力巻線n3の他端は共通電位点に接続されている。
入力巻線n1の一端と制御回路部CTL間には、NPN型のトランジスタQ2で構成された起動回路STTが接続されている。起動回路STTにおいて、トランジスタQ2のコレクタは入力巻線n1の一端に接続され、コレクタとベース間には起動抵抗として機能する抵抗R1が接続され、エミッタは検出抵抗として機能する抵抗R2を介して制御回路部CTLに接続されている。さらに、制御回路部CTLにはツェナーダイオードZDのアノードが接続され、トランジスタQ2のベースにはツェナーダイオードZDのカソードが接続されている。
図4の動作を説明する。直流供給電源Vinから電源供給を開始すると、起動抵抗R1とトランジスタQ2および検出抵抗R2を通して制御回路部CTLのVcc端子に電流Istが供給され、Vcc端子電圧(Vcc,Vc2)が上昇する。このVcc端子電圧(Vcc,Vc2)が起動開始電圧に達すると、パルス信号OUTが出力されてスイッチング素子Q1がスイッチング動作を開始し、第1の出力巻線n2および制御回路部CTLに電源を供給する第2の出力巻線n3に電力が供給される。
この間、起動回路STTから電流Istが供給され続けるものの、制御回路部CTLの消費電流によってVcc端子電圧(Vcc,Vc2)は低下する。Vcc端子電圧(Vcc,Vc2)が制御回路部CTLの停止電圧に達する前に、第2の出力巻線n3から停止電圧以上の電圧が供給されると、スイッチング素子Q1は動作状態を保持する。
直流供給電源Vinから制御回路部CTLのVcc端子に供給される電流Istは、検出抵抗R2に発生する電圧VR2とツェナーダイオードZDが発生する基準電圧が等しくなるようトランジスタQ2によって制御され、直流供給電源Vinの出力が変化しても一定の値となる。抵抗R1はトランジスタQ2のベース電流とツェナーダイオードZDのバイアス電流を供給する。
これにより、直流供給電源Vinから制御回路部CTLの出力端子に供給される電流Istは、直流供給電源Vinが電源供給を開始してからスイッチング素子Q1が動作を開始するまでの起動時間および故障時の休止時間も、直流供給電源Vinの電圧によらず一定となる。
この特徴は、入力電圧範囲が広い場合に有効であり、起動回路に抵抗のみを使用した回路に比較して、通常トレードオフとなる2つの問題、
1)直流供給電源Vinの出力電圧が高電圧の時故障時の休止時間が短くなりトランス等の発熱が大きくなる
2)電源供給が低い場合に起動時間が長くなる
を同時に解決することができる。
特許文献1には、スイッチング電源の起動回路の構成例が記載されている。
特開2008−72830号公報
しかし、図4に示した回路構成において、入力電圧が高い電源の場合、起動回路のトランジスタQ2として高耐圧の部品が必要となる。また、端子間隔および素子耐圧の制限から、小型化および低コスト化は困難である。
たとえば入力電圧範囲がAC100V〜AC240Vのスイッチング電源の場合、スイッチング素子Q1に供給される直流電圧Vinは373Vとなる。一方、制御回路部CTLの電源電圧Vccは15〜20Vが一般的である。これらから、起動回路STTのトランジスタQ2には、VinとVccの差である約350Vの直流電圧が印加されることになり、トランジスタQ2としてはこれに耐えうる耐圧が必要となる。制御回路部CTLの起動に必要な電流Istは0.3〜1mA程度が一般的であり、トランジスタQ2には高耐圧(〜500V)で中電力(〜0.5W)クラスの部品が必要となり、小型化、低コスト化の障害となる。
図5は図4の動作を示す波形例図であり、(A)は直流電圧Vinが高い場合、(B)は直流電圧Vinが低い場合を示している。
本発明は、このような課題を解決するものであり、その目的は、小型、低コストの起動回路を有するスイッチング電源を実現することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
トランスの入力巻線にスイッチング素子を介して入力電力を断続的に供給するように構成されたスイッチング電源において、
前記スイッチング素子に入力される電圧をスイッチング素子を駆動する制御回路部の電圧近くまで低下させる降圧部と、前記制御回路部に供給される電流を検出する電流検出部と、この電流検出部の電流検出値に基づき前記制御回路部に供給される電流が所定の値になるように制御する電流制御部を含む起動回路を備え、
前記降圧部と電流制御部は分離され、
前記電流制御部に流れる電流の一部が入力電圧補正信号として前記制御回路部に入力されることを特徴とする。
本発明によれば、小型、低コストの起動回路を有するスイッチング電源が実現できる。
以下、本発明について、図面を用いて詳細に説明する。図1は本発明の一実施例を示すブロック図であり、図4と共通する部分には同一の符号を付けている。図1が図4と異なる点は、起動回路に降圧部SDと、電流検出部CDと、電流制御部CCを設けていることである。降圧部SDは直流供給電源Vinから出力される電圧を制御部電圧Vcc近くまで低下させる機能を有し、電流検出部CDは制御回路部CTLに供給される電流Icc_stを検出する機能を有し、電流制御部CCは電流検出部CDを通過する電流値を制御する機能を有する。
図2は、図1の具体的な回路例図である。降圧部SDは起動抵抗R3で構成され、起動抵抗R3を通過する電流Istにより直流供給電源Vinから出力される電圧を制御部電圧Vcc近くまで低下させる。電流検出部CDは検出抵抗R4で構成され、制御回路部CTLに供給する電流Icc_stに比例した電圧を得る。電流制御部CCは、基準電圧を発生するツェナーダイオードZDおよび基準電圧と電流検出部CDの出力電圧を比較し降圧部SDが出力する電流をGNDへ分流させるトランジスタQ3で構成されている。
図2の構成において、直流供給電源Vinから電源供給を開始すると、起動抵抗R3および検出抵抗R4を通して制御回路部CTLのVcc端子に電流Icc_stが供給されVcc端子電圧(Vcc,Vc2)が上昇する。このVcc端子電圧(Vcc,Vc2)が起動開始電圧に達すると、パルス信号OUTが出力されてスイッチング素子Q1がスイッチング動作を開始し、第1の出力巻線n2および制御回路部CTLに電源を供給する第2の出力巻線n3に電力が供給される。
この間、起動回路から電流Icc_stが供給され続けるものの、制御回路部CTLの消費電流によってVcc端子電圧(Vcc,Vc2)は低下する。Vcc端子電圧(Vcc,Vc2)が制御回路部CTLの停止電圧に達する前に、巻線n3から停止電圧以上の電圧が供給されると、スイッチング素子Q1は動作状態を保持する。
直流供給電源Vinから制御回路部CTLのVcc端子に供給される電流Icc_stは、検出抵抗R4に発生する電圧VR4とツェナーダイオードZDが発生する基準電圧が等しくなるようトランジスタQ3によって比較制御される。
起動抵抗R3から供給される電流Istが多く、検出抵抗R4を流れる電流Icc_stが設定値よりも多いときはツェナーダイオードZD→トランジスタQ3のエミッタ端子→コレクタ端子を経由してGNDへ分流する電流Id3が増加するよう制御され、その逆に起動抵抗R3から供給される電流Istが少なく、検出抵抗R4を通過する電流Icc_stが設定値よりも少ないときにはツェナーダイオードZD→トランジスタQ3のエミッタ端子→コレクタ端子を経由してGNDへ分流する電流Id3を減少させるよう制御され、検出抵抗R4を通過する電流Icc_stが常に一定の値となるよう制御される。
これにより、直流供給電源Vinから出力される電圧が変化しても、一定の値の電流Icc_stが制御回路部CTLのVcc端子へ供給される。制御回路部CTLのVcc端子電圧は多くの場合10V〜20Vであり、電流制御部CCのトランジスタQ3はこれに耐える耐圧があれば使用可能である。
また、降圧部SDから供給される電流Istを適切に設定することにより、電流制御部CCのトランジスタQ3がGNDへ分流する電流Id3は、降圧部SDを起動抵抗R3のみで構成した場合でも0.5〜2mA程度に設定することができる。
このような構成によれば、電流制御部CCは直流供給電源Vinと制御回路部CTLの出力電圧Vccの差圧を負担する必要がないため、低耐圧で小電力の素子を使用することが可能となり、小型化、低コスト化が図れる。
また、降圧部SDは電流制御機能を持つ必要がないため、受動部品のみで構成することができ、小型化、低コスト化が実現できる。
電流制御部CCの精度をより高くしようとした場合、従来回路では高耐圧かつ高精度の部品を用いる必要があり、低コストで実現することは難しいが、本発明によれば電流制御部CCには高耐圧部品は不要なため高精度の電流制御部CCが低コストで実現できる。
図3は本発明の他の実施例を示す回路図であり、図2と共通する部分には同一の符号を付けている。図3の回路は、電流制御部CCからGNDへ分流する電流Id3を、制御回路部CTLの入力電圧補正信号CMPとして利用する回路の例を示している。この入力電圧補正信号CMPは、1次側で過電流保護を行う場合に、保護が開始される2次側出力が直流供給電源Vinから供給される電圧の変化で大きく変わらないようにするために利用する信号であり、直流供給電源Vinから供給される電圧に比例した信号を使用する。
図3に示すように降圧部SDが起動抵抗R3のみで構成されている場合、起動抵抗R3を流れる電流Istおよび電流制御部CCからGNDへ分流する電流Id3は直流供給電源Vinから供給される電圧に比例した値となっているため、制御回路部CTLが使用する入力電圧補正信号CMPとして利用できる。
制御回路部CTLで使用する入力電圧補正信号CMPは、直流供給電源Vinから複数個の抵抗器を使用して生成されるので、直流供給電源Vinから供給される電圧が高電圧の場合、抵抗器での消費電力が大きくなり発熱および使用する抵抗器のサイズが大きくなるという問題が発生する。図3の回路では、GNDへ分流し捨てる電流Id3を再利用するため、不要な発熱は生じない、またサイズの大きな抵抗器も必要ない。
以上説明したように、本発明によれば、小型、低コストの起動回路を備えたスイッチング電源が実現できる。
本発明の一実施例を示すブロック図である。 図1の具体的な回路例図である。 本発明の他の実施例を示す回路図である。 従来のスイッチング電源の一例を示す回路図である。 図4の動作を示す波形例図である。
符号の説明
SD 降圧部
CD 電流検出部
CC 電流制御部
CTL 制御回路部制御回路部
Q1 スイッチング素子(FET)
Q2、Q3 トランジスタ
T1 トランス
ZD ツェナーダイオード
D1、D2 ダイオード
C1、C2 コンデンサ
R1〜R4 抵抗

Claims (1)

  1. トランスの入力巻線にスイッチング素子を介して入力電力を断続的に供給するように構成されたスイッチング電源において、
    前記スイッチング素子に入力される電圧をスイッチング素子を駆動する制御回路部の電圧近くまで低下させる降圧部と、前記制御回路部に供給される電流を検出する電流検出部と、この電流検出部の電流検出値に基づき前記制御回路部に供給される電流が所定の値になるように制御する電流制御部を含む起動回路を備え、
    前記降圧部と電流制御部は分離され、
    前記電流制御部に流れる電流の一部が入力電圧補正信号として前記制御回路部に入力されることを特徴とするスイッチング電源。
JP2008102425A 2008-04-10 2008-04-10 スイッチング電源 Expired - Fee Related JP5234327B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008102425A JP5234327B2 (ja) 2008-04-10 2008-04-10 スイッチング電源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008102425A JP5234327B2 (ja) 2008-04-10 2008-04-10 スイッチング電源

Publications (2)

Publication Number Publication Date
JP2009254202A JP2009254202A (ja) 2009-10-29
JP5234327B2 true JP5234327B2 (ja) 2013-07-10

Family

ID=41314323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008102425A Expired - Fee Related JP5234327B2 (ja) 2008-04-10 2008-04-10 スイッチング電源

Country Status (1)

Country Link
JP (1) JP5234327B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105542A (ja) * 1992-09-22 1994-04-15 Murata Mfg Co Ltd スイッチング電源装置
JP3578124B2 (ja) * 2001-08-31 2004-10-20 ソニー株式会社 スイッチング電源装置

Also Published As

Publication number Publication date
JP2009254202A (ja) 2009-10-29

Similar Documents

Publication Publication Date Title
JP4238914B2 (ja) スイッチング電源回路
JP4119363B2 (ja) 電力コンバータの同期整流器を制御するための方法及び装置
US9293983B2 (en) Switching power-supply apparatus
JP2009165316A (ja) スイッチング電源装置、およびそのスイッチング電源装置に使用される半導体装置
KR102448640B1 (ko) 과전류 보호 기능을 갖는 전원 장치
JPWO2019187544A1 (ja) 力率改善回路及び半導体装置
JP5228567B2 (ja) 昇圧型dc−dcコンバータ
US9484801B2 (en) Start-up regulator for high-input-voltage power converters
JP5660133B2 (ja) スイッチング制御回路及びスイッチング電源装置
KR102502208B1 (ko) 직류-직류 변환기 및 이의 구동방법
JP5234327B2 (ja) スイッチング電源
JP4973724B2 (ja) 一次側制御用半導体集積回路および直流電源装置
JP2010142002A (ja) 電源起動回路及びスイッチング電源装置
JP2009290937A (ja) スイッチング電源
JP6350645B2 (ja) 電源装置
JP3757293B2 (ja) Dc−dcコンバータ
JP4680453B2 (ja) スイッチング電源
US20240039395A1 (en) Integrated circuit and power supply circuit
JP5561827B2 (ja) スイッチング電源装置
JP6048666B2 (ja) 圧電トランス式電源装置
JP2007170881A (ja) 電圧監視回路、ゲートドライバー回路およびスイッチング電源回路
JP6774359B2 (ja) スイッチング電源装置
JP2008187789A (ja) Dc/dcコンバータ
JP4937958B2 (ja) スイッチング電源装置
JP4110789B2 (ja) 起動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120806

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees