JP6337716B2 - スイッチング素子の故障検出回路 - Google Patents

Description

本発明は、スイッチング素子の故障を検出する故障検出回路に関する。

従来、例えばモータの駆動回路やＤＣ−ＤＣコンバータの昇圧回路などでは、スイッチング素子を用いたスイッチング回路が広く利用されている。そのようなスイッチング回路では、比較的高い電圧が印加された用途に用いられることがある。その場合、仮にスイッチング素子が故障してしまうと、天絡や地絡が生じて大きな電流が流れ、スイッチング素子や周辺の回路部品が損傷するおそれがある。そのため、例えば特許文献１のように、閾値を設定して過電流や過電圧の発生を検出することで、スイッチング素子の損傷を防止することが行われている。

特開２００５−６４６４号公報

スイッチング素子が故障すると上記したように大きな電流が流れてしまうことから、故障検出回路には、スイッチング素子の動作が停止しているときだけでなく、スイッチング素子の動作中にも故障を検出できることが望まれている。また、スイッチング回路ではコンデンサやコイル等の周辺部品を小型化するためにスイッチング周波数を高くすることがある。そのため、故障検出回路には迅速に故障を検出できることも望まれている。

しかしながら、従来では、それらの要望に簡単な構成で応えることができる故障検出回路はなかった。
本発明は上記事情に鑑みてなされたものであり、その目的は、回路構成を簡略化しつつも、動作中に迅速に故障を検出することができるスイッチング素子の故障検出回路を提供することにある。

請求項１記載の発明では、検出対象となるスイッチング素子がスイッチングする際に電圧が変動する出力ノードの電圧振幅を、当該出力ノードにおける電圧振幅よりも小さい電圧振幅の信号に変換するレベル変換回路と、レベル変換回路によって変換された小さい電圧振幅の信号に基づいてスイッチング素子の故障を判定する故障判定回路と、を備え、レベル変換回路は、定電流を供給する定電流回路と、カソード側がスイッチング素子の出力ノードに接続され、アノード側が定電流回路に接続されたレベル変換用のダイオードとにより構成されている。

第１実施形態の故障検出回路の電気的構成を模式的に示す図 各検出点における電圧振幅の関係を模式的に示す図 故障判定回路によるショート検出処理、オープン検出処理の流れを示す図 ショート故障、オープン故障の検出例を示すタイミングチャート 第１実施形態における故障判定回路によるショート検出処理、オープン検出処理の流れを示す図 ショート故障、オープン故障の検出例を示すタイミングチャート 第３実施形態における故障判定回路によるショート検出処理、オープン検出処理の流れを示す図 ショート故障、オープン故障の検出例を示すタイミングチャート 第４実施形態の故障検出回路の他の電気的構成を模式的に示す図その１ 故障検出回路の他の電気的構成を模式的に示す図その２ 故障検出回路の他の電気的構成を模式的に示す図その３ 故障検出回路の他の電気的構成を模式的に示す図その４ 故障検出回路の他の電気的構成を模式的に示す図その５ 故障検出回路の他の電気的構成を模式的に示す図その６ 故障検出回路の他の電気的構成を模式的に示す図その７ 定電流回路の他の電気的構成を模式的に示す図 故障検出回路の検出対象となるスイッチング回路の例を模式的に示す図 レベル変換回路を単独で用いた応用例を示す図

以下、本発明の複数の実施形態について、図面を参照しながら説明する。なお、各実施形態において実質的に共通する部位には同一の符号を付して説明する。
（第１実施形態）
図１に示すように、故障検出回路１は、スイッチング回路２に用いられているスイッチング素子の故障を検出する。本実施形態では、故障検出回路１は、半導体装置１００のパッケージ内に収容されている。

スイッチング回路２は、駆動電源ＶＳとＧＮＤ電位との間に設けられた電界効果トランジスタ（以下単にトランジスタと称する）Ｑ１とダイオードＤ１とからなる第１の直列回路、および、第１の直列回路のトランジスタＱ１とダイオードＤ１との間にコイルＬ１を介して接続され、ダイオードＤ２とトランジスタＱ２とからなる第２の直列回路を備えている。また、ダイオードＤ２と負荷３との間には、回路部品としてコンデンサＣ１が接続されている。このようなスイッチング回路２は、例えば昇降圧ＤＣ−ＤＣコンバータに利用されている。

スイッチング回路２を構成するトランジスタＱ１およびトランジスタＱ２は、駆動回路４から出力される駆動信号によってオン／オフが制御されるスイッチング素子である。このうち、本実施形態では、トランジスタＱ２が、故障検出回路１による故障の検出対象になっている。

トランジスタＱ２は、ソース端子がＧＮＤ電位に接続され、ドレイン端子がダイオードＤ２に接続され、ゲート端子が駆動回路４に接続されている。そして、駆動回路４からトランジスタＱ１に駆動信号が入力されると、ダイオードＤ２を介して負荷３に電力を供給する。そのため、トランジスタＱ２が動作（スイッチング）するときには、ドレイン端子側の電位が変動する。つまり、本実施形態の場合、トランジスタＱ２のドレイン端子とダイオードＤ２との間のノードが、スイッチング素子がスイッチングする際に電圧が変動する出力ノードに相当する。この出力ノードは、故障検出回路１に接続されている。なお、以下では、出力ノードを故障検出回路１への「入力」とも称して説明する。

故障検出回路１は、定電流回路１０を有するレベル変換回路１１、およびトランジスタＱ２の故障を判定する故障判定回路１２を備えている。また、故障判定回路１２は、レベル変換回路１１との間にコンパレータ１３を備えている。このコンパレータ１３は、本実施形態ではＣＭＯＳ半導体プロセスで製造されたものであり、論理回路に相当する。

レベル変換回路１１は、検出対象となるトランジスタＱ２の出力ノードの電圧振幅を、当該出力ノードにおける電圧振幅よりも小さい電圧振幅の信号に変換するものである。
レベル変換回路１１の定電流回路１０は、本実施形態では、いわゆるカレントミラー回路で構成されている。より具体的には、定電流回路１０は、２つのバイポーラ型のトランジスタＴｒ１、Ｔｒ２と定電流源１４とにより構成されている。各トランジスタＴｒ１、Ｔｒ２は、エミッタ端子が電源ＶＣＣに接続されており、ベース端子が互い接続されている。トランジスタＴｒ１のコレクタ端子には、ＧＮＤ電位との間に定電流源１４が接続されている。そして、トランジスタＴｒ２のコレクタ端子から定電流が供給される。以下、トランジスタＴｒ２のコレクタ端子側の電圧を、便宜的に定電流回路１０の出力電圧とも称する。

定電流回路１０とスイッチング回路２との間には、ダイオードＤ３が設けられている。このダイオードＤ３は、カソード側がトランジスタＱ２の出力ノード側に接続され、アノード側が定電流回路１０側に接続されている。ダイオードＤ３は、レベル変換用のダイオードに相当する。

定電流回路１０と故障判定回路１２との間には、アノード側が定電流回路１０とダイオードＤ３との間に接続され、カソード側が故障判定回路１２側に接続されているダイオードＤ４が設けられている。このダイオードＤ４は、ダイオードＤ３と共通する温度特性を有している。ダイオードＤ４は、温度補償用のダイオードに相当する。また、ダイオードＤ４と故障判定回路１２側との間には、ＧＮＤ電位に接続されているプルダウン用の抵抗Ｒ１が設けられている。この抵抗Ｒ１は、抵抗素子に相当する。

ここで、ダイオードＤ３とダイオードＤ４との接続点を点Ａとし、ダイオードＤ４のカソード側（つまり、故障判定回路１２への入力側）を点Ｂとし、ダイオードＤ３のカソード側（つまり、トランジスタＱ２の出力ノード側）を点Ｃとする。このダイオードＤ４は、ダイオードＤ３と共通する温度特性を有しているとともに、点Ａを中心として、点Ｂの出力ノードから点Ｃの故障判定回路１２までの経路において順方向が互いに逆になるように配置されている。このため、ダイオードＤ３の温度特性は、ダイオードＤ４の温度特性によって打ち消される。その結果、レベル変換回路１１によって変換される電圧は、その温度特性が排除される。すなわち、本実施形態では、温度によらず一定な状態で、電圧振幅のレベルを変換している。

また、定電流回路１０と故障判定回路１２との間、より厳密には本実施形態ではダイオードＤ４とコンパレータ１３との間には、ＧＮＤ電位との間に接続されたツェナーダイオードＤ５が設けられている。このツェナーダイオードＤ５は、定電流回路１０の出力電圧を制限する電圧制限用素子に相当し、定電流回路１０のトランジスタＴｒ２等の飽和を防止している。

コンパレータ１３は、レベル変換回路１１で変換された電圧振幅を、本実施形態ではＣＭＯＳ半導体回路で扱える範囲（以下、便宜的にＣＭＯＳレベルと称する）の電圧振幅に変換する。このコンパレータ１３は、正の入力端子がレベル変換回路１１の出力（つまり、点Ｂ）に接続されており、負の入力端子が、基準電圧源１５に接続されている。

このため、基準電圧源１５が生成する電圧を閾値電圧Ｖｔｈとすると、点Ｂの電位が閾値電圧Ｖｔｈよりも高い場合にはコンパレータ１３からＣＭＯＳレベルでＨレベルの信号が出力され、点Ｂの電位が閾値電圧Ｖｔｈよりも低い場合にはコンパレータ１３からＣＭＯＳレベルでＬレベルの信号が出力される。このＣＭＯＳレベルの電圧振幅は、トランジスタＱ２の出力ノードの電圧振幅よりも小さくなっている。

故障判定回路１２は、レベル変換回路１１によって変換された小さい電圧振幅の信号に基づいてトランジスタＱ２の故障を判定する。より具体的には、本実施形態の場合、故障判定回路１２は、ＣＭＯＳ半導体回路で構成されており、コンパレータ１３により変換されたＣＭＯＳレベルの信号に基づいてトランジスタＱ２の故障を判定する。通常、ＣＭＯＳ半導体回路は高速な動作が可能であることから、故障判定回路１２は、後述するようにトランジスタＱ２の故障を迅速に判定することが可能となる。なお、故障判定回路１２の出力は、例えば半導体装置１００の外部のマイクロコンピュータ等に出力されたり、半導体装置１００内での制御に用いられたりする。

次に、上記した構成の作用について説明する。
まず、レベル変換回路１１およびコンパレータ１３における電圧振幅の変換態様について説明する。ここで、ダイオードＤ３およびダイオードＤ４の順方向電圧をＶｆ、ツェナーダイオードＤ５のツェナー電圧をＶｚ、トランジスタＴｒ２での出力飽和電圧をＶｓａｔとすると、Ｖｚ＜ＶＣＣ−Ｖｓａｔ−Ｖｆ、Ｖｚ＞Ｖｔｈの関係を満たしているものとする。

駆動信号がＯＮになると（または、後述するショート故障が発生すると）、点Ｂと点Ｃの電圧はほぼ同一となり、コンパレータ１３の出力はＬとなる。一方、駆動信号がＯＦＦになると（または、後述するようにオープン故障が発生すると）、点Ｃと点Ｂの電圧が上昇していくが、点Ｂの電圧はツェナーダイオードＤ５のツェナー電圧Ｖｚによってクランプされ、Ｖｚで固定される。そして、点Ｂの電圧がＶｚとなることから、閾値電圧Ｖｔｈよりも高くなり、コンパレータ１３の出力はＨとなる。

そのため、スイッチング回路２が駆動されると、図２に示すように、点Ｃ（入力）ではＶＳ以上までの範囲で電圧が振幅しうるが、点ＡではＶｆ＋Ｖｚまでの範囲で電圧が振幅し、点ＢではＶｚまでの範囲で電圧が振幅する。また、点Ｂにおける電圧振幅は、コンパレータ１３において閾値電圧Ｖｔｈと比較され、Ｖｔｈよりも高ければＨレベルの信号が出力され、Ｖｔｈよりも低ければＬレベルの信号が出力される。

つまり、本実施形態の場合、トランジスタＱ２の出力ノードの電圧振幅は、レベル変換回路１１によってまず当該出力ノードの電圧振幅よりも小さい電圧振幅の信号に変換され、さらに、コンパレータ１３によって当該出力ノードの電圧振幅よりも小さい電圧振幅の信号（ＣＭＯＳレベルの信号。以下、便宜的にコンパレータ１３の出力とも称する）に変換されている。

故障判定回路１２は、図１に示すように、コンパレータ１３の出力と駆動回路４からの駆動信号が入力される。この故障判定回路１２は、例えばマイクロコンピュータ等により構成されており、コンパレータ１３の出力と駆動信号とに基づいてトランジスタＱ２の故障を判定する。具体的には、故障判定回路１２は、図３（Ａ）に示すショート検出処理と、同図（Ｂ）に示すオープン検出処理を実行することで、トランジスタＱ２の故障を判定している。ショート検出処理は、トランジスタＱ２のショート故障、つまり、トランジスタＱ２がオンになったままの状態を検出する処理である。また、オープン検出処理は、トランジスタＱ２のオープン故障、つまり、トランジスタＱ２がオフになったままの状態を検出する処理である。

トランジスタＱ２が故障した場合に加えて周辺の別部品が故障した際にも、ＧＮＤ電位との間が短絡するいわゆる地絡が生じることがあり、電源電圧との間が短絡するいわゆる天絡が生じることがある。本実施形態では、前者をショート検出処理、後者をオープン検出処理により検出することが可能である。

以下、ショート検出処理およびオープン検出処理について、図４に示すショート故障およびオープン故障の一例を示すタイミングチャートとともに説明する。この図４では、トランジスタＱ２をオンするときの駆動信号の状態をＯＮ、トランジスタＱ２をオフするときの駆動信号の状態をＯＦＦとし、コンパレータ１３から出力されるＨレベルの信号を単に”Ｈ”とし、コンパレータ１３から出力されるＬレベルの信号を単に”Ｌ”と示している。

故障判定回路１２は、ショート検出処理およびオープン検出処理を並列且つ繰り返し実行しており、各処理の検出結果に基づいて故障を判定する。以下、まずショート検出処理およびオープン検出処理の流れについて説明し、その後、図４を参照しながら具体的な検出例について説明する。
故障判定回路１２は、電源が投入されると、図３（Ａ）に示すショート検出処理を実行する。このショート検出処理では、故障判定回路１２は、駆動信号の状態の変化つまりスイッチング素子の駆動パターンの１周期内でのコンパレータ出力を監視する（Ｓ１）。

本実施形態では、駆動信号がＯＮされてからＯＦＦされた後、再度ＯＮになるまでの期間、つまり、駆動信号の立ち上がりから次の立ち上がりまでの期間を、駆動パターンの１周期としている。なお、駆動信号の立ち下がりから次の立ち下がりまでの期間を駆動パターンの１周期とした場合であっても、実質的に共通する処理にて故障を検出することはできる。

故障判定回路１２は、駆動パターンの１周期内でＨレベルを検出したか否かを判定し（Ｓ２）、Ｈレベルの信号を検出した場合には（Ｓ２：ＹＥＳ）、ショート故障が生じていないと判定し、ステップＳ１に移行して処理を繰り返す。これに対して、故障判定回路１２は、ステップＳ２においてＨレベルの信号を検出しなかった場合には（Ｓ２：ＮＯ）、ショート故障が生じたと判定して、ショート検出つまりショート故障を検出したことを示す信号を出力する（Ｓ３）。

一方、故障判定回路１２は、並列で実行しているオープン検出処理において、駆動パターンの１周期内でのコンパレータ出力を監視している（Ｓ４）。続いて、故障判定回路１２は、駆動パターンの１周期内でＬレベルを検出したか否かを判定し（Ｓ５）、Ｌレベルの信号を検出した場合には（Ｓ５：ＹＥＳ）、オープン故障が生じていないと判定してステップＳ４に移行する。これに対して、故障判定回路１２は、ステップＳ５においてＬレベルの信号を検出しなかった場合には（Ｓ５：ＮＯ）、オープン故障が生じたと判定して、オープン検出つまりショート故障を検出したことを示す信号を出力する（Ｓ６）。

まず、例えば図４に示す「正常時」のように、駆動パターンに追従してコンパレータ出力が変化している場合を想定する。この場合、ショート検出処理においては１周期内にＨレベルが検出され、また、オープン検出処理においては１周期内にＬレベルが検出されていることから、故障判定回路１２は、ショート検出およびオープン検出のいずれも出力しない。この場合、トランジスタＱ２にはいずれの故障も生じていないと判定することができる。

次に、図４に示す「ショート故障時」のように、駆動パターンがＯＮされた後にショート故障が発生した場合を想定する。この場合、トランジスタＱ２は、駆動パターンがＯＦＦになったとしても、オンのまま（導通したまま）になる。そのため、ショート故障が発生した場合には、コンパレータ１３の出力は、Ｌレベルに固定された状態となる。すなわち、図４に示す「１周期Ｌレベルが継続」の期間のように、駆動パターンの１周期内においてコンパレータ出力がＨレベルとなることが無い。この場合、故障判定回路１２は、ショート検出処理においてショート検出を出力する。この場合、トランジスタＱ２にショート故障が発生したと判定することができる。

また、図４に示す「オープン故障時」のように、駆動パターンがＯＮされた際にオープン故障が発生した場合を想定する。この場合、トランジスタＱ２は、駆動パターンがＯＮになったとしても、オフのまま（導通しないまま）になる。そのため、オープン故障が発生した場合には、コンパレータ１３の出力は、Ｈレベルに固定された状態となる。すなわち、図４に示す「１周期Ｈレベルが継続」の期間のように、駆動パターンの１周期内においてコンパレータ出力がＬレベルとなることが無い。この場合、故障判定回路１２は、オープン検出処理においてオープン検出を出力する。この場合、トランジスタＱ２にオープン故障が発生したと判定することができる。

このように、故障検出回路１は、トランジスタＱ２の出力ノードより小さい電圧振幅の信号の状態が、駆動信号の状態が変化することに追従して変化しているか否かに基づいて、トランジスタＱ２の故障を検出している。

以上説明した実施形態によれば、次のような効果を奏する。
故障検出回路１は、レベル変換回路１１において検出対象となるスイッチング素子（本実施形態ではトランジスタＱ２）の出力ノードの電圧振幅を当該出力ノードにおける電圧振幅よりも小さい電圧振幅の信号に変換し、変換された小さい電圧振幅の信号に基づいて故障判定回路１２においてスイッチング素子の故障を判定する。この場合、レベル変換回路１１では電圧振幅の大きさを変換しているだけなので、出力ノードの電圧の振幅と一致するタイミングの信号に基づいて故障の判定を行うことができる。したがって、スイッチング素子の故障を迅速に検出することができる。

このとき、レベル変換回路１１は、定電流回路１０と、カソード側がスイッチング素子の出力ノードに接続され、アノード側が定電流回路１０に接続された変換用ダイオードであるダイオードＤ３とによって構成されている。したがって、回路構成を簡略化することができ、簡単な構成でスイッチング素子の故障を検出することができる。
また、電圧振幅を小さくすることができることから、故障判定回路１２に例えばＣＭＯＳプロセスで製造した半導体回路を用いることができるようになり、迅速に故障を検出することができる。

また、レベル変換回路１１にはコンデンサを必要としないので、レベル変換時にはコンデンサの充放電が不要となり、迅速にレベル変換することができる。そして、迅速にレベル変換することができることから、トランジスタＱ２が動作している最中であっても、また、そのスイッチング速度が高い場合でも、それに追従した信号を生成することができ、高速な検出が可能となる。

定電流回路１０と故障判定回路１２との間に定電流回路１０の出力電圧を制限する電圧制限用素子であるツェナーダイオードＤ５を設けたので、定電流回路１０のトランジスタＴｒ２等の飽和を防止している。これにより、レベル変換回路１１の出力電圧つまり定電流回路１０の出力電圧がクランプされ、トランジスタＴｒ２を常に非飽和領域で動作させることができ、電流値の応答性を上げることができる。したがって、高速にレベル変換を行うことができる。

定電流回路１０と故障判定回路１２との間に、ダイオードＤ３と共通する温度特性を有する温度補償用のダイオードであるダイオードＤ４を、点Ａを基準とした場合に順方向がダイオードＤ３と逆になるように配置している。これにより、ダイオードＤ３の温度特性は、ダイオードＤ４の温度特性によって打ち消される。したがって、レベル変換回路１１によって変換された電圧振幅から温度特性が排除あるいは抑制される。すなわち、温度にかかわらず、一定な状態で電圧振幅のレベルを変換することができる。なお、ダイオードＤ４と故障判定回路１２との間にプルダウン用の抵抗Ｒ１を設けているので、ダイオードＤ４を設けた場合であっても故障判定回路１２に電圧振幅を入力することができる。

故障判定回路１２の前段に、定電流回路１０の出力電圧と閾値電圧Ｖｔｈとを比較し、その比較結果をスイッチング素子の出力ノードの電圧振幅よりも小さいＣＭＯＳレベルの電圧振幅の信号であるに変換するコンパレータ１３（半導体論理素子）を設けている。故障検出回路１は、レベル変換回路１１を設けることにより、出力ノードよりも電圧振幅が小さくなっている。このため、ＣＭＯＳやＢｉＣＭＯＳ等の微細な半導体プロセスで製造され、高速に動作する半導体論理素子を用いることができる。これにより、出力ノードの電圧振幅とコンパレータ１３の出力との間の遅延を小さくすることができ、コンパレータ１３の出力の変化と出力ノードの電圧振幅の変化とを同じタイミングとして扱うことができる。したがって、スイッチング素子の動作中にも、また、スイッチング速度が高い場合にも、故障を検出することができる。

ショート検出処理およびオープン検出処理では、コンパレータ出力と駆動信号とを用いて、コンパレータ１３の出力が駆動信号の状態の変化に追従して変化しているか否かに基づいて故障を判定する。これにより、スイッチング素子の動作中に、スイッチング素子が故障しているか否かを確実に判断できるようになる。
このとき、コンパレータ出力が駆動信号の１周期以上固定されている場合にスイッチング素子が故障したと判定する。これにより、最短で１周期で故障を検出することができる。つまり、迅速に故障を検出することができる。
本実施形態の半導体装置１００は、上記した故障検出回路１を備えているので、スイッチング素子の故障を、簡単な構成で、迅速に検出することができる。

（第２実施形態）
以下、第２実施形態について図５および図６を参照しながら説明する。第２実施形態では、ショート検出処理およびオープン検出処理における処理内容が、第１実施形態と異なっている。なお、故障検出回路１の構成は第１実施形態と共通するので、図１も参照しながら説明する。また、ショート検出処理およびオープン検出処理は、本実施形態でも並列且つ繰り返し行われている。

本実施形態の場合、駆動信号が変化した時点におけるコンパレータ１３の出力（つまり、スイッチング素子の出力ノードより小さい電圧振幅の信号の状態）が、当該駆動信号の状態が変化する前に対応する状態とは異なる場合に、スイッチング素子が故障したと判定する。

例えばＰＷＭ（Pulse Width Modulation）スイッチングやＰＦＭ（Pulse Frequency Modulation）スイッチングを行う場合における制御信号のＯＮ時間（図６においてＯＮになっている時間）やＯＦＦ時間（図６においてＯＦＦになっている時間）が、コンパレータ１３の応答時間よりも長くなっているとする。換言すると、制御信号がＯＮとなってからＯＦＦとされるまでの制御信号のパルス幅は、コンパレータ１３の応答時間よりも長くなっている。この場合、次のように、スイッチング素子の故障を検出することができる。

故障検出回路１は、電源が投入されると、図５（Ａ）に示すショート検出処理を実行する。このショート検出処理では、故障判定回路１２は、駆動信号がＯＮに変化したタイミング、つまり、駆動パターンの立ち上がりタイミングでのコンパレータ出力を監視する（Ｓ１１）。続いて、故障判定回路１２は、駆動パターンの立ち上がりタイミングでコンパレータ出力がＨレベルであるかを判定する（Ｓ１２）。

実際の回路部品では、トランジスタＱ２がオンするのに要する時間やコンパレータ１３の応答時間等が存在しているため、図６に示す「ショート故障時」のように、駆動パターンの状態が変化したタイミング（ＯＮまたはＯＦＦになったタイミング）から、その状態の変化がコンパレータ１３の出力に反映されるまでの間には、若干ではあるが遅延が存在している。そのため、正常にスイッチングしている場合には、駆動パターンが立ち上がったそのタイミングにおいては、コンパレータ１３は、駆動パターンがＯＦＦの状態に対応する状態（つまり、本実施形態であればＨレベル）を出力しているはずである。

ここで、図６に示す「ショート故障時」のように駆動パターンがＯＦＦになったときにショート故障が発生した場合を想定する。この場合、コンパレータ１３の出力は、Ｌレベルに固定されることになる。そのため、次の駆動パターンの立ち上がり時においては、コンパレータ１３の出力はＬレベルになったままである。つまり、ショート故障が発生した場合、コンパレータ１３の出力は、駆動パターンがＯＦＦの状態に対応する状態になっていないことになる。

そのため、故障判定回路１２は、駆動パターンの立ち上がりタイミングでのコンパレータ出力がＨレベルである場合には（Ｓ１２：ＹＥＳ）、ショート故障が発生していないとしてステップＳ１１に移行する。これに対して、故障検出回路１は、駆動パターンの立ち上がりタイミングでのコンパレータ出力がＨレベルではない場合には（Ｓ１２：ＮＯ）、ショート故障が発生したと判定し、ショート検出を出力する（Ｓ１３）。

また、故障検出回路１は、図５（Ｂ）に示すオープン検出処理を実行している。このオープン検出処理では、故障判定回路１２は、駆動信号がＯＦＦに変化したタイミング、つまり、駆動パターンの立ち下がりタイミングでのコンパレータ出力を監視する（Ｓ１４）。続いて、故障判定回路１２は、駆動パターンの立ち上がりタイミングでコンパレータ出力がＬレベルであるかを判定する（Ｓ１５）。

ここで、図６に示す「オープン故障時」のように駆動パターンがＯＮになったときにオープン故障が発生した場合を想定する。この場合、コンパレータ１３の出力は、Ｈレベルに固定されることになる。そのため、次の駆動パターンの立ち下がり時においては、コンパレータ１３の出力はＨレベルになったままである。つまり、オープン故障が発生した場合、コンパレータ１３の出力は、駆動パターンがＯＮの状態に対応する状態になっていないことになる。

そのため、故障判定回路１２は、駆動パターンの立ち下がりタイミングでのコンパレータ出力がＬレベルである場合には（Ｓ１５：ＹＥＳ）、オープン故障が発生していないとしてステップＳ１４に移行する。これに対して、故障検出回路１は、駆動パターンの立ち下がりタイミングでのコンパレータ出力がＬレベルではない場合には（Ｓ１５：ＮＯ）、オープン故障が発生したと判定し、オープン検出を出力する（Ｓ１６）。
このように、故障検出回路１は、駆動信号が変化した時点におけるコンパレータ１３の出力が、当該駆動信号の状態が変化する前に対応する状態とは異なる場合に、スイッチング素子が故障したと判定している。

このような構成であっても、第１実施形態と同様に、回路構成を簡略化しつつも、動作中に迅速に故障を検出することができるという効果を得ることができる。
また、本実施形態の場合、駆動信号の立ち上がりまたは立ち下がりタイミングで故障の判定を行っているので、故障の発生から検知までに要する時間を短縮することができる。また、万一スイッチング素子が故障した場合に大きな電流が流れる時間を短縮することができ、回路部品が損傷するおそれを低減することができる。

（第３実施形態）
以下、第３実施形態について図７および図８を参照しながら説明する。第３実施形態では、ショート検出処理およびオープン検出処理における処理内容が、第１実施形態と異なっている。なお、故障検出回路１の構成は第１実施形態とほぼ共通するので、図１も参照しながら説明する。また、ショート検出処理およびオープン検出処理は、本実施形態でも並列且つ繰り返し行われている。

本実施形態では、駆動信号に対するスイッチング素子の動作遅延時間およびコンパレータ１３における遅延時間の最大値を考慮しつつ、故障を検出している。より具体的には、本実施形態の場合、駆動信号の状態が変化した時点から所定時間後におけるコンパレータ１３の出力（つまり、スイッチング素子の出力ノードより小さい電圧振幅の信号の状態）が、当該駆動信号の変化に追従して変化しているか否かに基づいて、故障の判定を行っている。

故障検出回路１は、電源が投入されると、図７（Ａ）に示すショート検出処理を実行する。このショート検出処理では、故障判定回路１２は、駆動パターンがＯＦＦになってからのコンパレータ１３の出力を監視している（Ｓ２１）。続いて、故障判定回路１２は、駆動パターンがＯＦＦになってから所定時間後、つまり、駆動パターンの立ち上がりタイミングから所定時間後のコンパレータ出力がＨレベルであるかを判定する（Ｓ２２）。つまり、故障検出回路１は、駆動パターンが変化した後であって、その変化が反映された時点におけるコンパレータ出力がＨレベルであるかを判定している。

なお、所定時間は、スイッチング素子の動作遅延時間およびコンパレータ１３における遅延時間の最大値を考慮して設定されている。
ここで、図８に示す「ショート故障時」のように駆動パターンがＯＦＦになったときにショート故障が発生した場合を想定する。本実施形態の構成であれば、故障が発生していない場合には、駆動パターンがＯＦＦになってから所定時間後におけるコンパレータ１３の出力は、Ｈレベルになっているはずである。

そのため、故障検出回路１は、駆動パターンがＯＦＦになってから所定時間後におけるコンパレータ出力がＨレベルである場合には（Ｓ２２：ＹＥＳ）、ショート故障が発生していないとしてステップＳ２１に移行する。これに対して、故障検出回路１は、所定時間後におけるコンパレータ出力がＨレベルではない場合には（Ｓ２２：ＮＯ）、ショート故障が発生したと判定し、ショート検出を出力する（Ｓ２３）。

また、故障検出回路１は、図７（Ｂ）に示すオープン検出処理を実行している。このオープン検出処理では、故障判定回路１２は、駆動信号がＯＮになってからのコンパレータ出力を監視する（Ｓ２４）。続いて、故障判定回路１２は、駆動信号がＯＮになってからの所定時間後におけるコンパレータ出力がＬレベルであるかを判定する（Ｓ２５）。

ここで、図８に示す「オープン故障時」のように駆動パターンがＯＮになったときにオープン故障が発生した場合を想定する。この場合、故障が発生していなければ、駆動パターンがＯＮになってから所定時間後におけるコンパレータ１３の出力は、Ｌレベルになっているはずである。

そのため、故障判定回路１２は、駆動パターンがＯＮになってから所定時間後のコンパレータ出力がＬレベルである場合には（Ｓ２５：ＹＥＳ）、オープン故障が発生していないとしてステップＳ２４に移行する。これに対して、故障検出回路１は、所定時間後のコンパレータ出力がＬレベルではない場合には（Ｓ２５：ＮＯ）、オープン故障が発生したと判定し、オープン検出を出力する（Ｓ２６）。

このように、故障検出回路１は、駆動信号の状態が変化した時点から所定時間後におけるコンパレータ１３の出力が、当該駆動信号の変化に追従して変化していない場合に、スイッチング素子が故障したと判定する。

このような構成であっても、第１実施形態と同様に、回路構成を簡略化しつつも、動作中に迅速に故障を検出することができるという効果を得ることができる。
また、本実施形態の場合、駆動信号の状態が変化した時点から所定時間後に故障の判定を行っているので、故障の発生から検知までに要する時間を短縮することができる。また、万一スイッチング素子が故障した場合に大きな電流が流れる時間を短縮することができ、回路部品が損傷するおそれを低減することができる。

（第４実施形態）
以下、第４実施形態について図９から図１７を参照しながら説明する。第４実施形態では、故障検出回路１の他の電気的構成の例を示している。なお、本実施形態の故障検出回路１においても、第１〜第３実施形態で示したショート検出処理およびオープン検出処理が行われており、スイッチング素子の故障を検出することができる。

図９は、より構成を簡略化した故障検出回路１を示している。この故障検出回路１では、レベル変換用回路の出力を直接的に故障判定回路１２に入力している。このため、点Ａと点Ｂとの電圧振幅は、実質的に同一のものとなっている。このような構成であっても、故障判定回路１２への入力は、レベル変換回路１１によって、トランジスタＱ２の出力ノードの電圧振幅よりも小さい電圧振幅の信号として入力される。このような回路構成であっても、第１実施形態と同様に、回路構成を簡略化しつつも、動作中に故障を検出することができるという効果を得ることができる。また、クランプ用のツェナーダイオードＤ５を設けているので、トランジスタＴｒ２を常に非飽和領域で動作させることができ、電流値の応答性を上げることができる。

ただし、図９に示した回路の場合、温度補償用のダイオードＤ４を省いていることから、ダイオードＤ３の温度特性が故障の検出に影響を与えるおそれがある。例えば、点Ｂの電圧が温度により変化した場合には、閾値電圧Ｖｔｈが固定されている場合には、その閾値電圧Ｖｔｈが適切な範囲から外れてしまうおそれがある。

そこで、ダイオードＤ３の温度特性に応じて閾値電圧Ｖｔｈを変更可能にすることで、誤検出等のおそれを低減できると考えられる。
図１０（Ａ）は、閾値変更回路２０を設けた故障検出回路１を示している。この故障検出回路１では、コンパレータ１３の負の入力端子への入力電圧である閾値電圧Ｖｔｈを、閾値変更回路２０によって変更している。具体的には、閾値変更回路２０は、定電流回路１０と同期して作動するトランジスタＴｒ３の出力とＧＮＤ電位との間に、ダイオードＤ６および抵抗Ｒ３が直列に接続されている。そして、トランジスタＴｒ３の出力、つまり図１０の場合にはダイオードＤ６のアノード側がコンパレータ１３の負の入力端子に接続されている。

このダイオードＤ６は、レベル変換用のダイオードＤ３と共通する温度特性を有するものであり、温度の変化に応じて順方向電圧がダイオードＤ３と共通する態様で変化する。つまり、閾値電圧Ｖｔｈは、温度の変化に応じて自動で変化するとともに、その変化は、ダイオードＤ３の温度特性に対応したものとなっている。このような閾値変更回路２０を設けることにより、温度が変化した場合には閾値電圧Ｖｔｈを自動で変更することができるので、故障の検出を精度よく行うことができる。また、図１０（Ａ）に示す回路構成の場合、ダイオードＤ３の温度特性を補償するように閾値電圧Ｖｔｈを変更することができるので、より検出の精度を高めることができる。

図１０（Ｂ）は、図１０（Ａ）に示した閾値変更回路２０の変形例であり、トランジスタＴｒ３の代わりに、専用の定電流源１６を設けた構成を示している。
また、閾値変更回路２０を設けることで、例えばＤＣ−ＤＣコンバータの起動直後等、スイッチング素子の電圧振幅が定常状態に比べて小さい場合などに閾値電圧Ｖｔｈを下げることによって故障の誤検出を防ぐことができる。また、時分割で閾値電圧Ｖｔｈを切り替えることによって地絡を検出する際の閾値電圧Ｖｔｈと天絡の検出やオープン検出する際の閾値電圧Ｖｔｈとを別々に設定することが可能となる等、より精度が高い検出を行うことができる。なお、これらの効果は、以下の図１１、図１２に示す故障検出回路１の場合にも同様に得ることができる。

図１１は、閾値変更回路２０をＤ／Ａコンバータ２１で構成した故障検出回路１を示している。この場合、Ｄ／Ａコンバータ２１が出力する電圧が、閾値電圧Ｖｔｈとしてコンパレータ１３に入力される。このとき、Ｄ／Ａコンバータ２１は、起動時にメモリ２４（図１２参照）から設定値を読み出して閾値電圧Ｖｔｈを出力する構成であってもよいし、図示しない外部のマイクロコンピュータ等から設定値を設定する構成であってもよい。このようにＤ／Ａコンバータ２１により閾値変更回路２０を構成することによって、閾値電圧Ｖｔｈを変更することができる。

図１２は、閾値変更回路２０をＤＡコンバータで構成するとともに、閾値電圧Ｖｔｈに温度特性を持たせた故障検出回路１を示している。この場合、Ｄ／Ａコンバータ２１は、演算回路２２によって設定値が設定される。この演算回路２２は、温度検出手段２３で検出した温度に基づいて、Ｄ／Ａコンバータ２１に設定する設定値を演算する。なお、演算回路２２は、起動時等にはメモリ２４から読み出した設定値をＤ／Ａコンバータ２１に設定し、通常動作を開始すると演算により温度を変更するような構成であってもよい。このような閾値変更回路２０によっても、閾値電圧Ｖｔｈを変更することができる。なお、温度検出手段２３としては、周知の温度センサ等を用いればよい。

図１３は、図１等に示したクランプ用のツェナーダイオードＤ５の代わりに、電圧制限用素子として定電圧の電源ＶＣＣ２に接続されたダイオードＤ７を設けた故障検出回路１を示している。ここで、ダイオードＤ３、ダイオードＤ４およびダイオードＤ７の順方向電圧をＶｆ、トランジスタＴｒ２での出力飽和電圧をＶｓａｔとすると、ＶＣＣ２＋Ｖｆ＜ＶＣＣ−Ｖｓａｔ−Ｖｆ、ＶＣＣ２+Ｖｆ＞Ｖｔｈの関係を満たしているものとする。

このような構成によっても、定電流回路１０の出力電圧（点Ｂの電圧）を制限することができる。したがって、定電流回路１０のトランジスタＴｒ２等の飽和を防止でき、故障を迅速に検出することができる。この場合、電圧制限用素子は、１つあるいは図１４に示すように複数のダイオードＤ８、ダイオードＤ９、ダイオードＤ１０の順方向電圧を利用した構成としてもよい。ここで、ダイオードＤ３、ダイオードＤ４、ダイオードＤ８、ダイオードＤ９およびダイオードＤ１０の順方向電圧をＶｆ、トランジスタＴｒ２での出力飽和電圧をＶｓａｔとすると、３×Ｖｆ＜ＶＣＣ−Ｖｓａｔ−Ｖｆ、３×Ｖｆ＞Ｖｔｈの関係を満たしているものとする。なお、利用するダイオードの数は、図１４に示した３個に限定されるものではなく、それぞれの順方向電圧に基づいて適宜その数を変更することができる。

図１５は、図１等に示したコンパレータ１３の代わりに、論理回路としてＣＭＯＳプロセスで製造されているシュミットトリガバッファ２５を用いた故障検出回路１を示している。例えば閾値電圧Ｖｔｈに対してそれほど精度を必要としない場合には、予め閾値が固定されているシュミットトリガバッファ２５を用いることで、回路を簡略化しつつ、レベル変換回路１１の出力電圧をＣＭＯＳレベルに変換することができる。したがって、第１実施形態と同様に、スイッチング素子の動作中にも、また、スイッチング速度が高い場合にも、故障を検出することができる。また、シュミットトリガバッファ２５はヒステリシスを有しているため、故障検出回路１に耐ノイズ性を保たせることもできる。

なお、図示は省略するが、シュミットトリガバッファ２５の代わりにシュミットトリガインバータを用いたり、ヒステリシスを有しない通常のバッファやインバータを用いたりしても同様の効果を得ることができる。シュミットトリガインバータやインバータを用いる場合には、ショート検出処理およびオープンにおいて判定時の論理レベルを適宜設定すればよい。

図１６は、定電流回路１０の他の構成例を示している。例えば図１６（Ａ）に示すように、図１等に示したバイポーラのトランジスタＴｒ１、Ｔｒ２の代わりに、電界効果トランジスタＱ１０とＱ１１を用いたカレントミラー回路で定電流回路１０を構成することができる。あるいは、図１６（Ｂ）に示すように、定電流源１４を省き、デプレッション型電界効果トランジスタＱ１３を用いて定電流回路１０を構成することができる。また、図１６（Ｃ）に示すように、定電流ダイオード２６を用いて定電流回路１０を構成することができる。なお、これらは定電流回路１０の一例であり、レベル変換用のダイオードＤ３側に対して定電流を供給できる構成であれば他の回路構成を採用してもよい。

図１７は、故障検出回路１の検出対象となるスイッチング素子（図１７では破線にて囲んだスイッチング素子）を備えたスイッチング回路２の例を示している。故障検出回路１は、図１に示したような昇降圧ＤＣ−ＤＣコンバータの他に、例えば図１７（Ａ）に示すＯＮ／ＯＦＦドライバ（いわゆる、ハーフブリッジ回路）に用いられるスイッチング回路２のトランジスタＱ２０や、図１７（Ｂ）に示すフルブリッジドライバに用いられるスイッチング回路２の例えば下アームのトランジスタＱ２２、Ｑ２４、あるいは図１７（Ｃ）に示す例えば三相モータのドライバ回路に用いられるスイッチング回路２の下アームのトランジスタＱ２６，Ｑ２８、Ｑ３０等の故障を検出することに適用することができる。

（その他の実施形態）
本発明は、上記した実施形態にて例示した構成に限定されることはなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
各実施形態では半導体装置１００内に故障判定回路１２を設けた構成を示したが、故障判定回路１２として外部のマイクロコンピュータを用い、レベル変換回路１１あるいはコンパレータ１３の出力を外部のマイクロコンピュータに出力する構成としてもよい。

その場合、レベル変換回路１１を単独で、あるいはコンパレータ１３等の論理回路と組み合わせて例えば図１８に示すような信号変換装置として扱ってもよい。この場合、信号変換装置は、電圧が変動する入力が行われ、当該入力された電圧振幅よりも小さい電圧振幅の信号に変換するレベル変換回路１１を備えたものが最小構成単位となる。そして、例えばＣＭＯＳレベルの出力を利用したい場合等には、レベル変換回路１１で変換された小さい電圧振幅の信号を出力する論理回路を備えてもよい。また、この信号変換装置を半導体装置に組み込んでもよい。

図面中、１は故障検出回路、２はスイッチング回路、４は駆動回路、１０は定電流回路、１１はレベル変換回路、１２は故障判定回路、１３はコンパレータ、２０は閾値変更回路、２１はＤ／Ａコンバータ（閾値変更回路）、２２は演算回路（閾値変更回路）、２３は温度検出手段（閾値変更回路）、２４はメモリ（閾値変更回路）、２５はシュミットトリガバッファ（論理回路）、１００は半導体装置、Ｄ３はダイオード（レベル変換用のダイオード）、Ｄ４はダイオード（温度補償用のダイオード）、Ｄ５はツェナーダイオード（電圧制限用素子）、Ｄ６はダイオード（閾値変更用のダイオード）、Ｄ７はダイオード（電圧制限用素子）、Ｄ８〜Ｄ９はダイオード（電圧制限用素子）、Ｒ１は抵抗（プルダウン用の抵抗素子）、Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０はトランジスタ（検出対象のスイッチング素子）を示す。

Claims (11)

1. スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）の故障を検出する故障検出回路（１）であって、
   検出対象となる前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）がスイッチングする際に電圧が変動する出力ノードの電圧振幅を、当該出力ノードにおける電圧振幅よりも小さい電圧振幅の信号に変換するレベル変換回路（１１）と、
   前記レベル変換回路（１１）によって変換された小さい電圧振幅の信号に基づいて前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）の故障を判定する故障判定回路（１２）と、を備え、
   前記レベル変換回路（１１）は、定電流を供給する定電流回路（１０）と、カソード側が前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）の出力ノードに接続され、アノード側が前記定電流回路（１０）に接続されたレベル変換用のダイオード（Ｄ３）と、前記定電流回路（１０）と前記故障判定回路（１２）との間に設けられ、アノード側が前記定電流回路（１０）と前記レベル変換用のダイオード（Ｄ３）との間に接続され、カソード側が前記故障判定回路（１２）に接続され、前記レベル変換用のダイオード（Ｄ３）と共通する温度特性を有する温度補償用のダイオード（Ｄ４）と、前記温度補償用のダイオード（Ｄ４）と前記故障判定回路（１２）との間に設けられたプルダウン用の抵抗素子（Ｒ１）とにより構成されていることを特徴とするスイッチング素子の故障検出回路。
2. 前記定電流回路（１０）と前記故障判定回路（１２）との間に設けられ、前記定電流回路（１０）の出力電圧を制限する電圧制限用素子（Ｄ５、Ｄ７、Ｄ８、Ｄ９、Ｄ１０）を備えることを特徴とする請求項１記載のスイッチング素子の故障検出回路。
3. 前記故障判定回路（１２）は、前記定電流回路（１０）の出力電圧と閾値電圧とを比較し、その比較結果を前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）の出力ノードの電圧振幅よりも小さい電圧振幅の信号に変換する論理回路（１３、２５）を備えることを特徴とする請求項１または２記載のスイッチング素子の故障検出回路。
4. 前記閾値電圧を変更する閾値変更回路（２０）を備えることを特徴とする請求項３記載のスイッチング素子の故障検出回路。
5. 前記閾値変更回路（２０）は、前記レベル変換用のダイオード（Ｄ３）と共通する温度特性を有する閾値変更用のダイオード（Ｄ６）を有し、温度に応じて前記閾値電圧を自動で変更することを特徴とする請求項４記載のスイッチング素子の故障検出回路。
6. 温度を検出する温度検出手段（２３）を備え、
   前記閾値変更回路（２０）は、前記温度検出手段によって検出された温度に基づいて閾値電圧を変更することを特徴とする請求項４記載のスイッチング素子の故障検出回路。
7. 前記故障判定回路（１２）は、前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）の出力ノードより小さい電圧振幅の信号と前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）を駆動する駆動信号とが入力され、前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）の出力ノードより小さい電圧振幅の信号の状態が前記駆動信号の状態が変化することに追従して変化しているか否かに基づいて、前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）の故障を判定することを特徴とする請求項１から６のいずれか一項記載のスイッチング素子の故障検出回路。
8. 前記故障判定回路（１２）は、前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）の出力ノードより小さい電圧振幅の信号の状態が前記駆動信号の１周期以上固定されている場合に、前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）が故障したと判定することを特徴とする請求項７記載のスイッチング素子の故障検出回路。
9. 前記故障判定回路（１２）は、前記駆動信号が変化した時点における前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）の出力ノードより小さい電圧振幅の信号の状態が当該駆動信号の状態が変化する前に対応する状態とは異なる場合に、前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）が故障したと判定することを特徴とする請求項７記載のスイッチング素子の故障検出回路。
10. 前記故障判定回路（１２）は、前記駆動信号の状態が変化した時点から所定時間後における前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）の出力ノードより小さい電圧振幅の信号の状態が当該駆動信号の変化に追従して変化していない場合に、前記スイッチング素子（Ｑ２、Ｑ２０、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ３０）が故障したと判定することを特徴とする請求項７記載のスイッチング素子の故障検出回路。
11. 請求項１から１０のいずれか一項記載のスイッチング素子の故障検出回路（１）を備えたことを特徴とする半導体装置。
    

Images