JP7360317B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP7360317B2
JP7360317B2 JP2019228673A JP2019228673A JP7360317B2 JP 7360317 B2 JP7360317 B2 JP 7360317B2 JP 2019228673 A JP2019228673 A JP 2019228673A JP 2019228673 A JP2019228673 A JP 2019228673A JP 7360317 B2 JP7360317 B2 JP 7360317B2
Authority
JP
Japan
Prior art keywords
monitor terminal
integrated circuit
semiconductor integrated
circuit device
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019228673A
Other languages
English (en)
Other versions
JP2021097541A (ja
Inventor
公信 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019228673A priority Critical patent/JP7360317B2/ja
Priority to US17/121,967 priority patent/US11555847B2/en
Publication of JP2021097541A publication Critical patent/JP2021097541A/ja
Application granted granted Critical
Publication of JP7360317B2 publication Critical patent/JP7360317B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54—Testing for continuity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Description

本発明は、半導体集積回路装置に関する。
近年、車両に搭載されるＡＤＡＳ（Advanced Driver Assistance System）などに用いられる部品に機能安全が求められている。例えば、部品の異常を検出したときに部品の誤動作を防止することで、部品の機能安全を実現することができる。したがって、近年、部品の異常検出技術の重要性は増している。
特開２０１４－１２１１０３号公報
部品が電源装置の一部である半導体集積回路装置である場合、電源装置の出力電圧をモニターするために半導体集積回路装置に設けられるモニター端子がオープン状態であると、電源装置が不適切な出力電圧を出力してしまい、電源装置の出力電圧を利用する他の部品に悪影響が及ぶおそれがある。
なお、モニター端子（フィードバック端子）を備える半導体集積回路装置（電源ＩＣ）は例えば特許文献１に開示されている。
本発明は、モニター端子がオープン状態であるか否かを起動前に判定できる半導体集積回路装置を提供することを目的とする。
本明細書中に開示されている半導体集積回路装置は、電源装置のスイッチング素子又は出力トランジスタを制御する制御部と、前記電源装置の出力電圧をモニターするためのモニター端子と、前記電源装置の起動前にテスト信号を前記モニター端子に出力するテスト部と、前記テスト部が前記テスト信号を前記モニター端子に出力しているときの前記モニター端子の電圧に基づき、前記モニター端子がオープン状態であるか否かを判定する判定部と、を備える構成（第１の構成）である。
上記第１の構成の半導体集積回路装置において、前記モニター端子がオープン状態である場合に、前記テスト部から前記モニター端子への前記テスト信号の出力が前記モニター端子の電圧を上昇させる構成（第２の構成）であってもよい。
上記第２の構成の半導体集積回路装置において、前記モニター端子がオープン状態でない場合に、前記テスト部から前記モニター端子への前記テスト信号の出力が前記モニター端子の電圧を上昇させることを前記電源装置の出力コンデンサが抑制する構成（第３の構成）であってもよい。
上記第３の構成の半導体集積回路装置において、前記出力コンデンサを放電させる放電部を備える構成（第４の構成）であってもよい。
上記第４の構成の半導体集積回路装置において、前記判定部は、前記出力コンデンサの放電状態が所定範囲内であるか否かも判定する構成（第５の構成）であってもよい。
上記第１～第５いずれかの構成の半導体集積回路装置において、前記テスト部は、前記電源装置の起動後に前記テスト信号を出力しない構成（第６の構成）であってもよい。
本明細書中に開示されている車両は、上記第１～第６いずれかの構成の半導体集積回路装置を備える構成（第７の構成）である。
本明細書中に開示されている半導体集積回路装置によれば、モニター端子がオープン状態であるか否かを起動前に判定できる。
実施形態に係る半導体集積回路装置の構成を示す図 実施形態に係る半導体集積回路装置の出力端子がオープンになっている状態を示す図 テスト部の一構成例を示す図 テスト部の他の構成例を示す図 テスト部のさらに他の構成例を示す図 判定部の一構成例を示す図 判定部の他の構成例を示す図 判定部のさらに他の構成例を示す図 モニター端子がオープン状態である場合のタイムチャート モニター端子がオープン状態でない場合のタイムチャート 他の変形例に係る半導体集積回路装置の構成を示す図 車両の外観図
＜１．実施形態に係る半導体集積回路装置＞
図１Ａは、実施形態に係る半導体集積回路装置１００（以下、「半導体集積回路装置１００」と略す）の構成を示す図である。
半導体集積回路装置１００及びその外付け部品によってスイッチング電源装置が構成される。スイッチング電源装置は、入力電圧ＶＩＮを出力電圧ＶＯＵＴに変換する。
半導体集積回路装置１００は、制御部１と、スイッチング素子であるＰチャネルＭＯＳＦＥＴ２と、スイッチング素子であるＮチャネルＭＯＳＦＥＴ３と、内部電源部４と、テスト部５と、判定部６と、を備える。
半導体集積回路装置１００には、例えば図１Ａに示すように、インダクタＬ１、出力コンデンサＣ１、及び電圧源ＶＳ１が外付け接続される。
ＰチャネルＭＯＳＦＥＴ２のソースには、端子ＰＶＩＮを介して入力電圧ＶＩＮが印加される。ＰチャネルＭＯＳＦＥＴ２のドレインは、ＮチャネルＭＯＳＦＥＴ３のドレインに接続される。ＮチャネルＭＯＳＦＥＴ３のソースには、端子ＰＧＮＤを介してグランド電位が印加される。すなわち、ＰチャネルＭＯＳＦＥＴ２及びＮチャネルＭＯＳＦＥＴ３は、入力電圧ＶＩＮとグランド電位との間で直列に接続される。
ＰチャネルＭＯＳＦＥＴ２とＮチャネルＭＯＳＦＥＴ３との接続ノードには、端子ＳＷを介してインダクタＬ１の一端が接続される。インダクタＬ１の他端は出力コンデンサＣ１の一端に接続される。出力コンデンサＣ１の他端にはグランド電位が印加される。
インダクタＬ１と出力コンデンサＣ１との接続ノードに生じる出力電圧ＶＯＵＴは負荷（不図示）に供給される。出力電圧ＶＯＵＴは、モニター端子ＶＯＵＴＳを介して制御部１にも供給される。モニター端子ＶＯＵＴＳは、出力電圧ＶＯＵＴをモニターするための端子である。本実施形態では、モニター端子ＶＯＵＴＳを用いてモニターされる出力電圧ＶＯＵＴは、制御部１によるフィードバック制御に用いられる。ただし、モニター端子ＶＯＵＴＳを用いてモニターされる出力電圧ＶＯＵＴの用途はフィードバック制御に限定されない。例えば、モニター端子ＶＯＵＴＳを用いてモニターされる出力電圧ＶＯＵＴが所定範囲外である場合に、ＰチャネルＭＯＳＦＥＴ２及びＮチャネルＭＯＳＦＥＴ３のスイッチング動作を停止させて、半導体集積回路装置１００を保護するようにしてもよい。
なお、本実施形態とは異なり、出力電圧ＶＯＵＴを分圧する分圧部を設けて、出力電圧ＶＯＵＴの分圧を制御部１に供給する構成にしてもよい。上記の分圧部は、半導体集積回路装置１００に内蔵してもよく、半導体集積回路装置１００に外付けされてもよい。
制御部１は、出力電圧ＶＯＵＴに基づきＰチャネルＭＯＳＦＥＴ２及びＮチャネルＭＯＳＦＥＴ３をスイッチング制御する。制御部１の制御方式は、特に限定されず、例えば、電圧モード制御方式、オン時間固定方式、オフ時間固定方式、ヒステリシス・ウィンドウ方式等を採用することができる。なお、本実施形態とは異なり、インダクタＬ１を流れる電流を検出する電流検出部を設けて、制御部１の制御方式を電流モード制御方式にしてもよい。上記の電流検出部は、半導体集積回路装置１００に内蔵してもよく、半導体集積回路装置１００に外付けされてもよい。
本実施形態では、半導体集積回路装置１００及びその外付け部品によって同期整流方式のスイッチング電源装置が構成されているが、ダイオード整流方式のスイッチング電源装置に変更してもよい。ダイオード整流方式のスイッチング電源装置に変更する場合には、ＮチャネルＭＯＳＦＥＴ３をダイオードに置換すればよい。また、本実施形態とは異なり、ＰチャネルＭＯＳＦＥＴ２及びＮチャネルＭＯＳＦＥＴ３を半導体集積回路装置１００の外付け部品にしてもよい。また、ＰチャネルＭＯＳＦＥＴ２の代わりにＮチャネルＭＯＳＦＥＴを用い、当該ＮチャネルＭＯＳＦＥＴを駆動するためのブートストラップ回路を設けてもよい。また、ＭＯＳＦＥＴの代わりにバイポーラトランジスタを用いてもよい。
本実施形態では、半導体集積回路装置１００及びその外付け部品によって降圧型のスイッチング電源装置が構成されているが、昇圧型のスイッチング電源装置や昇降圧型のスイッチング電源装置に変更してもよい。また、本実施形態では、半導体集積回路装置１００及びその外付け部品によってスイッチング電源装置が構成されているが、リニア電源装置に変更してもよい。リニア電源装置は、出力トランジスタと、当該リニア電源装置の出力電圧に基づき出力トランジスタを制御する制御部と、を備える。リニア電源装置では、出力トランジスタ及び制御部の両方を半導体集積回路装置に内蔵してもよく、制御部を半導体集積回路装置に内蔵し出力トランジスタを半導体集積回路装置に外付けしてもよい。
電圧源ＶＳ１は電圧ＶＤＤを端子ＡＶＩＮに供給する。電圧源ＶＳ１のグランド端及び端子ＡＧＮＤにグランド電位が印加される。
内部電源部４は、端子ＡＶＩＮに印加される電圧ＶＤＤを用いて内部電源電圧ＶＲＥＧを生成する。内部電源電圧ＶＲＥＧは、例えば、制御部１の電源電圧、テスト部５の電源電圧、及び判定部６の電源電圧として用いられる。
テスト部５は、スイッチング電源装置の起動前にテスト信号ＴＳ１をモニター端子ＶＯＵＴＳに出力する。
テスト信号ＴＳ１は、テスト部５からモニター端子ＶＯＵＴＳに電荷を供給する形式の信号である。したがって、図１Ｂに示すようにモニター端子ＯＵＴＳがオープンである場合、テスト部５からモニター端子ＶＯＵＴＳへのテスト信号ＴＳ１の出力がモニター端子ＶＯＵＴＳの電圧を上昇させる。一方、モニター端子ＶＯＵＴＳがオープン状態でない場合、テスト部５からモニター端子ＶＯＵＴＳに供給される電荷は、さらにモニター端子ＶＯＵＴＳから出力コンデンサＣ１に供給され、出力コンデンサＣ１が充電されるので、モニター端子ＶＯＵＴＳの電圧の上昇は出力コンデンサＣ１によって抑制される。
つまり、スイッチング電源装置の起動前にテスト信号ＴＳ１をモニター端子ＶＯＵＴＳに出力した場合、モニター端子ＯＵＴＳがオープンであるか否かによってモニター端子ＶＯＵＴＳの電圧値が異なっている。
ここで、テスト部５の構成例を図２～図４に示す。
図２に示す構成例のテスト部５は、電流源５１を備える。電流源５１の一端には内部電源電圧ＶＲＥＧが印加され、電流源５１の他端はモニター端子ＶＯＵＴＳ（図２において不図示）に接続される。電流源５１はＢＩＳＴ期間のみオン状態になりテスト信号ＴＳ１（電流源５１の出力電流）をモニター端子ＶＯＵＴＳに出力する。つまり、図２に示す構成例のテスト部５は、スイッチング電源装置の起動後にテスト信号ＴＳ１を出力しない。これにより、テスト信号ＴＳ１がスイッチング電源装置の起動後の動作に悪影響を及ぼすおそれがない。
図３に示す構成例のテスト部５は、スイッチ５２及び抵抗５３を備える。スイッチ５２の一端には内部電源電圧ＶＲＥＧが印加され、スイッチ５２の他端は抵抗５３を介してモニター端子ＶＯＵＴＳ（図３において不図示）に接続される。スイッチ５２はＢＩＳＴ期間のみオンになる。スイッチ５２がオンになると、抵抗５３は、テスト信号ＴＳ１（抵抗５３の両端電位差に応じた電流）をモニター端子ＶＯＵＴＳに出力する。つまり、図３に示す構成例のテスト部５も図２に示す構成例のテスト部５と同様にスイッチング電源装置の起動後にテスト信号ＴＳ１を出力しない。
図４に示す構成例のテスト部５は、バッファアンプ５４及び抵抗５５を備える。バッファアンプ５４の電源端子には内部電源電圧ＶＲＥＧが印加され、バッファアンプ５４のグランド端子にはグランド電圧が印加される。バッファアンプ５４の入力端子にはＢＩＳＴ期間のみＨＩｇｈレベルの電圧が印加され、バッファアンプ５４の出力端子からはＢＩＳＴ期間のみＨＩｇｈレベルの電圧が印加される。バッファアンプ５４の出力端子は抵抗５５を介してモニター端子ＶＯＵＴＳ（図４において不図示）に接続される。バッファアンプ５４の入力端子にＨＩｇｈレベルの電圧が印加されると、抵抗５５は、テスト信号ＴＳ１（抵抗５５の両端電位差に応じた電流）をモニター端子ＶＯＵＴＳに出力する。つまり、図４に示す構成例のテスト部５も図２に示す構成例のテスト部５及び図３に示す構成例のテスト部５と同様にスイッチング電源装置の起動後にテスト信号ＴＳ１を出力しない。
上述したＢＩＳＴ期間の開始タイミングは、例えば、半導体集積回路装置１００の外部からイネーブル端子ＥＮに供給されるイネーブル信号ＥＮ１がＬｏｗレベルからＨｉｇｈレベルに切り替わるタイミングにすればよい。また、上述したＢＩＳＴ期間の終了タイミングは、例えば、ＢＩＳＴ期間の開始タイミングからカウント動作を開始するカウンタ（不図示）を半導体集積回路装置１００の内部に設け、当該カウンタがＢＩＳＴ期間の開始タイミングから一定時間が経過したことを検知したタイミングにすればよい。
判定部６は、テスト部５がテスト信号ＴＳ１をモニター端子ＶＯＵＴＳに出力しているときのモニター端子ＶＯＵＴＳの電圧に基づき、モニター端子ＶＯＵＴＳがオープン状態であるか否かを判定し、判定結果を示す信号ＤＥＴ１を出力する。例えば、判定部６は、テスト部５がテスト信号ＴＳ１をモニター端子ＶＯＵＴＳに出力しているときのモニター端子ＶＯＵＴＳの電圧が閾値以上であれば、モニター端子ＶＯＵＴＳがオープン状態であると判定し、閾値未満であれば、モニター端子ＶＯＵＴＳがオープン状態でないと判定すればよい。
判定部６の判定結果を示す信号ＤＥＴ１は例えば制御部１に供給される。モニター端子ＶＯＵＴＳがオープン状態であると判定部６によって判定された場合、制御部１はＰチャネルＭＯＳＦＥＴ２及びＮチャネルＭＯＳＦＥＴ３のスイッチング制御を行わないようにする。これにより、モニター端子ＶＯＵＴＳがオープン状態であると判定部６によって判定された場合、スイッチング電源装置が起動しないようにすることができる。
ここで、判定部６の構成例を図５～図７に示す。
図５に示す構成例の判定部６は、コンパレータ６１及び基準電圧源６２を備える。コンパレータ６１の非反転入力端子はモニター端子ＶＯＵＴＳ（図５において不図示）に接続される。コンパレータ６１の反転入力端子には基準電圧源６２から出力される基準電圧が印加される。基準電圧源６２から出力される基準電圧の値は、上述した閾値と同一である。図５に示す構成例の判定部６では、モニター端子ＶＯＵＴＳがオープン状態であると判定された場合、判定結果を示すコンパレータ６１の出力信号ＤＥＴ１はＨｉｇｈレベルの信号になり、モニター端子ＶＯＵＴＳがオープン状態でないと判定された場合、判定結果を示すコンパレータ６１の出力信号ＤＥＴ１はＬｏｗレベルの信号になる。
したがって、モニター端子ＶＯＵＴＳがオープン状態である場合のタイムチャートは図８に示すようになり、モニター端子ＶＯＵＴＳがオープン状態でない場合のタイムチャートは図９に示すようになる。後述する図６に示す構成例の判定部６及び図７に示す構成例の判定部６を用いる場合も同様のタイムチャートになる。
図６に示す構成例の判定部６は、Ａ／Ｄコンバータ６３及び検出部６４を備える。Ａ／Ｄコンバータ６３は、モニター端子ＶＯＵＴＳに印加されている電圧をＡ／Ｄ変換してデジタル電圧を生成し、その生成したデジタル電圧を検出部６４に出力する。検出部６４が、Ａ／Ｄコンバータ６３から出力されるデジタル電圧が予め設定している閾値より小さいときにモニター端子ＶＯＵＴＳがオープン状態であることを検出する。図６に示す構成例の判定部６では、検出部６４の検出結果を示す信号が判定部６自身の判定結果を示す信号ＤＥＴ１になる。
図７に示す構成例の判定部６は、プログラマブルコンパレータ６５を備える。プログラマブルコンパレータ６５の入力端子はモニター端子ＶＯＵＴＳ（図７において不図示）に接続される。プログラマブルコンパレータ６５は、モニター端子ＶＯＵＴＳの電圧が閾値以上であればＨｉｇｈレベルの信号を出力し、閾値未満であれば、Ｌｏｗｈレベルの信号を出力する。プログラマブルコンパレータ６５は、デジタルデータを用いた設定の書き換えによって、上述した閾値を変更することができる。図７に示す構成例の判定部６では、モニター端子ＶＯＵＴＳがオープン状態であると判定された場合、判定結果を示すプログラマブルコンパレータ６５の出力信号はＨｉｇｈレベルの信号になり、モニター端子ＶＯＵＴＳがオープン状態でないと判定された場合、判定結果を示すプログラマブルコンパレータ６５の出力信号ＤＥＴ１はＬｏｗレベルの信号になる。
＜２．変形例に係る半導体集積回路装置＞
図１０は、変形例に係る半導体集積回路装置１０１（以下、「半導体集積回路装置１０１」と略す）の構成を示す図である。
半導体集積回路装置１０１は、放電部７を備える点で半導体集積回路装置１００と相違する。図１０に示す構成例では、放電部７はスイッチを備える構成である。当該スイッチがオン状態になることで、放電部７は出力コンデンサＣ１を放電させる。
例えば、イネーブル信号ＥＮ１がＨｉｇｈレベルからＬｏｗレベルに切り替わると、放電部７は、イネーブル信号ＥＮ１がＨｉｇｈレベルからＬｏｗレベルに切り替わったタイミングから出力コンデンサＣ１の放電状態が所定範囲内になるまでの間、出力コンデンサＣ１を放電させる。つまり、半導体集積回路装置１０１は、イネーブル信号ＥＮ１をＨｉｇｈレベルからＬｏｗレベルに切り替えてシャットダウンした直後に再びイネーブル信号ＥＮ１をＬｏｗレベルからＨｉｇｈレベルに切り替えて再起動させようとしても、出力コンデンサＣ１の放電状態が所定範囲内になるまでは（出力電圧ＶＯＵＴが所定値以下になるまでは）、再起動しない構成である。これにより、ＢＩＳＴ期間における判定部６の判定結果の精度を向上させることができる。
なお、判定部６は、出力コンデンサＣ１の放電状態が所定範囲内であるか否かも判定することが望ましい。これにより、出力コンデンサＣ１の放電状態が所定範囲内であるか否かも判定する手段を判定部６とは別に設ける必要がなくなるので、半導体集積回路装置１０１の小型化及び低コスト化を図ることができる。
＜３．用途＞
次に、先に説明した半導体集積回路装置１００及び１０１の用途例について説明する。図１１は、車両の外観図である。車両Ｙ１は、半導体集積回路装置１００及び１０１のいずれかである半導体集積回路装置Ｘ１と、半導体集積回路装置Ｘ１の外付け部品群Ｘ２と、バッテリＸ３と、を搭載している。
バッテリＸ３は半導体集積回路装置Ｘ１に入力電圧ＶＩＮを供給する。半導体集積回路装置Ｘ１及び部品群Ｘ２によって入力電圧ＶＩＮが出力電圧ＶＯＵＴに変換される。出力電圧ＶＯＵＴは例えば車両Ｙ１に搭載されている周辺監視用カメラの撮影画像を処理する画像処理回路の電源電圧として利用される。
＜４．その他＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
例えば、図１０に示す半導体集積回路装置１０１は放電部７を設ける構成であるが、放電部７を設ける代わりに、制御部１による制御によってＮチャネルＭＯＳＦＥＴ３を、出力コンデンサＣ１を放電させる放電部として機能させてもよい。
上述した実施形態では半導体集積回路装置の用途例として車両に搭載される半導体集積回路装置について説明したが、本発明はこれに限定されない。本発明に係る半導体集積回路装置は、あらゆる分野（家電分野、自動車分野、産業機械分野など）で利用することが可能である。
このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
１ 制御部
２ ＰチャネルＭＯＳＦＥＴ
３ ＮチャネルＭＯＳＦＥＴ
５ テスト部
６ 判定部
７ 放電部
１００、１０１、１０２、Ｘ１ 半導体集積回路装置
ＯＵＴＳ モニター端子
Ｙ１ 車両

Claims (5)

  1. 電源装置のスイッチング素子又は出力トランジスタを制御する制御部と、
    前記電源装置の出力電圧をモニターするためのモニター端子と、
    前記電源装置の起動前にテスト信号を前記モニター端子に出力するテスト部と、
    前記テスト部が前記テスト信号を前記モニター端子に出力しているときの前記モニター端子の電圧に基づき、前記モニター端子がオープン状態であるか否かを判定する判定部と、
    を備え、
    前記モニター端子がオープン状態である場合に、前記テスト部から前記モニター端子への前記テスト信号の出力が前記モニター端子の電圧を上昇させ、
    前記モニター端子がオープン状態でない場合に、前記テスト部から前記モニター端子への前記テスト信号の出力が前記モニター端子の電圧を上昇させることを前記電源装置の出力コンデンサが抑制する、半導体集積回路装置。
  2. 前記出力コンデンサを放電させる放電部を備える、請求項１に記載の半導体集積回路装置。
  3. 前記判定部は、前記出力コンデンサの放電状態が所定範囲内であるか否かも判定する、請求項２に記載の半導体集積回路装置。
  4. 前記テスト部は、前記電源装置の起動後に前記テスト信号を出力しない、請求項１～３のいずれか一項に記載の半導体集積回路装置。
  5. 請求項１～４のいずれか一項に記載の半導体集積回路装置を備える、車両。
JP2019228673A 2019-12-18 2019-12-18 半導体集積回路装置 Active JP7360317B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019228673A JP7360317B2 (ja) 2019-12-18 2019-12-18 半導体集積回路装置
US17/121,967 US11555847B2 (en) 2019-12-18 2020-12-15 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019228673A JP7360317B2 (ja) 2019-12-18 2019-12-18 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2021097541A JP2021097541A (ja) 2021-06-24
JP7360317B2 true JP7360317B2 (ja) 2023-10-12

Family

ID=76431821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019228673A Active JP7360317B2 (ja) 2019-12-18 2019-12-18 半導体集積回路装置

Country Status (2)

Country Link
US (1) US11555847B2 (ja)
JP (1) JP7360317B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109917307B (zh) * 2019-04-15 2021-02-02 苏州浪潮智能科技有限公司 一种避免uvlo测试中信号异常振荡的方法和装置
US11243264B2 (en) * 2020-04-22 2022-02-08 Renesas Electronics Corporation Abnormal power supply voltage detection device and method for detecting abnormal power supply voltage
US11874340B2 (en) 2022-05-31 2024-01-16 Nxp Usa, Inc. Open-circuit detector

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117873A (ja) 2003-10-10 2005-04-28 Nec Corp 昇圧ｄｃ−ｄｃコンバータを用いた電源装置および故障検出制御方法
JP2014121103A (ja) 2012-12-13 2014-06-30 Renesas Electronics Corp 半導体装置及びスイッチング電源装置
US20150362550A1 (en) 2014-06-11 2015-12-17 Allegro Microsystems, Llc Circuits and Techniques for Detecting an Open Pin Condition of an Integrated Circuit
JP2016181071A (ja) 2015-03-24 2016-10-13 日立オートモティブシステムズ株式会社 電源装置
JP2017107551A (ja) 2015-11-30 2017-06-15 ローム株式会社 電源レギュレータ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640982B2 (en) * 2014-11-05 2017-05-02 General Electric Company Over-voltage protection system and method
US10366987B2 (en) * 2015-07-31 2019-07-30 Texas Instruments Incorporated Methods and apparatus for compensation and current spreading correction in shared drain multi-channel load switch
US11349470B2 (en) * 2019-11-07 2022-05-31 GM Global Technology Operations LLC Gate driver and protection system for a solid-state switch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117873A (ja) 2003-10-10 2005-04-28 Nec Corp 昇圧ｄｃ−ｄｃコンバータを用いた電源装置および故障検出制御方法
JP2014121103A (ja) 2012-12-13 2014-06-30 Renesas Electronics Corp 半導体装置及びスイッチング電源装置
US20150362550A1 (en) 2014-06-11 2015-12-17 Allegro Microsystems, Llc Circuits and Techniques for Detecting an Open Pin Condition of an Integrated Circuit
JP2016181071A (ja) 2015-03-24 2016-10-13 日立オートモティブシステムズ株式会社 電源装置
JP2017107551A (ja) 2015-11-30 2017-06-15 ローム株式会社 電源レギュレータ

Also Published As

Publication number Publication date
US11555847B2 (en) 2023-01-17
US20210190858A1 (en) 2021-06-24
JP2021097541A (ja) 2021-06-24

Similar Documents

Publication Publication Date Title
JP7360317B2 (ja) 半導体集積回路装置
JP6486139B2 (ja) デッドタイム調整回路
US7843674B2 (en) Motor drive circuit
US7446507B2 (en) Overcurrent detection method and detection circuit
US7768339B2 (en) Voltage regulator
JP2023052044A (ja) スイッチ装置
US20100194364A1 (en) Switching Power-Supply Control Circuit
TWI545880B (zh) Ｄｃ／ｄｃ轉換器
CN110098597B (zh) 具备过电流保护功能的驱动电路
JP2010166110A (ja) 電圧検出回路
JP5601696B2 (ja) 電源装置
US8599521B2 (en) Switching regulator and operation control method
US20050127984A1 (en) Power supply circuit having a plurality of voltage conversion circuits
US10468981B2 (en) Switching power supply device
CN111630763A (zh) 升压型开关电源电路
JP2017077138A (ja) 半導体装置
JP2010136522A (ja) スイッチング電源回路
JP4140420B2 (ja) 半導体装置及びリセット信号送出方法
JP6852778B2 (ja) 負荷駆動回路
JP2021044645A (ja) 短絡検出回路
JP6753348B2 (ja) スイッチング素子の駆動回路
EP3217523B1 (en) Semiconductor device, charge pump circuit, semiconductor system, vehicle, and control method of semiconductor device
JP6590397B2 (ja) 電源監視システム
JP2019186880A (ja) 負荷駆動装置
JP6421707B2 (ja) 電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230929

R150 Certificate of patent or registration of utility model

Ref document number: 7360317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150