JP6431750B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6431750B2 JP6431750B2 JP2014233885A JP2014233885A JP6431750B2 JP 6431750 B2 JP6431750 B2 JP 6431750B2 JP 2014233885 A JP2014233885 A JP 2014233885A JP 2014233885 A JP2014233885 A JP 2014233885A JP 6431750 B2 JP6431750 B2 JP 6431750B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy pattern
- insulating layer
- resistor
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置及び半導体装置の製造方法に関する。
抵抗値の周波数依存性と抵抗温度係数とが小さく、実装・使用時の熱に対しても安定な抵抗体として、金属からなる抵抗体（以下、「金属抵抗体」ともいう。）が知られている。そして、この金属抵抗体を備えた半導体装置には、例えば特許文献１に記載されたものがある。特許文献１には、金属抵抗体の下面に形成された下面酸化防止絶縁膜と、金属抵抗体の上面に形成された上面酸化防止絶縁膜と、金属抵抗体の側面近傍にのみ形成された側面酸化防止絶縁膜とを有する半導体装置が記載されている。また、この特許文献１には、上記半導体装置の製造方法も記載されている。
特許文献１に記載された製造方法に基づいて形成した半導体装置は、金属抵抗体の端子間に印加した電圧を変化させた際にその抵抗値が変動する、いわゆる抵抗値変動が生じ、且つその幅（つまり、変動幅）が大きいことを本願の発明者（以下、単に「発明者」ともいう。）らは見出した。抵抗値変動が生じ、且つその変動幅が大きいと、金属抵抗体の抵抗値が予め設定した許容範囲から外れてしまい、半導体装置が予定した機能を発揮し得ない場合がある。なお、上述の抵抗値変動は、非金属からなる抵抗体（以下、「非金属抵抗体」ともいう。）でも生じ得る。このため、非金属抵抗体を備えた半導体装置でも、抵抗値変動が生じ、且つその変動幅が大きい場合には、予定した機能を発揮し得ない場合がある。
本発明は、このような事情に鑑みてなされたものであって、金属又は非金属からなる抵抗体の端子間に印加した電圧を変化させた際に生じる抵抗値変動を抑制することができる半導体装置及びその製造方法を提供することを目的とする。
本発明の一態様に係る半導体装置は、基板と、前記基板の上方に形成され、絶縁層で囲まれた抵抗素子と、前記基板と前記抵抗素子との間に形成され、素子として使用しない第１のダミーパターン及び前記抵抗素子の上方に形成され、素子として使用しない第２のダミーパターンと、前記第１のダミーパターン及び前記第２のダミーパターンの少なくとも一方と、前記基板とを接続する接続部と、を備え、前記抵抗素子は、前記抵抗素子側から前記基板側に向かって見た場合に前記第１のダミーパターン及び前記第２のダミーパターンの少なくとも一方と重なる部分を有しており、前記第１のダミーパターン、前記第２のダミーパターン及び前記接続部の熱伝導率はそれぞれ、前記絶縁層の熱伝導率より高いことを特徴とする。
本発明によれば、金属又は非金属からなる抵抗体の端子間に印加した電圧を変化させた際に生じる抵抗値変動を抑制することができる。
以下の詳細な説明では、本発明の実施形態の完全な理解を提供するように多くの特定の細部について記載される。しかしながら、かかる特定の細部がなくても１つ以上の実施形態が実施できることは明らかであろう。他にも、図面を簡潔にするために、周知の構造及び装置が略図で示されている。
［第１実施形態］
以下、本発明の第１実施形態に係る半導体装置の構造及びその製造方法について、図１から図５を参照しつつ説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
［第１実施形態］
以下、本発明の第１実施形態に係る半導体装置の構造及びその製造方法について、図１から図５を参照しつつ説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
＜半導体装置１０の全体構造＞
図１は、第１実施形態に係る半導体装置１０の構造を模式的に示した斜視図である。図１に示すように、半導体装置１０は、主な構成部材として、基板１と、絶縁層２と、プラグ３と、ダミーパターン４と、抵抗体５と、電圧印加端子６、７とを備えている。より詳しくは、半導体装置１０は、基板１と、基板１の上方に形成された抵抗体５と、抵抗体５の上方に形成された上部ダミーパターン４３と、基板１と抵抗体５との間に形成された中間ダミーパターン４２と、中間ダミーパターン４２と基板１との間に形成された下部ダミーパターン４１と、を備えている。そして、上部、中間、下部の各ダミーパターン４３、４２、４１の各熱伝導率は、抵抗体５を囲む絶縁層２の熱伝導率より高い。また、上部、中間、下部の各ダミーパターン４３、４２、４１は、絶縁層２の熱伝導率より高い熱伝導率を有するプラグ３を介して基板１に接続されている。以下、この半導体装置１０を構成する各部材の詳細について説明する。
図１は、第１実施形態に係る半導体装置１０の構造を模式的に示した斜視図である。図１に示すように、半導体装置１０は、主な構成部材として、基板１と、絶縁層２と、プラグ３と、ダミーパターン４と、抵抗体５と、電圧印加端子６、７とを備えている。より詳しくは、半導体装置１０は、基板１と、基板１の上方に形成された抵抗体５と、抵抗体５の上方に形成された上部ダミーパターン４３と、基板１と抵抗体５との間に形成された中間ダミーパターン４２と、中間ダミーパターン４２と基板１との間に形成された下部ダミーパターン４１と、を備えている。そして、上部、中間、下部の各ダミーパターン４３、４２、４１の各熱伝導率は、抵抗体５を囲む絶縁層２の熱伝導率より高い。また、上部、中間、下部の各ダミーパターン４３、４２、４１は、絶縁層２の熱伝導率より高い熱伝導率を有するプラグ３を介して基板１に接続されている。以下、この半導体装置１０を構成する各部材の詳細について説明する。
（基板１）
基板１は、半導体基板であって、例えば、シリコン（Ｓｉ）基板である。より詳しくは、基板１は、例えば、Ｐ型不純物もしくはＮ型不純物が５×１０１４個／ｃｍ３〜約１×１０１６個／ｃｍ３の濃度で導入された単結晶のＳｉ基板であり、Ｓｉ基板表面の面方位は（１１１）である。なお、不純物濃度が低いほど、基板１の熱伝導率が高くなり好ましい。
基板１は、半導体基板であって、例えば、シリコン（Ｓｉ）基板である。より詳しくは、基板１は、例えば、Ｐ型不純物もしくはＮ型不純物が５×１０１４個／ｃｍ３〜約１×１０１６個／ｃｍ３の濃度で導入された単結晶のＳｉ基板であり、Ｓｉ基板表面の面方位は（１１１）である。なお、不純物濃度が低いほど、基板１の熱伝導率が高くなり好ましい。
（抵抗体５）
基板１の上方には、Ｙ軸方向に沿って延びる抵抗体５が形成されている。ここで、「Ｙ軸方向」とは、抵抗体５に電圧を印加した際に電流が流れる方向を指す。また、後述する「Ｘ軸方向」とは、Ｙ軸方向と直交する方向であって、基板１の表面に水平な方向を指す。また、「Ｚ軸方向」とは、Ｙ軸方向と直交する方向であって、基板１の表面に垂直な方向を指す。
基板１の上方には、Ｙ軸方向に沿って延びる抵抗体５が形成されている。ここで、「Ｙ軸方向」とは、抵抗体５に電圧を印加した際に電流が流れる方向を指す。また、後述する「Ｘ軸方向」とは、Ｙ軸方向と直交する方向であって、基板１の表面に水平な方向を指す。また、「Ｚ軸方向」とは、Ｙ軸方向と直交する方向であって、基板１の表面に垂直な方向を指す。
抵抗体５は、その形状が直方体である。また、基板１とは反対側に位置する上面５ａと、基板１側に位置する下面５ｂとは、基板１の表面に対して略平行に配置されている。このため、抵抗体５の形状は、Ｚ軸方向から見た場合に四角形である。
抵抗体５は、金属で形成された抵抗素子であって、例えば、窒化タンタル（ＴａＮ）で形成された抵抗素子である。
抵抗体５は、金属で形成された抵抗素子であって、例えば、窒化タンタル（ＴａＮ）で形成された抵抗素子である。
（電圧印加端子６、７）
抵抗体５の上面５ａの両端部には、抵抗体５に電圧を印加するための端子である電圧印加端子６、７が対向して形成されている。この電圧印加端子６、７は、抵抗体５の上面５ａからＺ軸方向に向かって延びており、その形状は互いに直方体である。また、電圧印加端子６、７のサイズは略同じである。
電圧印加端子６、７は、金属で形成された端子であって、例えば、タングステン（Ｗ）やアルミニウム（Ａｌ）で形成された端子である。
抵抗体５の上面５ａの両端部には、抵抗体５に電圧を印加するための端子である電圧印加端子６、７が対向して形成されている。この電圧印加端子６、７は、抵抗体５の上面５ａからＺ軸方向に向かって延びており、その形状は互いに直方体である。また、電圧印加端子６、７のサイズは略同じである。
電圧印加端子６、７は、金属で形成された端子であって、例えば、タングステン（Ｗ）やアルミニウム（Ａｌ）で形成された端子である。
（上部ダミーパターン４３）
ダミーパターン４は、後述する上部、中間、下部の各ダミーパターン４３、４２、４１で構成されている。以下、各ダミーパターンについて詳しく説明する。
抵抗体５の上方には、Ｘ軸方向に延びる上部ダミーパターン４３が形成されている。この上部ダミーパターン４３は、その形状が直方体である。また、基板１とは反対側に位置する上面４３ａと、基板１側に位置する下面４３ｂとは、基板１の表面に対して略平行に配置されている。このため、上部ダミーパターン４３の形状は、Ｚ軸方向から見た場合に四角形である。また、上部ダミーパターン４３は、Ｚ軸方向から見た場合に電圧印加端子６、７の間に配置されており、且つ抵抗体５の中央部分と重なっている。換言すると、平面視で、抵抗体５の中央部分は上部ダミーパターン４３で覆われている。
ダミーパターン４は、後述する上部、中間、下部の各ダミーパターン４３、４２、４１で構成されている。以下、各ダミーパターンについて詳しく説明する。
抵抗体５の上方には、Ｘ軸方向に延びる上部ダミーパターン４３が形成されている。この上部ダミーパターン４３は、その形状が直方体である。また、基板１とは反対側に位置する上面４３ａと、基板１側に位置する下面４３ｂとは、基板１の表面に対して略平行に配置されている。このため、上部ダミーパターン４３の形状は、Ｚ軸方向から見た場合に四角形である。また、上部ダミーパターン４３は、Ｚ軸方向から見た場合に電圧印加端子６、７の間に配置されており、且つ抵抗体５の中央部分と重なっている。換言すると、平面視で、抵抗体５の中央部分は上部ダミーパターン４３で覆われている。
上部ダミーパターン４３は、金属で形成されたダミーパターンであって、例えば、ＷやＡｌで形成されたダミーパターンである。ここで、「ダミーパターン」とは、例えば、抵抗体や配線といった素子として使用されないものを意味する。
なお、上部ダミーパターン４３と抵抗体５とは絶縁されており、上部ダミーパターン４３と抵抗体５との間には、後述する絶縁層２が形成されている。また、上部ダミーパターン４３の厚みは、抵抗体５の厚みより厚い。
なお、上部ダミーパターン４３と抵抗体５とは絶縁されており、上部ダミーパターン４３と抵抗体５との間には、後述する絶縁層２が形成されている。また、上部ダミーパターン４３の厚みは、抵抗体５の厚みより厚い。
（中間ダミーパターン４２）
基板１と、抵抗体５の下面５ｂとの間には、Ｘ軸方向に延びる中間ダミーパターン４２が形成されている。この中間ダミーパターン４２は、その形状が直方体である。また、基板１とは反対側に位置する上面４２ａと、基板１側に位置する下面４２ｂとは、基板１の表面に対してそれぞれ平行に配置されている。このため、中間ダミーパターン４２の形状は、Ｚ軸方向から見た場合に四角形である。また、中間ダミーパターン４２は、Ｚ軸方向から見た場合に抵抗体５の中央部分と重なっている。また、中間ダミーパターン４２の平面形状は、上部ダミーパターン４３の平面形状と略同じであり、中間ダミーパターン４２は、Ｚ軸方向から見た場合に上部ダミーパターン４３と重なっている。
基板１と、抵抗体５の下面５ｂとの間には、Ｘ軸方向に延びる中間ダミーパターン４２が形成されている。この中間ダミーパターン４２は、その形状が直方体である。また、基板１とは反対側に位置する上面４２ａと、基板１側に位置する下面４２ｂとは、基板１の表面に対してそれぞれ平行に配置されている。このため、中間ダミーパターン４２の形状は、Ｚ軸方向から見た場合に四角形である。また、中間ダミーパターン４２は、Ｚ軸方向から見た場合に抵抗体５の中央部分と重なっている。また、中間ダミーパターン４２の平面形状は、上部ダミーパターン４３の平面形状と略同じであり、中間ダミーパターン４２は、Ｚ軸方向から見た場合に上部ダミーパターン４３と重なっている。
中間ダミーパターン４２は、金属で形成されたダミーパターンであって、例えば、ＷやＡｌで形成されたダミーパターンである。より詳しくは、中間ダミーパターン４２は、例えば、上部ダミーパターン４３と同じ材料で形成されたダミーパターンである。
なお、中間ダミーパターン４２と抵抗体５とは絶縁されており、中間ダミーパターン４２と抵抗体５との間には、絶縁層２が形成されている。つまり、中間ダミーパターン４２と上部ダミーパターン４３とで挟まれた抵抗体５は、絶縁層２で覆われている。また、中間ダミーパターン４２の厚みは、抵抗体５の厚みより厚く、上部ダミーパターン４３の厚みより薄い。
なお、中間ダミーパターン４２と抵抗体５とは絶縁されており、中間ダミーパターン４２と抵抗体５との間には、絶縁層２が形成されている。つまり、中間ダミーパターン４２と上部ダミーパターン４３とで挟まれた抵抗体５は、絶縁層２で覆われている。また、中間ダミーパターン４２の厚みは、抵抗体５の厚みより厚く、上部ダミーパターン４３の厚みより薄い。
（下部ダミーパターン４１）
基板１と、中間ダミーパターン４２の下面４２ｂとの間には、Ｘ軸方向に延びる下部ダミーパターン４１が形成されている。この下部ダミーパターン４１は、その形状が直方体であり、中間ダミーパターン４２の形状と略同じである。また、下部ダミーパターン４１の基板１とは反対側に位置する上面４１ａと、下部ダミーパターン４１の基板１側に位置する下面４１ｂとは、基板１の表面に対してそれぞれ平行に配置されている。このため、下部ダミーパターン４１の形状は、Ｚ軸方向から見た場合に四角形である。また、下部ダミーパターン４１の平面形状は、上部、中間の各ダミーパターン４３、４２の平面形状と略同じであり、下部ダミーパターン４１は、Ｚ軸方向から見た場合に上部、中間の各ダミーパターン４３、４２と重なっている。
基板１と、中間ダミーパターン４２の下面４２ｂとの間には、Ｘ軸方向に延びる下部ダミーパターン４１が形成されている。この下部ダミーパターン４１は、その形状が直方体であり、中間ダミーパターン４２の形状と略同じである。また、下部ダミーパターン４１の基板１とは反対側に位置する上面４１ａと、下部ダミーパターン４１の基板１側に位置する下面４１ｂとは、基板１の表面に対してそれぞれ平行に配置されている。このため、下部ダミーパターン４１の形状は、Ｚ軸方向から見た場合に四角形である。また、下部ダミーパターン４１の平面形状は、上部、中間の各ダミーパターン４３、４２の平面形状と略同じであり、下部ダミーパターン４１は、Ｚ軸方向から見た場合に上部、中間の各ダミーパターン４３、４２と重なっている。
下部ダミーパターン４１は、金属で形成されたダミーパターンであって、例えば、ＷやＡｌで形成されたダミーパターンである。より詳しくは、下部ダミーパターン４１は、例えば、上部、中間の各ダミーパターン４３、４２と同じ材料で形成されたダミーパターンである。
なお、下部ダミーパターン４１と中間ダミーパターン４２とは絶縁されており、下部ダミーパターン４１と中間ダミーパターン４２との間には、絶縁層２が形成されている。さらに、下部ダミーパターン４１と基板１との間にも絶縁層２が形成されている。また、下部ダミーパターン４１の厚みは、抵抗体５の厚みより厚く、上部ダミーパターン４３の厚みより薄い。
なお、下部ダミーパターン４１と中間ダミーパターン４２とは絶縁されており、下部ダミーパターン４１と中間ダミーパターン４２との間には、絶縁層２が形成されている。さらに、下部ダミーパターン４１と基板１との間にも絶縁層２が形成されている。また、下部ダミーパターン４１の厚みは、抵抗体５の厚みより厚く、上部ダミーパターン４３の厚みより薄い。
（プラグ３）
プラグ３は、後述する上部、中間、下部の各プラグ３３、３２、３１で構成されている。以下、詳しく説明する。
上部ダミーパターン４３と中間ダミーパターン４２との間には、上部ダミーパターン４３の下面４３ｂと中間ダミーパターン４２の上面４２ａの各端部をそれぞれ接続する一対の上部プラグ３３が対向するように形成されている。また、中間ダミーパターン４２と下部ダミーパターン４１との間には、中間ダミーパターン４２の下面４２ｂと下部ダミーパターン４１の上面４１ａの各端部をそれぞれ接続する一対の中間プラグ３２が対向するように形成されている。さらに、下部ダミーパターン４１と基板１との間には、下部ダミーパターン４１の下面４１ｂの端部と基板１の表面とをそれぞれ接続する一対の下部プラグ３１が対向するように形成されている。つまり、上部、中間、下部の各ダミーパターン４３、４２、４１は、プラグ３を介して基板１に接続されており、互いに熱接触している。
プラグ３は、後述する上部、中間、下部の各プラグ３３、３２、３１で構成されている。以下、詳しく説明する。
上部ダミーパターン４３と中間ダミーパターン４２との間には、上部ダミーパターン４３の下面４３ｂと中間ダミーパターン４２の上面４２ａの各端部をそれぞれ接続する一対の上部プラグ３３が対向するように形成されている。また、中間ダミーパターン４２と下部ダミーパターン４１との間には、中間ダミーパターン４２の下面４２ｂと下部ダミーパターン４１の上面４１ａの各端部をそれぞれ接続する一対の中間プラグ３２が対向するように形成されている。さらに、下部ダミーパターン４１と基板１との間には、下部ダミーパターン４１の下面４１ｂの端部と基板１の表面とをそれぞれ接続する一対の下部プラグ３１が対向するように形成されている。つまり、上部、中間、下部の各ダミーパターン４３、４２、４１は、プラグ３を介して基板１に接続されており、互いに熱接触している。
上部、中間、下部の各プラグ３３、３２、３１は、Ｚ軸方向に向かって延びており、その形状は互いに直方体である。また、上部、中間、下部の各プラグ３３、３２、３１は、同一軸上に形成されており、Ｚ軸方向から見た場合に互いに重なっている。
上部プラグ３３間には、抵抗体５が位置している。換言すると、抵抗体５は、上部ダミーパターン４３と中間ダミーパターン４２との間に位置しており、且つ上部プラグ３３間に位置している。さらに、抵抗体５は、上部ダミーパターン４３、中間ダミーパターン４２、上部プラグ３３のいずれとも絶縁されている。
上部プラグ３３間には、抵抗体５が位置している。換言すると、抵抗体５は、上部ダミーパターン４３と中間ダミーパターン４２との間に位置しており、且つ上部プラグ３３間に位置している。さらに、抵抗体５は、上部ダミーパターン４３、中間ダミーパターン４２、上部プラグ３３のいずれとも絶縁されている。
上部、中間、下部の各プラグ３３、３２、３１は、それぞれ金属で形成されたプラグであって、例えば、ＷやＡｌで形成されたプラグである。
なお、上部プラグ３３のＺ軸方向の長さは、中間プラグ３２と下部プラグ３１のＺ軸方向の長さと比較して長い。なお、中間プラグ３２と下部プラグ３１の形状は、略同じである。
なお、上部プラグ３３のＺ軸方向の長さは、中間プラグ３２と下部プラグ３１のＺ軸方向の長さと比較して長い。なお、中間プラグ３２と下部プラグ３１の形状は、略同じである。
（絶縁層２）
上部、中間、下部の各ダミーパターン４３、４２、４１、抵抗体５及びプラグ３の周囲には、それらを覆う絶縁層２が形成されている。換言すると、上部、中間、下部の各ダミーパターン４３、４２、４１、抵抗体５及びプラグ３のそれぞれは、絶縁層２によって覆われている。
上部、中間、下部の各ダミーパターン４３、４２、４１、抵抗体５及びプラグ３の周囲には、それらを覆う絶縁層２が形成されている。換言すると、上部、中間、下部の各ダミーパターン４３、４２、４１、抵抗体５及びプラグ３のそれぞれは、絶縁層２によって覆われている。
絶縁層２は、絶縁性の材料で形成された層（膜）であって、例えば、二酸化ケイ素（ＳｉＯ２）で形成された層である。また、絶縁層２の熱伝導率は、ダミーパターン４及びプラグ３の熱伝導率より低い。なお、熱伝導率の具体的な数値は、ＳｉＯ２が約１Ｗ／ｍ・ｋであり、Ｗが約１７３Ｗ／ｍ・ｋであり、Ａｌが約２３６Ｗ／ｍ・ｋであり、Ｓｉが約１６８Ｗ／ｍ・ｋである。
なお、絶縁層２は、後述するように、下部、中間、第１上部、第２上部の各絶縁層２１、２２、２３、２４を含んでいる。
なお、絶縁層２は、後述するように、下部、中間、第１上部、第２上部の各絶縁層２１、２２、２３、２４を含んでいる。
（抵抗体５の被覆率）
上述のように、本実施形態に係る抵抗体５は、Ｚ軸方向から見た場合に、上部ダミーパターン４３及び中間ダミーパターン４２と重なる部分を有している。この重なる部分が抵抗体５の上面５ａ及び下面５ｂに占める割合（つまり、抵抗体５の被覆率Ｃ）は、下記式（２）によって定義される。そして、この被覆率Ｃは、本実施形態に係る半導体装置１０において６０％以上が好ましく、８０％以上がより好ましい。
Ｃ＝（ＳＤ１＋ＳＤ２）／（ＳＲ１＋ＳＲ２）×１００ ・・・（２）
但し、
Ｃ：抵抗体５の被覆率（％）
ＳＤ１：Ｚ軸方向から見た場合に、上部ダミーパターン４３と抵抗体５の上面５ａとが重なる部分の面積
ＳＤ２：Ｚ軸方向から見た場合に、中間ダミーパターン４２と、抵抗体５の下面５ｂとが重なる部分の面積
ＳＲ１：抵抗体５の上面５ａの面積
ＳＲ２：抵抗体５の下面５ｂの面積
上述のように、本実施形態に係る抵抗体５は、Ｚ軸方向から見た場合に、上部ダミーパターン４３及び中間ダミーパターン４２と重なる部分を有している。この重なる部分が抵抗体５の上面５ａ及び下面５ｂに占める割合（つまり、抵抗体５の被覆率Ｃ）は、下記式（２）によって定義される。そして、この被覆率Ｃは、本実施形態に係る半導体装置１０において６０％以上が好ましく、８０％以上がより好ましい。
Ｃ＝（ＳＤ１＋ＳＤ２）／（ＳＲ１＋ＳＲ２）×１００ ・・・（２）
但し、
Ｃ：抵抗体５の被覆率（％）
ＳＤ１：Ｚ軸方向から見た場合に、上部ダミーパターン４３と抵抗体５の上面５ａとが重なる部分の面積
ＳＤ２：Ｚ軸方向から見た場合に、中間ダミーパターン４２と、抵抗体５の下面５ｂとが重なる部分の面積
ＳＲ１：抵抗体５の上面５ａの面積
ＳＲ２：抵抗体５の下面５ｂの面積
なお、本実施形態に係る半導体装置１０において、「上部ダミーパターン４３」は「第２のダミーパターン」に相当し、「中間ダミーパターン４２」は「第１のダミーパターン」に相当するものである。また、「抵抗体５」は「抵抗素子」に相当するものである。また、「抵抗体５の上面５ａ」は「抵抗素子における第２のダミーパターン側の面」に相当し、「抵抗体５の下面５ｂ」は「抵抗素子における第１のダミーパターン側の面」に相当するものである。また、「プラグ３」は「接続部」に相当するものである。
＜半導体装置１０の製造方法＞
以下、本実施形態に係る半導体装置１０の製造方法について、図２から図５を参照しつつ説明する。図２から図５は、本実施形態に係る半導体装置１０の製造方法を工程順に示した製造工程断面図である。なお、各図の左側には、図１に示したＡ−Ａ線における断面図を模式的に示しており、右側には、図１に示したＢ−Ｂ線における断面図を模式的に示している。
以下、本実施形態に係る半導体装置１０の製造方法について、図２から図５を参照しつつ説明する。図２から図５は、本実施形態に係る半導体装置１０の製造方法を工程順に示した製造工程断面図である。なお、各図の左側には、図１に示したＡ−Ａ線における断面図を模式的に示しており、右側には、図１に示したＢ−Ｂ線における断面図を模式的に示している。
まず、図２（ａ）及び図２（ｂ）に示すように、Ｓｉからなる基板１上にＳｉＯ２からなる下部絶縁層２１を形成する。この下部絶縁層２１は、例えば、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成することができる。
なお、図２（ａ）及び図２（ｂ）に示した下部絶縁層２１の表面は、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化されている。
なお、図２（ａ）及び図２（ｂ）に示した下部絶縁層２１の表面は、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化されている。
次に、下部絶縁層２１に、基板１の表面の一部を露出させる一対の貫通孔（図示せず）を形成する。この貫通孔は、例えば、下部絶縁層２１にドライエッチングを施して形成する。このドライエッチングは、下部絶縁層２１がＳｉＯ２で形成されている場合、例えば、ＣＦ（フッ化炭素）系ガスを用いて実施する。
その後、図２（ｃ）及び図２（ｄ）に示すように、露出させた基板１の表面に接続し、各貫通孔を埋める一対の下部プラグ３１を形成する。この下部プラグ３１は、例えば、ＷまたはＡｌの蒸着により形成することができる。
その後、図２（ｃ）及び図２（ｄ）に示すように、露出させた基板１の表面に接続し、各貫通孔を埋める一対の下部プラグ３１を形成する。この下部プラグ３１は、例えば、ＷまたはＡｌの蒸着により形成することができる。
次に、図２（ｅ）及び図２（ｆ）に示すように、下部絶縁層２１上に、各下部プラグ３１と接続する下部ダミーパターン４１を形成する。この下部ダミーパターン４１は、例えば、ＷまたはＡｌの蒸着により形成した金属膜をパターニングして形成することができる。
次に、図２（ｇ）及び図２（ｈ）に示すように、ＳｉＯ２からなる中間絶縁層２２を下部ダミーパターン４１を覆うように形成する。この中間絶縁層２２は、下部絶縁層２１と同様に、例えばＴＥＯＳを用いたＣＶＤ法により形成することができる。なお、本実施形態では、中間絶縁層２２の膜厚を下部絶縁層２１の膜厚より厚く形成しているが、この中間絶縁層２２の膜厚は適宜調節可能である。
次に、図２（ｇ）及び図２（ｈ）に示すように、ＳｉＯ２からなる中間絶縁層２２を下部ダミーパターン４１を覆うように形成する。この中間絶縁層２２は、下部絶縁層２１と同様に、例えばＴＥＯＳを用いたＣＶＤ法により形成することができる。なお、本実施形態では、中間絶縁層２２の膜厚を下部絶縁層２１の膜厚より厚く形成しているが、この中間絶縁層２２の膜厚は適宜調節可能である。
なお、図２（ｇ）及び図２（ｈ）に示した中間絶縁層２２の表面は、例えば、ＣＭＰにより平坦化されている。
次に、中間絶縁層２２に、下部ダミーパターン４１の両端部であって下部プラグ３１の上方に位置する表面を露出させる一対の貫通孔（図示せず）を形成する。この貫通孔は、例えば、中間絶縁層２２にドライエッチングを施して形成する。このドライエッチングは、中間絶縁層２２がＳｉＯ２で形成されている場合、例えば、ＣＦ系ガスを用いて実施する。
次に、中間絶縁層２２に、下部ダミーパターン４１の両端部であって下部プラグ３１の上方に位置する表面を露出させる一対の貫通孔（図示せず）を形成する。この貫通孔は、例えば、中間絶縁層２２にドライエッチングを施して形成する。このドライエッチングは、中間絶縁層２２がＳｉＯ２で形成されている場合、例えば、ＣＦ系ガスを用いて実施する。
その後、図３（ａ）及び図３（ｂ）に示すように、露出させた下部ダミーパターン４１の表面４１ａに接続し、各貫通孔を埋める一対の中間プラグ３２を形成する。この中間プラグ３２は、下部プラグ３１と同様に、例えば、ＷまたはＡｌの蒸着により形成することができる。
次に、図３（ｃ）及び図３（ｄ）に示すように、積層方向から見た場合に下部ダミーパターン４１と重なるように、各中間プラグ３２と接続する中間ダミーパターン４２を中間絶縁層２２上に形成する。この中間ダミーパターン４２は、下部ダミーパターン４１と同様に、例えば、ＷまたはＡｌの蒸着により形成した金属膜をパターニングして形成することができる。
次に、図３（ｃ）及び図３（ｄ）に示すように、積層方向から見た場合に下部ダミーパターン４１と重なるように、各中間プラグ３２と接続する中間ダミーパターン４２を中間絶縁層２２上に形成する。この中間ダミーパターン４２は、下部ダミーパターン４１と同様に、例えば、ＷまたはＡｌの蒸着により形成した金属膜をパターニングして形成することができる。
次に、図３（ｅ）及び図３（ｆ）に示すように、ＳｉＯ２からなる第１上部絶縁層２３を中間ダミーパターン４２を覆うように形成する。この第１上部絶縁層２３は、下部、中間の各絶縁層２１、２２と同様に、例えば、ＴＥＯＳを用いたＣＶＤ法により形成することができる。なお、本実施形態では、第１上部絶縁層２３の膜厚を中間絶縁層２２の膜厚と略同じとなるように形成しているが、この第１上部絶縁層２３の膜厚は適宜調節可能である。
なお、図３（ｅ）及び図３（ｆ）に示した第１上部絶縁層２３の表面は、下部、中間の各絶縁層２１、２２の表面と同様に、例えば、ＣＭＰにより平坦化されている。
次に、図４（ａ）及び図４（ｂ）に示すように、積層方向から見た場合に中間プラグ３２間であって中間ダミーパターン４２と重なるように、ＴａＮからなる抵抗体５を第１上部絶縁層２３上に形成する。この抵抗体５は、例えば、反応性スパッタリング法により形成したＴａＮ膜をパターニングして形成することができる。
次に、図４（ａ）及び図４（ｂ）に示すように、積層方向から見た場合に中間プラグ３２間であって中間ダミーパターン４２と重なるように、ＴａＮからなる抵抗体５を第１上部絶縁層２３上に形成する。この抵抗体５は、例えば、反応性スパッタリング法により形成したＴａＮ膜をパターニングして形成することができる。
次に、図４（ｃ）及び図４（ｄ）に示すように、ＳｉＯ２からなる第２上部絶縁層２４を抵抗体５を覆うように形成する。この第２上部絶縁層２４は、下部、中間、第１上部の各絶縁層２１、２２、２３と同様に、例えば、ＴＥＯＳを用いたＣＶＤ法により形成することができる。なお、本実施形態では、第２上部絶縁層２４の膜厚は、下部、中間、第１上部の各絶縁層２１、２２、２３の膜厚より薄くなるように形成しているが、この第２上部絶縁層２４の膜厚は適宜調節可能である。
なお、図４（ｃ）及び図４（ｄ）に示した第２上部絶縁層２４の表面は、下部、中間、第１上部の各絶縁層２１、２２、２３の表面と同様に、例えば、ＣＭＰにより平坦化されている。
次に、第１、第２の各上部絶縁層２３、２４に、中間ダミーパターン４２の両端部であって中間プラグ３２の上方に位置する表面を露出させる一対の貫通孔（図示せず）を一貫して形成する。この貫通孔は、例えば、第１、第２の各上部絶縁層２３、２４にドライエッチングを施して形成する。このドライエッチングは、第１、第２の各上部絶縁層２３、２４がＳｉＯ２で形成されている場合、例えば、ＣＦ系ガスを用いて実施することができる。
次に、第１、第２の各上部絶縁層２３、２４に、中間ダミーパターン４２の両端部であって中間プラグ３２の上方に位置する表面を露出させる一対の貫通孔（図示せず）を一貫して形成する。この貫通孔は、例えば、第１、第２の各上部絶縁層２３、２４にドライエッチングを施して形成する。このドライエッチングは、第１、第２の各上部絶縁層２３、２４がＳｉＯ２で形成されている場合、例えば、ＣＦ系ガスを用いて実施することができる。
その後、図５（ａ）及び図５（ｂ）に示すように、露出させた中間ダミーパターン４２の表面４２ａに接続し、各貫通孔を埋める一対の上部プラグ３３を形成する。この上部プラグ３３は、下部、中間の各プラグ３１、３２と同様に、例えば、ＷまたはＡｌの蒸着により形成することができる。
次に、第２上部絶縁層２４に、抵抗体５の両端部における表面の一部を露出させる一対の貫通孔を形成する。この貫通孔は、例えば、第２上部絶縁層２４にドライエッチングを施して形成する。このドライエッチングは、第２上部絶縁層２４がＳｉＯ２で形成されている場合、例えば、ＣＦ系ガスを用いて実施することができる。
次に、第２上部絶縁層２４に、抵抗体５の両端部における表面の一部を露出させる一対の貫通孔を形成する。この貫通孔は、例えば、第２上部絶縁層２４にドライエッチングを施して形成する。このドライエッチングは、第２上部絶縁層２４がＳｉＯ２で形成されている場合、例えば、ＣＦ系ガスを用いて実施することができる。
次に、図５（ｃ）及び図５（ｄ）に示すように、第２上部絶縁層２４上に、積層方向から見た場合に下部、中間の各ダミーパターン４１、４２と重なるように各上部プラグ３３と接続する上部ダミーパターン４３を形成するとともに、露出させた抵抗体５の表面５ａに接続し、各貫通孔を埋める一対の電圧印加端子６、７を一貫して形成する。この上部ダミーパターン４３及び電圧印加端子６、７は、例えば、ＷまたはＡｌの蒸着により形成した金属膜をパターニングしてそれぞれ形成することができる。
以上の工程を経て、本実施形態に係る半導体装置１０を製造する。
以上の工程を経て、本実施形態に係る半導体装置１０を製造する。
（実験結果）
本実施形態に係る半導体装置１０が奏する作用効果を検証するために、発明者らは、（１）抵抗値変動の印加電圧依存性、（２）端子間電圧依存性２次係数αの抵抗体被覆率依存性及び（３）端子間電圧依存性２次係数αの抵抗体幅依存性に関する実験を行った。以下、これらの実験結果について説明する。
本実施形態に係る半導体装置１０が奏する作用効果を検証するために、発明者らは、（１）抵抗値変動の印加電圧依存性、（２）端子間電圧依存性２次係数αの抵抗体被覆率依存性及び（３）端子間電圧依存性２次係数αの抵抗体幅依存性に関する実験を行った。以下、これらの実験結果について説明する。
（１）抵抗値変動の印加電圧依存性について
発明者らは、本実施形態に係る半導体装置１０に備わる抵抗体５に各電圧を印加し、その抵抗値変動を測定した。こうして得た各電圧に対する抵抗値変動から、抵抗値変動の印加電圧依存性に関する知見を得た。以下、この抵抗値変動の印加電圧依存性の実験結果について説明する。
発明者らは、本実施形態に係る半導体装置１０に備わる抵抗体５に各電圧を印加し、その抵抗値変動を測定した。こうして得た各電圧に対する抵抗値変動から、抵抗値変動の印加電圧依存性に関する知見を得た。以下、この抵抗値変動の印加電圧依存性の実験結果について説明する。
図６は、発明者らが行った抵抗値変動の印加電圧依存性についての実験結果を示す図である。図６において、縦軸は、規格化された抵抗値（つまり、抵抗値変動）を示しており、横軸は、抵抗体５の電圧印加端子６に印加した電圧を示している。この時、電圧印加端子７は０Ｖで固定されている。
図６に示した抵抗値変動の挙動から、抵抗値変動は、電圧印加端子６に印加した電圧（以下、単に「印加電圧」ともいう。）Ｖに対して、２次の依存性を有することがわかる。これは、抵抗体５の抵抗値は、印加電圧Ｖに対して「α×Ｖ２」で変動することを意味する。ここで、「α」は、端子間電圧依存性２次係数と呼ばれる係数であり、本実験に用いた半導体装置１０の端子間電圧依存性２次係数αは、−４７ｐｐｍ／Ｖ２であった。
なお、図６では測定した各データを「◇」で示しており、図６に示した実線は、測定した各データをフィッティングして得た曲線である。そして、上述の端子間電圧依存性２次係数αは、このフィッティングカーブ（実線）から算出したものである。
図６に示した抵抗値変動の挙動から、抵抗値変動は、電圧印加端子６に印加した電圧（以下、単に「印加電圧」ともいう。）Ｖに対して、２次の依存性を有することがわかる。これは、抵抗体５の抵抗値は、印加電圧Ｖに対して「α×Ｖ２」で変動することを意味する。ここで、「α」は、端子間電圧依存性２次係数と呼ばれる係数であり、本実験に用いた半導体装置１０の端子間電圧依存性２次係数αは、−４７ｐｐｍ／Ｖ２であった。
なお、図６では測定した各データを「◇」で示しており、図６に示した実線は、測定した各データをフィッティングして得た曲線である。そして、上述の端子間電圧依存性２次係数αは、このフィッティングカーブ（実線）から算出したものである。
（２）端子間電圧依存性２次係数αの抵抗体被覆率依存性について
発明者らは、抵抗体５の被覆率Ｃが異なる半導体装置を数種類作成し、各半導体装置における端子間電圧依存性２次係数αを測定した。こうして得た各被覆率Ｃに対する端子間電圧依存性２次係数αから、端子間電圧依存性２次係数αの抵抗体被覆率依存性に関する知見を得た。以下、この抵抗値変動の印加電圧依存性の実験結果について説明する。
発明者らは、抵抗体５の被覆率Ｃが異なる半導体装置を数種類作成し、各半導体装置における端子間電圧依存性２次係数αを測定した。こうして得た各被覆率Ｃに対する端子間電圧依存性２次係数αから、端子間電圧依存性２次係数αの抵抗体被覆率依存性に関する知見を得た。以下、この抵抗値変動の印加電圧依存性の実験結果について説明する。
図７は、発明者らが行った端子間電圧依存性２次係数αの抵抗体被覆率依存性についての実験結果を示す図である。図７において、縦軸は、端子間電圧依存性２次係数αを示しており、横軸は、抵抗体５の被覆率Ｃを示している。ここで、本実施形態に係る半導体装置１０についてのデータは「●」で示しており、後述する比較例に係る半導体装置２０（図８及び図９参照）についての各データは「○」で示している。また、図７に示した実線は、比較例に係る半導体装置２０における各データをフィッティングして得た曲線である。また、図７に示した破線は、本実施形態に係る半導体装置１０におけるデータを、上記実線を基にフィッティングして得た曲線である。
図７に示すように、端子間電圧依存性２次係数αは、抵抗体５の被覆率Ｃが増加するにつれ増加する傾向にある。より詳しくは、端子間電圧依存性２次係数αは、抵抗体５の被覆率Ｃが４９％以上ではその増加傾向が小さくなり、安定化する傾向にあり、抵抗体５の被覆率Ｃが６０％以上であると特に安定化する傾向にある。また、本実施形態に係る半導体装置１０の端子間電圧依存性２次係数αは、比較例に係る半導体装置２０の端子間電圧依存性２次係数αより大きい値（絶対値では小さい値）となっている。
以上の実験結果から、本実施形態に係る半導体装置１０では、抵抗体５の被覆率Ｃが４９％以上の場合、端子間電圧依存性２次係数αが−２５ｐｐｍ／Ｖ２以下となることがわかった。換言すると、端子間電圧依存性２次係数αを−２５ｐｐｍ／Ｖ２以下とするためには、抵抗体５の被覆率Ｃを４９％以上にすることが好ましいことがわかった。
抵抗体５の被覆率Ｃは高いほど好ましい。抵抗体５の被覆率Ｃは、例えば、６０％以上であることが好ましく、８０％以上であることがより好ましく、９５％以上であることが特に好ましい。
抵抗体５の被覆率Ｃは高いほど好ましい。抵抗体５の被覆率Ｃは、例えば、６０％以上であることが好ましく、８０％以上であることがより好ましく、９５％以上であることが特に好ましい。
また、この実験結果は、上部、中間、下部の各ダミーパターン４３、４２、４１と、基板１とをプラグ３を介して接続することで、端子間電圧依存性２次係数αは大きくなる（絶対値では小さくなる）ことを意味している。つまり、この端子間における印加電圧依存性の低減は、各ダミーパターン４３、４２、４１と、基板１とをプラグ３を介して接続することで、放熱効率が向上し、抵抗値変動が抑制されたことを意味している。
（比較例に係る半導体装置２０の構造）
以下、本実験に用いた比較例に係る半導体装置２０の構造と、その上部、中間の各ダミーパターン４３、４２の形状とについて、図８及び図９を参照しつつ説明する。
まず、比較例に係る半導体装置２０の基本構造について説明する。
図８は、本実験で用いた半導体装置の構造を模式的に示した斜視図であって、図８（ａ）は比較例に係る半導体装置２０の基本構造を示し、図８（ｂ）は本実施形態に係る半導体装置１０の構造を示している。この半導体装置２０の基本構造は、本実施形態に係る半導体装置１０の構造と比較して、上部プラグ３３、中間プラグ３２、下部ダミーパターン４１、下部プラグ３１を備えていない点で異なるが、それ以外の部分については同じである。このため、比較例に係る半導体装置２０は、上部ダミーパターン４３及び中間ダミーパターン４２のいずれも基板１に接続されていない。
以下、本実験に用いた比較例に係る半導体装置２０の構造と、その上部、中間の各ダミーパターン４３、４２の形状とについて、図８及び図９を参照しつつ説明する。
まず、比較例に係る半導体装置２０の基本構造について説明する。
図８は、本実験で用いた半導体装置の構造を模式的に示した斜視図であって、図８（ａ）は比較例に係る半導体装置２０の基本構造を示し、図８（ｂ）は本実施形態に係る半導体装置１０の構造を示している。この半導体装置２０の基本構造は、本実施形態に係る半導体装置１０の構造と比較して、上部プラグ３３、中間プラグ３２、下部ダミーパターン４１、下部プラグ３１を備えていない点で異なるが、それ以外の部分については同じである。このため、比較例に係る半導体装置２０は、上部ダミーパターン４３及び中間ダミーパターン４２のいずれも基板１に接続されていない。
次に、比較例に係る半導体装置２０に備わる上部、中間の各ダミーパターン４３、４２の形状について説明する。
図９は、本実験に用いた比較例に係る半導体装置２０に備わる上部、中間の各ダミーパターン４３、４２の形状を模式的に示した平面図である。
図９（ａ）は、所謂ラインアンドスペース（以下、単に「Ｌ＆Ｓ」とも表記する。）で形成した中間ダミーパターン４２の構造を模式的に示した図である。また、図９（ｂ）は、Ｌ＆Ｓで形成した上部ダミーパターン４３の構造を模式的に示した図である。また、図９（ｃ）は、平板状に形成した中間ダミーパターン４２の構造を模式的に示した図である。また、図９（ｄ）は、平板状に形成した上部ダミーパターン４３の構造を模式的に示した図である。
図９は、本実験に用いた比較例に係る半導体装置２０に備わる上部、中間の各ダミーパターン４３、４２の形状を模式的に示した平面図である。
図９（ａ）は、所謂ラインアンドスペース（以下、単に「Ｌ＆Ｓ」とも表記する。）で形成した中間ダミーパターン４２の構造を模式的に示した図である。また、図９（ｂ）は、Ｌ＆Ｓで形成した上部ダミーパターン４３の構造を模式的に示した図である。また、図９（ｃ）は、平板状に形成した中間ダミーパターン４２の構造を模式的に示した図である。また、図９（ｄ）は、平板状に形成した上部ダミーパターン４３の構造を模式的に示した図である。
本実験では、これらの上部ダミーパターン４３及び中間ダミーパターン４２を組み合わせて、抵抗体５の被覆率Ｃを調整した。こうして調整した抵抗体５の被覆率Ｃの具体例を表１に示す。なお、表１の「Ｍ２」は中間ダミーパターン４２を意味し、「Ｍ３」は上部ダミーパターン４３を意味し、「なし」はダミーパターン自体を備えていないことを意味している。なお、この被覆率Ｃは、上述の式（２）を用いて算出されたものである。
ここで、抵抗体５の被覆率Ｃについて、図９（ｃ）に示した形態を例に挙げて具体的に説明する。図９（ｃ）に示す形態では、抵抗体５の下面５ｂの全ては、平板状に形成された中間ダミーパターン４２で覆われており、抵抗体５の下面５ｂの被覆率は９８％となる。一方、抵抗体５の上面５ａの全ては上部ダミーパターン４３で覆われていないため、抵抗体５の上面５ａの被覆率は０％となる。このため、上述の式（２）に基づき決定される抵抗体５全体の被覆率Ｃは、４９％となる。
なお、厳密には、抵抗体５の側面の被覆率も考慮して、抵抗体５全体の被覆率Ｃを算出すべきである。しかしながら、抵抗体５の厚みは比較的薄いため、抵抗体５の側面の面積は抵抗体５の上面５ａ及び下面５ｂの面積に比べて極めて小さい。換言すると、抵抗体５の側面の被覆による影響は、抵抗体５の上面５ａ及び下面５ｂの被覆による影響に比べて極めて小さい。このため、本実験では、抵抗体５の被覆率Ｃを算出する際、抵抗体５の上面５ａ及び下面５ｂの被覆率のみを考慮した。
次に、表１に示した各被覆率と、それに対応する端子間電圧依存性２次係数αを表２に示す。これらの数値をプロットしたものが、図７となる。
（３）端子間電圧依存性２次係数αの抵抗体幅依存性について
発明者らは、抵抗体５の幅Ｗが異なる半導体装置を数種類作成し、各半導体装置の端子間電圧依存性２次係数αを測定した。こうして得た各抵抗体幅Ｗに対する端子間電圧依存性２次係数αから、端子間電圧依存性２次係数αの抵抗体幅依存性に関する知見を得た。以下、この端子間電圧依存性２次係数αの抵抗体幅依存性の実験結果について説明する。
発明者らは、抵抗体５の幅Ｗが異なる半導体装置を数種類作成し、各半導体装置の端子間電圧依存性２次係数αを測定した。こうして得た各抵抗体幅Ｗに対する端子間電圧依存性２次係数αから、端子間電圧依存性２次係数αの抵抗体幅依存性に関する知見を得た。以下、この端子間電圧依存性２次係数αの抵抗体幅依存性の実験結果について説明する。
まず、本実験で用いた半導体装置の構造について簡単に説明する。図１０は、本実験で用いた半導体装置の構造を模式的に示した斜視図であって、図１０（ａ）は比較例に係る半導体装置３０の構造を示し、図１０（ｂ）は本実施形態に係る半導体装置１０の構造を示している。図１０（ａ）に示すように、比較例に係る半導体装置３０は、抵抗体５と、一対の電圧印加端子６、７とで構成されている。なお、図１０（ｂ）には、構造の差異点が容易に理解できるように、本実施形態に係る半導体装置１０を示している。以下、便宜的に、比較例に係る半導体装置３０の構造を「構造Ａ」とし、本実施形態に係る半導体装置１０の構造を「構造Ｂ」とする。
本実験では、構造Ａの抵抗体５及び構造Ｂの抵抗体５の幅Ｗをそれぞれ、２μｍ、８μｍ、３２μｍとした場合の端子間電圧依存性２次係数αを測定した。こうして測定した端子間電圧依存性２次係数αを表３に示す。
表３に示すように、抵抗体５の各幅Ｗにおいて、構造Ａの端子間電圧依存性２次係数αは、構造Ｂの端子間電圧依存性２次係数αに比べて大きかった(絶対値では小さかった)。
この実験結果は、抵抗体５の幅Ｗを変化させた場合であっても、上部、中間、下部の各ダミーパターン４３、４２、４１と、基板１とをプラグ３を介して接続することで、端子間電圧依存性２次係数αが大きくなる（絶対値では小さくなる）ことを意味している。
この実験結果は、抵抗体５の幅Ｗを変化させた場合であっても、上部、中間、下部の各ダミーパターン４３、４２、４１と、基板１とをプラグ３を介して接続することで、端子間電圧依存性２次係数αが大きくなる（絶対値では小さくなる）ことを意味している。
（本実施形態の効果）
（１）本実施形態に係る半導体装置１０は、基板１と、抵抗体５と、上部ダミーパターン４３及び中間ダミーパターン４２と、上部ダミーパターン４３及び中間ダミーパターン４２と基板１とを接続するプラグ３と、を備えている。また、抵抗体５は、Ｚ軸方向から見た場合に上部ダミーパターン４３及び中間ダミーパターン４２と重なる部分を有しており、上部ダミーパターン４３、中間ダミーパターン４２及びプラグ３の各熱伝導率は、抵抗体５を囲む絶縁層２の熱伝導率より高くなっている。
（１）本実施形態に係る半導体装置１０は、基板１と、抵抗体５と、上部ダミーパターン４３及び中間ダミーパターン４２と、上部ダミーパターン４３及び中間ダミーパターン４２と基板１とを接続するプラグ３と、を備えている。また、抵抗体５は、Ｚ軸方向から見た場合に上部ダミーパターン４３及び中間ダミーパターン４２と重なる部分を有しており、上部ダミーパターン４３、中間ダミーパターン４２及びプラグ３の各熱伝導率は、抵抗体５を囲む絶縁層２の熱伝導率より高くなっている。
このため、半導体装置１０は、抵抗体５に電圧を印加することで発生し絶縁層２に蓄積された熱を、絶縁層２の熱伝導率よりも高い材料で形成された、上部ダミーパターン４３、中間ダミーパターン４２及びプラグ３を通じて基板１に逃がすことができる。つまり、電圧印加に起因して抵抗体５から放出された熱を効率よく、抵抗体５及び絶縁層２から基板１へ伝導（つまり、放熱）することができる。このため、抵抗体５自身及びその周辺の温度変化によって生じる抵抗体５の抵抗値変動を効果的に抑制することができる。
（２）また、本実施形態では、抵抗体５は、抵抗体５側から基板１側に向かって見た場合に上部ダミーパターン４３及び中間ダミーパターン４２のそれぞれと重なる部分を有しており、上記式（２）で定義される抵抗体５の被覆率Ｃを４９％以上にしている。
このため、抵抗体５に電圧を印加して発生した熱を、上部ダミーパターン４３、中間ダミーパターン４２及びプラグ３を通じで基板１に確実に逃がすことができる。このため、抵抗体５自身及びその周辺の温度変化によって生じる抵抗体５の抵抗値変動を確実に抑制することができる。
このため、抵抗体５に電圧を印加して発生した熱を、上部ダミーパターン４３、中間ダミーパターン４２及びプラグ３を通じで基板１に確実に逃がすことができる。このため、抵抗体５自身及びその周辺の温度変化によって生じる抵抗体５の抵抗値変動を確実に抑制することができる。
（３）また、本実施形態では、抵抗素子の被覆率Ｃを８０％以上にしている。
このため、抵抗体５に電圧を印加して発生した熱を、上部ダミーパターン４３、中間ダミーパターン４２及びプラグ３を通じで基板１により確実に逃がすことができる。このため、抵抗体５自身及びその周辺の温度変化によって生じる抵抗体５の抵抗値変動をより確実に抑制することができる。
このため、抵抗体５に電圧を印加して発生した熱を、上部ダミーパターン４３、中間ダミーパターン４２及びプラグ３を通じで基板１により確実に逃がすことができる。このため、抵抗体５自身及びその周辺の温度変化によって生じる抵抗体５の抵抗値変動をより確実に抑制することができる。
（４）また、本実施形態では、抵抗体５は窒化タンタルで形成されている。
このため、抵抗体５を実装・使用時の熱に対しても安定な抵抗体とすることができる。
（５）また、本実施形態では、上部ダミーパターン４３及び中間ダミーパターン４２と、プラグ３とを金属で形成している。
このため、ダミーパターン及びプラグの形成が容易となり、半導体装置の製造コストが高騰するのを抑制することができる。
このため、抵抗体５を実装・使用時の熱に対しても安定な抵抗体とすることができる。
（５）また、本実施形態では、上部ダミーパターン４３及び中間ダミーパターン４２と、プラグ３とを金属で形成している。
このため、ダミーパターン及びプラグの形成が容易となり、半導体装置の製造コストが高騰するのを抑制することができる。
（６）また、本実施形態では、上部ダミーパターン４３及び中間ダミーパターン４２と、プラグ３とは、タングステン又はアルミニウムで形成されており、絶縁層２はＳｉＯ２で形成されており、基板１はＳｉで形成されている。
このため、ダミーパターン及びプラグの形成がさらに容易となり、半導体装置の製造コストが高騰するのをさらに抑制することができる。
このため、ダミーパターン及びプラグの形成がさらに容易となり、半導体装置の製造コストが高騰するのをさらに抑制することができる。
・その他の実施形態
以下、第２から第４の各実施形態に係る半導体装置の構造を、図１１を参照しつつ説明する。図１１は、第２から第４の各実施形態に係る半導体装置の構造を模式的に示した斜視図である。より詳しくは、図１１（ａ）は、第２実施形態に係る半導体装置の構造を模式的に示した斜視図である。また、図１１（ｂ）は、第３実施形態に係る半導体装置の構造を模式的に示した斜視図である。また、図１１（ｃ）は、第４実施形態に係る半導体装置の構造を模式的に示した斜視図である。以下、各実施形態の詳細について説明する。
なお、第１実施形態に係る半導体装置１０と同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
［第２実施形態］
以下、第２から第４の各実施形態に係る半導体装置の構造を、図１１を参照しつつ説明する。図１１は、第２から第４の各実施形態に係る半導体装置の構造を模式的に示した斜視図である。より詳しくは、図１１（ａ）は、第２実施形態に係る半導体装置の構造を模式的に示した斜視図である。また、図１１（ｂ）は、第３実施形態に係る半導体装置の構造を模式的に示した斜視図である。また、図１１（ｃ）は、第４実施形態に係る半導体装置の構造を模式的に示した斜視図である。以下、各実施形態の詳細について説明する。
なお、第１実施形態に係る半導体装置１０と同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
［第２実施形態］
（構造）
図１１（ａ）に示すように、第２実施形態に係る半導体装置１１は、基板１と、基板１の上方に形成された抵抗体５と、抵抗体５の上方に形成された上部ダミーパターン４３と、基板１と抵抗体５との間に形成された下部ダミーパターン４１とを備えている。そして、上部、下部の各ダミーパターン４３、４１の各熱伝導率は、抵抗体５を囲む絶縁層（図示せず）の熱伝導率より高い。また、上部、下部の各ダミーパターン４３、４１は、上記絶縁層の熱伝導率より高い熱伝導率を有する上部、下部の各プラグ３３、３１を介して基板１に接続されている。また、抵抗体５は、一対の電圧印加端子６、７を備えている。
図１１（ａ）に示すように、第２実施形態に係る半導体装置１１は、基板１と、基板１の上方に形成された抵抗体５と、抵抗体５の上方に形成された上部ダミーパターン４３と、基板１と抵抗体５との間に形成された下部ダミーパターン４１とを備えている。そして、上部、下部の各ダミーパターン４３、４１の各熱伝導率は、抵抗体５を囲む絶縁層（図示せず）の熱伝導率より高い。また、上部、下部の各ダミーパターン４３、４１は、上記絶縁層の熱伝導率より高い熱伝導率を有する上部、下部の各プラグ３３、３１を介して基板１に接続されている。また、抵抗体５は、一対の電圧印加端子６、７を備えている。
（製造方法）
以下、第２実施形態に係る半導体装置１１の製造方法について、第１実施形態に係る半導体装置１０の製造方法を説明する際に用いた図を参照しつつ、簡単に説明する。
まず、基板１上に下部絶縁層２１を形成する。その後、下部絶縁層２１に基板１に接続する下部プラグ３１を形成する。
次に、下部絶縁層２１上に、下部プラグ３１に接続する下部ダミーパターン４１を形成する。その後、下部絶縁層２１上に、下部ダミーパターン４１を覆う第１上部絶縁層２３を形成する。
以下、第２実施形態に係る半導体装置１１の製造方法について、第１実施形態に係る半導体装置１０の製造方法を説明する際に用いた図を参照しつつ、簡単に説明する。
まず、基板１上に下部絶縁層２１を形成する。その後、下部絶縁層２１に基板１に接続する下部プラグ３１を形成する。
次に、下部絶縁層２１上に、下部プラグ３１に接続する下部ダミーパターン４１を形成する。その後、下部絶縁層２１上に、下部ダミーパターン４１を覆う第１上部絶縁層２３を形成する。
次に第１上部絶縁層２３上に、積層方向から見た場合に下部プラグ３１間であって下部ダミーパターン４１と少なくとも一部が重なるように抵抗体５を形成する。その後、第１上部絶縁層２３上に、抵抗体５を覆う第２上部絶縁層２４を形成する。
次に、第１、第２の各上部絶縁層２３、２４に、下部ダミーパターン４１に接続し、抵抗体５に接続しない上部プラグ３３を下部プラグ３１の上方に形成する。その後、第２上部絶縁層２４上に、上部プラグ３３に接続し、積層方向から見た場合に抵抗体５と少なくとも一部が重なるように上部ダミーパターン４３を形成するとともに、抵抗体５に接続する電圧印加端子６、７を形成する。
こうして、第２実施形態に係る半導体装置１１を製造する。
次に、第１、第２の各上部絶縁層２３、２４に、下部ダミーパターン４１に接続し、抵抗体５に接続しない上部プラグ３３を下部プラグ３１の上方に形成する。その後、第２上部絶縁層２４上に、上部プラグ３３に接続し、積層方向から見た場合に抵抗体５と少なくとも一部が重なるように上部ダミーパターン４３を形成するとともに、抵抗体５に接続する電圧印加端子６、７を形成する。
こうして、第２実施形態に係る半導体装置１１を製造する。
（効果）
第２実施形態に係る半導体装置１１であっても、第１実施形態に係る半導体装置１０と同様の作用効果を奏する。また、第２実施形態に係る半導体装置１１であれば、中間ダミーパターン４２及び中間プラグ３２を設ける必要がないので、製造工程数を少なくすることができる。よって、タクトタイムを短縮することができる。また、半導体装置の低背化を実現することができる。
第２実施形態に係る半導体装置１１であっても、第１実施形態に係る半導体装置１０と同様の作用効果を奏する。また、第２実施形態に係る半導体装置１１であれば、中間ダミーパターン４２及び中間プラグ３２を設ける必要がないので、製造工程数を少なくすることができる。よって、タクトタイムを短縮することができる。また、半導体装置の低背化を実現することができる。
［第３実施形態］
（構造）
図１１（ｂ）に示すように、第３実施形態に係る半導体装置１２は、基板１と、基板１の上方に形成された抵抗体５と、抵抗体５の上方に形成された上部ダミーパターン４３とを備えている。そして、上部ダミーパターン４３の熱伝導率は、抵抗体５を囲む絶縁層（図示せず）の熱伝導率より高い。また、上部ダミーパターン４３は、上記絶縁層の熱伝導率より高い熱伝導率を有する上部プラグ３３を介して基板１に接続されている。また、抵抗体５は、一対の電圧印加端子６、７を備えている。
なお、本実施形態に係る半導体装置１２において、「上部ダミーパターン４３」は「第１のダミーパターン」に相当するものである。
（構造）
図１１（ｂ）に示すように、第３実施形態に係る半導体装置１２は、基板１と、基板１の上方に形成された抵抗体５と、抵抗体５の上方に形成された上部ダミーパターン４３とを備えている。そして、上部ダミーパターン４３の熱伝導率は、抵抗体５を囲む絶縁層（図示せず）の熱伝導率より高い。また、上部ダミーパターン４３は、上記絶縁層の熱伝導率より高い熱伝導率を有する上部プラグ３３を介して基板１に接続されている。また、抵抗体５は、一対の電圧印加端子６、７を備えている。
なお、本実施形態に係る半導体装置１２において、「上部ダミーパターン４３」は「第１のダミーパターン」に相当するものである。
（製造方法）
以下、第３実施形態に係る半導体装置１２の製造方法について、第１実施形態に係る半導体装置１０の製造方法を説明する際に用いた図を参照しつつ、簡単に説明する。
まず、基板１上に、第１上部絶縁層２３を形成する。その後、第１上部絶縁層２３上に、抵抗体５を形成する。
次に、第１上部絶縁層２３上に、抵抗体５を覆う第２上部絶縁層２４を形成する。その後、第１、第２の各上部絶縁層２３、２４に、基板１に接続し、抵抗体５に接続しない上部プラグ３３を形成する。
次に第２上部絶縁層２４上に、上部プラグ３３に接続し、積層方向から見た場合に抵抗体５と少なくとも一部が重なるように上部ダミーパターン４３を形成するとともに、抵抗体５に接続する電圧印加端子６、７を形成する。
こうして、第３実施形態に係る半導体装置１２を製造する。
以下、第３実施形態に係る半導体装置１２の製造方法について、第１実施形態に係る半導体装置１０の製造方法を説明する際に用いた図を参照しつつ、簡単に説明する。
まず、基板１上に、第１上部絶縁層２３を形成する。その後、第１上部絶縁層２３上に、抵抗体５を形成する。
次に、第１上部絶縁層２３上に、抵抗体５を覆う第２上部絶縁層２４を形成する。その後、第１、第２の各上部絶縁層２３、２４に、基板１に接続し、抵抗体５に接続しない上部プラグ３３を形成する。
次に第２上部絶縁層２４上に、上部プラグ３３に接続し、積層方向から見た場合に抵抗体５と少なくとも一部が重なるように上部ダミーパターン４３を形成するとともに、抵抗体５に接続する電圧印加端子６、７を形成する。
こうして、第３実施形態に係る半導体装置１２を製造する。
（効果）
第３実施形態に係る半導体装置１２であっても、第１実施形態に係る半導体装置１０と同様の作用効果を奏する。また、第３実施形態に係る半導体装置１２であれば、中間、下部の各ダミーパターン４２、４１と、中間、下部の各プラグ３２、３１とを設ける必要がないので、製造工程数を少なくすることができる。よって、タクトタイムを短縮することができる。また、半導体装置の低背化を実現することができる。
第３実施形態に係る半導体装置１２であっても、第１実施形態に係る半導体装置１０と同様の作用効果を奏する。また、第３実施形態に係る半導体装置１２であれば、中間、下部の各ダミーパターン４２、４１と、中間、下部の各プラグ３２、３１とを設ける必要がないので、製造工程数を少なくすることができる。よって、タクトタイムを短縮することができる。また、半導体装置の低背化を実現することができる。
［第４実施形態］
（構造）
図１１（ｃ）に示すように、第４実施形態に係る半導体装置１３は、基板１と、基板１の上方に形成された抵抗体５と、基板１と抵抗体５との間に形成された下部ダミーパターン４１とを備えている。そして、下部ダミーパターン４１の熱伝導率は、抵抗体５を囲む絶縁層（図示せず）の熱伝導率より高い。また、下部ダミーパターン４１は、上記絶縁層の熱伝導率より高い熱伝導率を有する下部プラグ３１を介して基板１に接続されている。また、抵抗体５は、一対の電圧印加端子６、７を備えている。
なお、本実施形態に係る半導体装置１３において、「下部ダミーパターン４１」は「第１のダミーパターン」に相当するものである。
（構造）
図１１（ｃ）に示すように、第４実施形態に係る半導体装置１３は、基板１と、基板１の上方に形成された抵抗体５と、基板１と抵抗体５との間に形成された下部ダミーパターン４１とを備えている。そして、下部ダミーパターン４１の熱伝導率は、抵抗体５を囲む絶縁層（図示せず）の熱伝導率より高い。また、下部ダミーパターン４１は、上記絶縁層の熱伝導率より高い熱伝導率を有する下部プラグ３１を介して基板１に接続されている。また、抵抗体５は、一対の電圧印加端子６、７を備えている。
なお、本実施形態に係る半導体装置１３において、「下部ダミーパターン４１」は「第１のダミーパターン」に相当するものである。
（製造方法）
以下、第４実施形態に係る半導体装置１３の製造方法について、第１実施形態に係る半導体装置１０の製造方法を説明する際に用いた図を参照しつつ、簡単に説明する。
まず、基板１上に下部絶縁層２１を形成する。その後、下部絶縁層２１に基板１に接続する下部プラグ３１を形成する。
次に、下部絶縁層２１上に、下部プラグ３１に接続する下部ダミーパターン４１を形成する。その後、下部絶縁層２１上に、下部ダミーパターン４１を覆う第１上部絶縁層２３を形成する。
以下、第４実施形態に係る半導体装置１３の製造方法について、第１実施形態に係る半導体装置１０の製造方法を説明する際に用いた図を参照しつつ、簡単に説明する。
まず、基板１上に下部絶縁層２１を形成する。その後、下部絶縁層２１に基板１に接続する下部プラグ３１を形成する。
次に、下部絶縁層２１上に、下部プラグ３１に接続する下部ダミーパターン４１を形成する。その後、下部絶縁層２１上に、下部ダミーパターン４１を覆う第１上部絶縁層２３を形成する。
次に第１上部絶縁層２３上に、積層方向から見た場合に下部プラグ３１間であって下部ダミーパターン４１と少なくとも一部が重なるように抵抗体５を形成する。その後、第１上部絶縁層２３上に、抵抗体５を覆う第２上部絶縁層２４を形成する。
次に、第２上部絶縁層２４に、抵抗体５に接続する電圧印加端子６、７を形成する。
こうして、第４実施形態に係る半導体装置１３を製造する。
次に、第２上部絶縁層２４に、抵抗体５に接続する電圧印加端子６、７を形成する。
こうして、第４実施形態に係る半導体装置１３を製造する。
（効果）
第４実施形態に係る半導体装置１３であっても、第１実施形態に係る半導体装置１０と同様の作用効果を奏する。また、第４実施形態に係る半導体装置１３であれば、上部、中間の各ダミーパターン４３、４２と、上部、中間の各プラグ３３、３２とを設ける必要がないので、製造工程数を少なくすることができる。よって、タクトタイムを短縮することができる。また、半導体装置の低背化を実現することができる。
第４実施形態に係る半導体装置１３であっても、第１実施形態に係る半導体装置１０と同様の作用効果を奏する。また、第４実施形態に係る半導体装置１３であれば、上部、中間の各ダミーパターン４３、４２と、上部、中間の各プラグ３３、３２とを設ける必要がないので、製造工程数を少なくすることができる。よって、タクトタイムを短縮することができる。また、半導体装置の低背化を実現することができる。
（その他の実施形態及び変形例）
（１）上述の各実施形態では、上部、中間、下部の各ダミーパターン４３、４２、４１や、上部、中間、下部の各プラグ３３、３２、３１、或いは電圧印加端子６、７について、それらの具体的な形状について説明したが、本発明はこれに限定されるものではない。上述した形状は、適宜変更しても構わない。上部、中間、下部の各プラグ３３、３２、３１や電圧印加端子６、７は、例えば、円柱であってもよい。この場合であっても、上述の作用効果を奏することができる。
（１）上述の各実施形態では、上部、中間、下部の各ダミーパターン４３、４２、４１や、上部、中間、下部の各プラグ３３、３２、３１、或いは電圧印加端子６、７について、それらの具体的な形状について説明したが、本発明はこれに限定されるものではない。上述した形状は、適宜変更しても構わない。上部、中間、下部の各プラグ３３、３２、３１や電圧印加端子６、７は、例えば、円柱であってもよい。この場合であっても、上述の作用効果を奏することができる。
（２）また、上述の各実施形態では、上部、中間、下部の各プラグ３３、３２、３１は、基板１や上部、中間、下部の各ダミーパターン４３、４２、４１に単に接続されている場合について説明したが、本発明はこれに限定されるものではない。上部、中間、下部の各プラグ３３、３２、３１と、上部、中間、下部の各ダミーパターン４３、４２、４１との各接続点に、例えば、熱伝導率が減少することを防止するための部材（つまり、熱伝導率を維持するために部材）を介挿してもよい。こうすることで、放熱効率をより高めることができる。
（３）また、上述の各実施形態では、基板１として、Ｓｉ基板を用いた場合について説明したが、本発明はこれに限定されるものではない。上述の各実施形態で用いる基板１は、例えば、ｐ型の不純物イオンが注入されてｐ型の導電性を備えたＳｉ基板であってもよいし、ｎ型の不純物イオンが注入されてｎ型の導電性を備えたＳｉ基板であってもよい。この場合であっても、上述の作用効果を奏することができる。
（４）また、上述の各実施形態では、ダミーパターン４及びプラグ３を金属で形成した場合について説明したが、本発明はこれに限定されるものではない。つまり、ダミーパターン４及びプラグ３の材料は、特に限定されるものではない。例えば、ダミーパターン４及びプラグ３は非金属で形成されたものであってもよいが、ダミーパターン４及びプラグ３の各熱伝導率は抵抗体５を囲む絶縁層２の熱伝導率より高くなっている必要がある。
（５）また、上述の各実施形態では、一対のプラグ３を形成した場合について説明したが、本発明はこれに限定されるものではない。各実施形態に係る半導体装置に備わるプラグの数は、例えば、１であってよいし、３以上であってもよい。この場合であっても、上述の作用効果を奏することができる。
（６）また、上述の各実施形態では、各プラグ３１、３２、３３を同一軸上に形成した場合について説明したが、本発明はこれに限定されるものではない。下層、中間の各プラグ３１、３２は、例えば、積層方向から見て抵抗体５と重ならないように形成されていてもよい。
（６）また、上述の各実施形態では、各プラグ３１、３２、３３を同一軸上に形成した場合について説明したが、本発明はこれに限定されるものではない。下層、中間の各プラグ３１、３２は、例えば、積層方向から見て抵抗体５と重ならないように形成されていてもよい。
（７）また、上述の第１実施形態では、上部、中間、下部の３つのダミーパターン４３、４２、４１から構成された半導体装置１０について説明したが、本発明はこれに限定されるものではない。例えば、４つ以上のダミーパターンを備えた半導体装置であってもよいこの場合であっても、上述の作用効果を奏することができる。
以上で、特定の実施形態を参照して本発明を説明したが、これら説明によって発明を限定することを意図するものではない。本発明の説明を参照することにより、当業者には、開示された実施形態の種々の変形例とともに本発明の別の実施形態も明らかである。従って、特許請求の範囲は、本発明の範囲及び要旨に含まれるこれらの変形例または実施形態も網羅すると解すべきである。
以上で、特定の実施形態を参照して本発明を説明したが、これら説明によって発明を限定することを意図するものではない。本発明の説明を参照することにより、当業者には、開示された実施形態の種々の変形例とともに本発明の別の実施形態も明らかである。従って、特許請求の範囲は、本発明の範囲及び要旨に含まれるこれらの変形例または実施形態も網羅すると解すべきである。
１ 基板
２ 絶縁層
２１ 下部絶縁層
２２ 中間絶縁層
２３ 第１上部絶縁層
２４ 第２上部絶縁層
３ プラグ
３１ 下部プラグ
３１ａ 下部プラグの上面
３１ｂ 下部プラグの下面
３２ 中間プラグ
３２ａ 中間プラグの上面
３２ｂ 中間プラグの下面
３３ 上部プラグ
３３ａ 上部プラグの上面
３３ｂ 上部プラグの下面
４ ダミーパターン
４１ 下部ダミーパターン
４１ａ 下部ダミーパターンの上面
４１ｂ 下部ダミーパターンの下面
４２ 中間ダミーパターン
４２ａ 中間ダミーパターンの上面
４２ｂ 中間ダミーパターンの下面
４３ 上部ダミーパターン
４３ａ 上部ダミーパターンの上面
４３ｂ 上部ダミーパターンの下面
５ 抵抗体
５ａ 抵抗体の上面
５ｂ 抵抗体の下面
６ 電圧印加端子
７ 電圧印加端子
１０ 半導体装置
１１ 半導体装置
１２ 半導体装置
１３ 半導体装置
２０ 半導体装置
２１ 半導体装置
Ｗ 抵抗体の幅
α 端子間電圧依存性２次係数
Ｃ 被覆率
ＳＤ１ 上部ダミーパターンと抵抗体の上面との重なり面積
ＳＤ２ 中間ダミーパターンと抵抗体の上面との重なり面積
ＳＲ１ 抵抗体の上面の面積
ＳＲ１ 抵抗体の下面の面積
２ 絶縁層
２１ 下部絶縁層
２２ 中間絶縁層
２３ 第１上部絶縁層
２４ 第２上部絶縁層
３ プラグ
３１ 下部プラグ
３１ａ 下部プラグの上面
３１ｂ 下部プラグの下面
３２ 中間プラグ
３２ａ 中間プラグの上面
３２ｂ 中間プラグの下面
３３ 上部プラグ
３３ａ 上部プラグの上面
３３ｂ 上部プラグの下面
４ ダミーパターン
４１ 下部ダミーパターン
４１ａ 下部ダミーパターンの上面
４１ｂ 下部ダミーパターンの下面
４２ 中間ダミーパターン
４２ａ 中間ダミーパターンの上面
４２ｂ 中間ダミーパターンの下面
４３ 上部ダミーパターン
４３ａ 上部ダミーパターンの上面
４３ｂ 上部ダミーパターンの下面
５ 抵抗体
５ａ 抵抗体の上面
５ｂ 抵抗体の下面
６ 電圧印加端子
７ 電圧印加端子
１０ 半導体装置
１１ 半導体装置
１２ 半導体装置
１３ 半導体装置
２０ 半導体装置
２１ 半導体装置
Ｗ 抵抗体の幅
α 端子間電圧依存性２次係数
Ｃ 被覆率
ＳＤ１ 上部ダミーパターンと抵抗体の上面との重なり面積
ＳＤ２ 中間ダミーパターンと抵抗体の上面との重なり面積
ＳＲ１ 抵抗体の上面の面積
ＳＲ１ 抵抗体の下面の面積
Claims (9)
- 基板と、
前記基板の上方に形成され、絶縁層で囲まれた抵抗素子と、
前記基板と前記抵抗素子との間に形成され、素子として使用しない第１のダミーパターン及び前記抵抗素子の上方に形成され、素子として使用しない第２のダミーパターンと、
前記第１のダミーパターン及び前記第２のダミーパターンの少なくとも一方と、前記基板とを接続する接続部と、を備え、
前記抵抗素子は、前記抵抗素子側から前記基板側に向かって見た場合に前記第１のダミーパターン及び前記第２のダミーパターンの少なくとも一方と重なる部分を有しており、
前記第１のダミーパターン、前記第２のダミーパターン及び前記接続部の熱伝導率はそれぞれ、前記絶縁層の熱伝導率より高い半導体装置。 - 前記抵抗素子は、前記抵抗素子側から前記基板側に向かって見た場合に前記第１のダミーパターン及び前記第２のダミーパターンのそれぞれと重なる部分を有しており、
下記式（１）で定義される前記抵抗素子の被覆率Ｃは、４９％以上である請求項１に記載の半導体装置。
Ｃ＝（ＳＤ１＋ＳＤ２）／（ＳＲ１＋ＳＲ２）×１００ ・・・（１）
但し、
Ｃ：前記抵抗素子の被覆率（％）
ＳＤ１：前記抵抗素子側から前記基板側に向かって見た場合に、前記第１のダミーパターンと、前記抵抗素子における前記第１のダミーパターン側の面とが重なる部分の面積
ＳＤ２：前記抵抗素子側から前記基板側に向かって見た場合に、前記第２のダミーパターンと、前記抵抗素子における前記第２のダミーパターン側の面とが重なる部分の面積
ＳＲ１：前記抵抗素子における前記第１のダミーパターン側の面積
ＳＲ２：前記抵抗素子における前記第２のダミーパターン側の面積 - 前記第１のダミーパターン及び前記第２のダミーパターンを備え、
前記抵抗素子の被覆率Ｃは、８０％以上である請求項２に記載の半導体装置。 - 前記抵抗素子は、窒化タンタルで形成されている請求項１から請求項３のいずれか１項に記載の半導体装置。
- 前記第１のダミーパターン及び前記第２のダミーパターンの少なくとも一方と、前記接続部とは、金属で形成されている請求項１から請求項４のいずれか１項に記載の半導体装置。
- 前記第１のダミーパターン及び前記第２のダミーパターンの少なくとも一方と、前記接続部とは、タングステン又はアルミニウムで形成されており、
前記絶縁層は、二酸化ケイ素で形成されており、
前記基板は、ケイ素で形成されている請求項１から請求項５のいずれか１項に記載の半導体装置。 - 基板上に、第１の絶縁層を形成する工程と、
前記第１の絶縁層に、前記基板に接続する第１の接続部を形成する工程と、
前記第１の絶縁層上に、前記第１の接続部に接続し、素子として使用しない第１のダミーパターンを形成する工程と、
前記第１の絶縁層上に、前記第１のダミーパターンを覆う第２の絶縁層を形成する工程と、
前記第２の絶縁層上に、積層方向から見て前記第１のダミーパターンと少なくとも一部が重なるように抵抗素子を形成する工程と、
前記第２の絶縁層上に、前記抵抗素子を覆う第３の絶縁層を形成する工程と、を有し、
前記第１のダミーパターン及び前記第１の接続部の熱伝導率を、前記抵抗素子を囲む前記第２の絶縁層及び前記第３の絶縁層の熱伝導率より高くする半導体装置の製造方法。 - 基板上に、第１の絶縁層を形成する工程と、
前記第１の絶縁層上に、抵抗素子を形成する工程と、
前記第１の絶縁層上に、前記抵抗素子を覆う第２の絶縁層を形成する工程と、
前記第１の絶縁層及び前記第２の絶縁層に、前記基板に接続し、前記抵抗素子に接続しない第１の接続部を形成する工程と、
前記第２の絶縁層上に、前記第１の接続部に接続し、積層方向から見て前記抵抗素子と少なくとも一部が重なるように第１のダミーパターンを形成する工程と、を有し、
前記第１のダミーパターン及び前記第１の接続部の熱伝導率を、前記抵抗素子を囲む前記第１の絶縁層及び前記第２の絶縁層の熱伝導率より高くする半導体装置の製造方法。 - 前記第２の絶縁層及び前記第３の絶縁層に、前記第１のダミーパターンに接続し、前記抵抗素子に接続しない第２の接続部を形成する工程と、
前記第３の絶縁層上に、前記第２の接続部に接続し、積層方向から見て前記抵抗素子と少なくとも一部が重なるように第２のダミーパターンを形成する工程と、をさらに有する請求項７に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014233885A JP6431750B2 (ja) | 2014-11-18 | 2014-11-18 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014233885A JP6431750B2 (ja) | 2014-11-18 | 2014-11-18 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016100362A JP2016100362A (ja) | 2016-05-30 |
| JP6431750B2 true JP6431750B2 (ja) | 2018-11-28 |
Family
ID=56078093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014233885A Active JP6431750B2 (ja) | 2014-11-18 | 2014-11-18 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6431750B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01214048A (ja) * | 1988-02-23 | 1989-08-28 | Fujitsu Ltd | 半導体集積装置 |
| JP4497975B2 (ja) * | 2004-03-26 | 2010-07-07 | 株式会社リコー | 半導体装置 |
| JP4536408B2 (ja) * | 2004-03-30 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 集積回路装置 |
| WO2011001494A1 (ja) * | 2009-06-29 | 2011-01-06 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US8222745B2 (en) * | 2010-01-19 | 2012-07-17 | Lsi Corporation | Integrated heat sink |
-
2014
- 2014-11-18 JP JP2014233885A patent/JP6431750B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016100362A (ja) | 2016-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI567965B (zh) | 積體電路及其製造方法 | |
| US9698242B2 (en) | Semiconductor arrangement and formation thereof | |
| US9601427B2 (en) | Semiconductor device including plural types of resistors and manufacturing method of the semiconductor device | |
| JP5648658B2 (ja) | 半導体装置の製造方法 | |
| TWI555247B (zh) | 記憶體結構及其製造方法 | |
| US9076804B2 (en) | Systems and methods to enhance passivation integrity | |
| JP2012009490A (ja) | 半導体装置およびその製造方法 | |
| TWI446384B (zh) | 形成含石墨烯之開關之方法 | |
| JP2016046439A (ja) | 半導体装置およびその製造方法 | |
| JP2010283310A (ja) | 半導体装置およびその製造方法 | |
| WO2011001494A1 (ja) | 半導体装置およびその製造方法 | |
| JP6431750B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2020047706A (ja) | 半導体装置およびその製造方法 | |
| TWI780216B (zh) | 半導體裝置之製造方法及半導體裝置 | |
| JP2009253052A (ja) | 半導体装置及びその製造方法 | |
| TWI574369B (zh) | 半導體裝置與其製造方法 | |
| JP2013105891A (ja) | 半導体装置およびその製造方法 | |
| US9337088B2 (en) | MOL resistor with metal grid heat shield | |
| US10770341B2 (en) | Method for manufacturing semiconductor device | |
| JP7475903B2 (ja) | アイソレータ | |
| TWI550718B (zh) | 半導體裝置，接觸之形成方法 | |
| US9601513B1 (en) | Subsurface wires of integrated chip and methods of forming | |
| JP7157027B2 (ja) | 半導体装置 | |
| TWI559382B (zh) | 半導體元件及其製造方法 | |
| JP2010153736A (ja) | 抵抗素子、および、その製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6431750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |