JP2013105891A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2013105891A JP2013105891A JP2011248750A JP2011248750A JP2013105891A JP 2013105891 A JP2013105891 A JP 2013105891A JP 2011248750 A JP2011248750 A JP 2011248750A JP 2011248750 A JP2011248750 A JP 2011248750A JP 2013105891 A JP2013105891 A JP 2013105891A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- film
- semiconductor device
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000011162 core material Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 20
- 238000009413 insulation Methods 0.000 abstract 4
- 239000000463 material Substances 0.000 description 30
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 229910052715 tantalum Inorganic materials 0.000 description 9
- 229910052771 Terbium Inorganic materials 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- -1 and the like Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
- H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】配線倒れを防止することが可能な半導体装置の製造方法を提供する。
【解決手段】一の実施形態による半導体装置の製造方法では、半導体基板上に、第１の絶縁膜、第２の絶縁膜、および犠牲膜を順に形成し、前記犠牲膜と前記第２の絶縁膜から複数の芯材を形成する。さらに、前記方法では、各々の前記芯材の側面に、前記芯材に接する第１側面と、前記第１側面の反対側に位置する第２側面とを有する第１配線と、前記芯材に接する第３側面と、前記第３側面の反対側に位置する第４側面とを有する第２配線を形成する。さらに、前記方法では、前記第１および第２配線の形成後に、前記第２の絶縁膜が残存するように前記犠牲膜を除去する。
【選択図】図５
【解決手段】一の実施形態による半導体装置の製造方法では、半導体基板上に、第１の絶縁膜、第２の絶縁膜、および犠牲膜を順に形成し、前記犠牲膜と前記第２の絶縁膜から複数の芯材を形成する。さらに、前記方法では、各々の前記芯材の側面に、前記芯材に接する第１側面と、前記第１側面の反対側に位置する第２側面とを有する第１配線と、前記芯材に接する第３側面と、前記第３側面の反対側に位置する第４側面とを有する第２配線を形成する。さらに、前記方法では、前記第１および第２配線の形成後に、前記第２の絶縁膜が残存するように前記犠牲膜を除去する。
【選択図】図５
Description
本発明の実施形態は、半導体装置およびその製造方法に関する。
近年、リソグラフィの限界を超える微細配線を形成するために、側壁配線の検討が進められている。側壁配線は、例えば、絶縁膜で形成された芯材の両側壁に形成される。この場合、配線間容量を低減するために、側壁配線の形成後に芯材を除去し、配線間に低誘電率の絶縁膜またはエアギャップを形成することが考えられる。しかしながら、芯材を除去すると、側壁配線が倒れてしまう可能性が高い。よって、配線倒れを防止しつつ、配線間容量を低減できる手法が求められる。
配線倒れを防止することが可能な半導体装置およびその製造方法を提供する。
一の実施形態による半導体装置の製造方法では、半導体基板上に、第１の絶縁膜、第２の絶縁膜、および犠牲膜を順に形成し、前記犠牲膜と前記第２の絶縁膜から複数の芯材を形成する。さらに、前記方法では、各々の前記芯材の側面に、前記芯材に接する第１側面と、前記第１側面の反対側に位置する第２側面とを有する第１配線と、前記芯材に接する第３側面と、前記第３側面の反対側に位置する第４側面とを有する第２配線を形成する。さらに、前記方法では、前記第１および第２配線の形成後に、前記第２の絶縁膜が残存するように前記犠牲膜を除去する。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。
図１は、第１実施形態の半導体装置の構造を示す断面図である。
図１の半導体装置は、半導体基板１と、第１の絶縁膜２と、側壁配線３と、第２の絶縁膜４と、エアギャップ５と、第３の絶縁膜６を備えている。
半導体基板１は、例えばシリコン基板である。図１には、半導体基板１の主面に平行で、互いに垂直なＸ方向およびＹ方向と、半導体基板１の主面に垂直なＺ方向が示されている。
第１の絶縁膜２は、半導体基板１上に形成されている。第１の絶縁膜２は、例えば層間絶縁膜である。第１の絶縁膜２は、半導体基板１上に直接形成されていてもよいし、半導体基板１上に他の層を介して形成されていてもよい。第１の絶縁膜２の例としては、シリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ２）、シリコンオキシカーバイド膜（ＳｉＯＣ）などが挙げられる。
側壁配線３は、第１の絶縁膜２上に形成されており、第１配線３ａと第２配線３ｂを含んでいる。図１では、第１配線３ａと第２配線３ｂが、Ｘ方向に沿って交互に配置されている。
第１配線３ａは、Ｚ方向にほぼ平行な第１側面Ｓ1と、第１側面Ｓ1の反対側に位置し、第１側面Ｓ1よりも傾斜した第２側面Ｓ2を有している。また、第２配線３ｂは、Ｚ方向にほぼ平行な第３側面Ｓ3と、第３側面Ｓ3の反対側に位置し、第３側面Ｓ3よりも傾斜した第４側面Ｓ4を有している。図１に示すように、各第１配線３ａの第１側面Ｓ1は、＋Ｘ方向に隣接する第２配線３ｂの第３側面Ｓ3と対向している。また、各第１配線３ａの第２側面Ｓ2は、−Ｘ方向に隣接する第２配線３ｂの第４側面Ｓ4と対向している。
側壁配線３の配線材料の例としては、Ｔｉ、Ｎｉ、Ｃｏ、Ｗ、Ｍｏ、Ｒｕ、Ｔａ、Ａｌなどの金属単体や、これらの金属元素の１種類以上を含有する合金や金属化合物（例えばＴｉＮ）などが挙げられる。側壁配線３の別の例としては、Ｔｉ、Ｎｉ、Ｃｏ、Ｗなどを含有するシリサイド層や、ボロン、リン、ヒ素などの不純物がドープされたポリシリコン層などが挙げられる。
図１に示す符号Ｒaは、第１側面Ｓ1と第３側面Ｓ3との間の第１領域を示し、符号Ｒbは、第２側面Ｓ2と第４側面Ｓ4との間の第２領域を示す。
第２の絶縁膜４は、第１領域Ｒaと第２領域Ｒbのうち、第１領域Ｒa内のみに形成されており、複数本の側壁配線３間に１本おきに形成されている。また、第２の絶縁膜４は、第１側面Ｓ1と第３側面Ｓ3に部分的に接するように第１領域Ｒa内の底部に設けられている。すなわち、第２の絶縁膜４は、第１領域Ｒa内の上部と底部のうち、底部のみに設けられている。第２の絶縁膜４の例としては、シリコン窒化膜、シリコン酸化膜、シリコンオキシカーバイド膜などが挙げられる。
エアギャップ５は、第１領域Ｒa内と第２領域Ｒa内に形成されている。以下、第１領域Ｒa内のエアギャップ５を、第１エアギャップ５ａと呼び、第２領域Ｒa内のエアギャップ５を、第２エアギャップ５ｂと呼ぶ。
第３の絶縁膜６は、側壁配線３上に形成されており、第１、第２領域Ｒa、Ｒb内にそれぞれ第１、第２エアギャップ５ａ、５ｂを有している。第３の絶縁膜６は、例えば層間絶縁膜である。第３の絶縁膜６は、側壁配線３上に直接形成されていてもよいし、側壁配線３上に他の層（例えば側壁保護膜）を介して形成されていてもよい。第３の絶縁膜６の材料としては、埋め込み性の悪い絶縁材料を使用する。
（１）第２の絶縁膜４の利点
以上のように、本実施形態では、第２の絶縁膜４が、第１、第２領域Ｒa、Ｒbのうちの第１領域Ｒa内のみに形成されている。また、本実施形態では、第２の絶縁膜４が、第１領域Ｒa内の上部と底部のうちの底部のみに設けられている。このような構造には、次のような利点がある。
以上のように、本実施形態では、第２の絶縁膜４が、第１、第２領域Ｒa、Ｒbのうちの第１領域Ｒa内のみに形成されている。また、本実施形態では、第２の絶縁膜４が、第１領域Ｒa内の上部と底部のうちの底部のみに設けられている。このような構造には、次のような利点がある。
第１に、第１配線３ａの第１側面Ｓ1と第２配線３ｂの第３側面Ｓ3との間に第２の絶縁膜４が存在するため、これらの配線３ａ、３ｂが第１領域Ｒa側に倒れることを防止することができる。すなわち、第２の絶縁膜４は、配線３ａ、３ｂの倒れ防止膜として機能することができる。
第２に、第２の絶縁膜４が第１領域Ｒa内の底部のみに形成されるため、第１領域Ｒa内の第２の絶縁膜４上や第２領域Ｒb内に、低誘電率の絶縁膜やエアギャップを形成することができる。よって、本実施形態によれば、側壁配線３の配線間容量を低減することができる。
第３に、第２の絶縁膜４が第１領域Ｒa内の底部のみに形成されるため、第２の絶縁膜４の材料や膜厚を調整することで、側壁配線３の配線間容量を一定に制御することができる。以下、この利点について詳細に説明する。
図１に示すように、第１配線３ａと第２配線３ｂは、異なる形状を有しており、具体的には、ほぼ鏡面対称な形状を有している。よって、第１側面Ｓ1と第３側面Ｓ3との間の配線間容量と、第２側面Ｓ2と第４側面Ｓ4との間の配線間容量は、一般に配線間距離や配線間材料が同じであっても異なる値となってしまう。また、第２の絶縁膜４がない状態で、第１、第２領域Ｒa、Ｒb内にそれぞれ第１、第２エアギャップ５ａ、５ｂを形成すると、第１エアギャップ５ａのサイズが第２エアギャップ５ｂのサイズよりも大きくなってしまい、これも配線間容量の差に影響してしまう。
一方、第１配線３ａの抵抗と、第２配線３ｂの抵抗は、これらの配線３ａ、３ｂがほぼ鏡面対称な形状を有することから、ほぼ同じ値となる。一般に配線抵抗と配線間容量は、配線領域内で一定であることが望ましい。
そこで、本実施形態では、第２の絶縁膜４の材料や膜厚の調整により、第１領域Ｒa内の絶縁膜の構成や、第１エアギャップ５ａのサイズを調整する。これにより、本実施形態では、配線形状、配線間距離、配線間材料などに合わせて配線間容量を調整し、配線領域内の配線間容量を一定に制御することができる。図１には、ほぼ同じサイズに調整された第１、第２エアギャップ５ａ、５ｂが示されている。
なお、本実施形態では、図２や図３に示す構造を適用してもよい。図２、図３は、第１実施形態の変形例の半導体装置の構造を示す断面図である。
図２では、各側壁配線３が、第１または第２側面Ｓ1、Ｓ2と底面とに露出したバリアメタル層３1と、バリアメタル層３1上に形成された配線材料３2とを含んでいる。このような構造の側壁配線３は、後述する芯材の側面に、バリアメタル層３1と配線材料３2を順に形成することで形成可能である。
図３では、側壁配線３の側面Ｓ1〜Ｓ4が、側壁配線３を酸化などから保護するための側壁保護膜６で覆われている。側壁保護膜６は、例えばシリコン窒化膜またはシリコン酸化膜である。また、側壁保護膜６の膜厚は、例えば１０ｎｍ以下である。図３の側壁保護膜６は、後述する犠牲膜の除去後に、半導体基板１上の全面に側壁保護膜６となる絶縁膜を形成することで形成可能である。
（２）側壁配線３と第２の絶縁膜４の寸法
次に、再び図１を参照し、側壁配線３と第２の絶縁膜４の寸法について説明する。
次に、再び図１を参照し、側壁配線３と第２の絶縁膜４の寸法について説明する。
図１に示すＷは、第２の絶縁膜４の幅を示す。また、符号Ｔa、Ｔbはそれぞれ、第１、第２配線３ａ、３ｂの幅（厚さ）を示す。本実施形態では、第１、第２配線３ａ、３ｂの厚さＴa、Ｔbを、例えば、第２の絶縁膜４の幅Ｗと同じ値に設定する。
また、符号Ｈは、側壁配線３の高さを示す。高さＨが高すぎると、側壁配線３が倒れるおそれがある。また、高さＨが低すぎると、側壁配線３の抵抗が高くなりすぎる可能性がある。そこで、本実施形態では、側壁配線３の高さＨを、例えば、側壁配線３の厚さＴa、Ｔbの２〜１０倍に設定する。
また、符号Ｔは、第２の絶縁膜４の膜厚を示す。膜厚Ｔが薄すぎると、側壁配線３が倒れるおそれがある。また、膜厚Ｔが厚すぎると、第１エアギャップ５ａのサイズが小さくなりすぎる可能性がある。そこで、本実施形態では、第２の絶縁膜４の膜厚Ｔを、例えば、側壁配線３の高さＨの０．２〜０．５倍に設定する。
なお、これらの寸法Ｗ、Ｔa、Ｔb、Ｈ、Ｔは、側壁配線３と第２の絶縁膜４の材料や形状などに応じて、上記の例とは異なる値に設定してもよい。
（３）半導体装置の製造方法
次に、図４〜図６を参照し、半導体装置の製造方法について説明する。図４〜図６は、第１実施形態の半導体装置の製造方法を示す断面図である。
次に、図４〜図６を参照し、半導体装置の製造方法について説明する。図４〜図６は、第１実施形態の半導体装置の製造方法を示す断面図である。
まず、図４(ａ)に示すように、半導体基板１上に、第１の絶縁膜２、第２の絶縁膜４、および犠牲膜１１を順に形成する。犠牲膜１１は、絶縁膜でもよいし、絶縁膜以外の膜でもよい。ただし、本実施形態では、犠牲膜１１の材料として、第２の絶縁膜４と異なる材料を使用する。犠牲膜１１の例としては、シリコン窒化膜、シリコン酸化膜、シリコンオキシカーバイド膜、シリコン膜、有機膜などが挙げられる。
次に、図４(ｂ)に示すように、犠牲膜１１上にレジスト膜１２を形成した後、レジスト膜１２をパターニングする。符号Ｗ1、Ｗ2はそれぞれ、レジストパターンのライン幅とスペース幅を示す。本実施形態では、これらの幅Ｗ1、Ｗ2を、例えば、５０ｎｍ以下に設定する。なお、本実施形態では、レジスト膜１２の代わりに、上層のレジストパターンをマスクとして加工されたハードマスク層などの絶縁膜を使用してもよい。
次に、図４(ｃ)に示すように、レジスト膜１２をマスクとして、犠牲膜１１と第２の絶縁膜４をエッチングする。その結果、犠牲膜１１と第２の絶縁膜４から、複数の芯材２１が形成される。
次に、図５(ａ)に示すように、芯材２１の幅が半分になるように、芯材２１をウェットエッチングなどでスリミングする。犠牲膜１１をスリミングする際、犠牲膜１１がＳｉ膜の場合には、ウェットエッチング用の薬液として、例えばＨＦとＨＮＯ３の混合水溶液を使用する。また、犠牲膜１１がＳｉＮ膜の場合には、薬液として、例えばＨ３ＰＯ４水溶液を使用する。また、犠牲膜１１がＳｉＯ２膜やＳｉＯＣ膜の場合には、薬液として、例えばＨＦ水溶液、またはＨＦとＮＨ４Ｆの混合水溶液を使用する。以上は、第２の絶縁膜４のスリミングについても同様である。
次に、図５(ｂ)に示すように、半導体基板１上の全面に、側壁配線となる配線材料３を形成する。その結果、配線材料３が、芯材２１の側面や上面に形成される。なお、配線材料３を形成する際には、芯材２１の側面に配線材料３が形成されやすい方法や条件を適用することが望ましい。例えば、配線材料３をＰＶＤ（Physical Vapor Deposition）で形成する場合には、芯材２１の側面に配線材料３が形成されるよう、バイアス電圧を調整することが望ましい。
次に、図５(ｃ)に示すように、配線材料３が芯材２１の側面だけに残るように、配線材料３をエッチングする。その結果、芯材２１の側面に側壁配線３が形成される。具体的には、各々の芯材２１の側面に、第１配線３ａと第２配線３ｂが形成される。なお、芯材２１に接する配線側面が、図１の第１、第３側面Ｓ1、Ｓ3となり、これらの反対側の配線側面が、図１の第２、第４側面Ｓ2、Ｓ4となる。
次に、図６(ａ)に示すように、芯材２１の一部である犠牲膜１１を、ウェットエッチングなどにより除去する。この際、第２の絶縁膜４は残存させる。ただし、第２の絶縁膜４は、全部残存させてもよいし、一部だけ残存させてもよい。なお、犠牲膜１１がＳｉ膜、ＳｉＮ膜、ＳｉＯ２膜、ＳｉＯＣ膜の場合には、ウェットエッチング用の薬液として、例えば、スリミング時と同じ薬液を使用する。また、犠牲膜１１が有機膜の場合には、犠牲膜１１を例えばアッシングで除去する。
なお、本実施形態では、図６(ａ)の工程後に、半導体基板１上の全面に、図３の側壁保護膜７を形成してもよい。
次に、図６(ｂ)に示すように、半導体基板１上の全面に、第３の絶縁膜６を形成する。その結果、側壁配線３が第３の絶縁膜６で覆われると共に、第１、第２領域Ｒa、Ｒb内にそれぞれ第１、第２エアギャップ５ａ、５ｂが形成される。
以上のようにして、図１の半導体装置が製造される。
なお、第２の絶縁膜４の材料は、第１の絶縁膜４の材料と異なる材料でもよいし、第１の絶縁膜４の材料と同じ材料でもよい。前者の場合、図４(ｃ)の工程での第２の絶縁膜４のエッチング終了タイミングは、第１、第２の絶縁膜２、４のエッチング選択比を利用して制御する。一方、後者の場合には、図４(ｃ)の工程での第２の絶縁膜４のエッチング終了タイミングは、エッチング時間に基づいて制御する。
また、第３の絶縁膜６の材料は、第１、第２の絶縁膜２、４の材料と異なる材料でもよいし、第１、第２の絶縁膜２、４の材料と同じ材料でもよい。また、第１〜第３の絶縁膜２、４、６はいずれも、単一の絶縁材料からなる単層膜でもよいし、複数の絶縁材料が積層された積層膜でもよい。
（４）半導体装置の製造方法の変形例
次に、図７を参照し、半導体装置の製造方法の変形例について説明する。図７は、第１実施形態の変形例の半導体装置の製造方法を示す断面図である。
次に、図７を参照し、半導体装置の製造方法の変形例について説明する。図７は、第１実施形態の変形例の半導体装置の製造方法を示す断面図である。
本変形例では、図４(ａ)の工程において、半導体基板１上に第１、第２の絶縁膜２、４のみを形成し、その後、図４(ｂ)〜図５(ｃ)の工程を実行する。その結果、図７(ａ)に示すように、第２の絶縁膜４のみで形成された芯材２１の側面に、側壁配線３が形成される。
次に、図７(ｂ)に示すように、ウェットエッチングなどにより、第２の絶縁膜４を部分的に除去する。その結果、図６(ａ)と同様の配線構造が実現される。なお、第２の絶縁膜４のエッチング終了タイミングは、エッチング時間に基づいて制御する。
次に、図６(ｂ)の工程を実行する。このようにして、本変形例でも、図１の半導体装置を製造することができる。
（５）第１実施形態の効果
最後に、第１実施形態の効果について説明する。
最後に、第１実施形態の効果について説明する。
以上のように、本実施形態では、第２の絶縁膜４を、第１、第２領域Ｒa、Ｒbのうちの第１領域Ｒa内のみに配置する。また、本実施形態では、第２の絶縁膜４を、第１領域Ｒa内の上部と底部のうちの底部のみに配置する。
よって、本実施形態によれば、配線倒れを防止しつつ、配線間容量を低減することが可能となる。第２の絶縁膜４は、図６(ａ)の工程の際の配線倒れを防止するだけでなく、図６(ａ)以降の工程における配線倒れも防止することができる。
（第２実施形態）
図８は、第２実施形態の半導体装置の構造を示す断面図である。
図８は、第２実施形態の半導体装置の構造を示す断面図である。
本実施形態では、第２の絶縁膜４が、第１、第２配線３ａ、３ｂの下部にまで突出している。その結果、第２の絶縁膜４の幅Ｗが、第２の絶縁膜４よりも上方での第１側面Ｓ1と第３側面Ｓ3との間の距離Ｄよりも広く設定されている。
このような構造は、図５(ａ)の工程において、第２の絶縁膜４のスリミング量を、犠牲膜１１のスリミング量よりも小さくすることで実現可能である。スリミング量は、薬液の濃度やスリミング時間を調整することで制御可能である。図５(ａ)の工程により、第２の絶縁膜４の幅は、犠牲膜１１の幅よりも広くなる。
本実施形態によれば、第２の絶縁膜４と側壁配線３との接触面積が増えるため、配線倒れをより効果的に防止することが可能となる。
なお、第２の絶縁膜４の幅Ｗが広すぎると、側壁配線３の抵抗が高くなりすぎる可能性がある。そこで、本実施形態では、Ｄを１、Ｔa＋Ｗ＋Ｔbを３とする場合において、Ｗの値を１〜２に設定する（よって、図８に示すＴa、Ｔbの値は０．５〜１となる）。ただし、これらの寸法Ｗ、Ｔa、Ｔbは、側壁配線３と第２の絶縁膜４の材料や形状などに応じて、この例とは異なる値に設定してもよい。
図９は、第２実施形態の変形例の半導体装置の構造を示す断面図である。
図９では、図８と同様に、第２の絶縁膜４が、第１、第２配線３ａ、３ｂの下部にまで突出している。ただし、図９の第２の絶縁膜４の側面は、テーパー形状を有している。このような構造は、図５(ａ)の工程において、第２の絶縁膜４の側面がテーパー形状となるように、第２の絶縁膜４をスリミングすることで実現可能である。本変形例でも、第２の絶縁膜４と側壁配線３との接触面積が増えるため、配線倒れをより効果的に防止することが可能となる。
以上のように、本実施形態では、第２の絶縁膜４が、第１、第２配線３ａ、３ｂの下部にまで突出している。よって、本実施形態によれば、第１実施形態に比べて、配線倒れを効果的に防止することが可能となる。
（第３実施形態）
図１０は、第３実施形態の半導体装置の構造を示す断面図である。
図１０は、第３実施形態の半導体装置の構造を示す断面図である。
本実施形態では、第１、第２配線３ａ、３ｂが、これらの配線３ａ、３ｂ間の溝の底部にまで突出している。その結果、第２の絶縁膜４の幅Ｗが、第２の絶縁膜４よりも上方での第１側面Ｓ1と第３側面Ｓ3との間の距離Ｄよりも狭く設定されている。
このような構造は、図５(ａ)の工程において、第２の絶縁膜４のスリミング量を、犠牲膜１１のスリミング量よりも大きくすることで実現可能である。図５(ａ)の工程により、第２の絶縁膜４の幅は、犠牲膜１１の幅よりも狭くなる。
本実施形態によれば、側壁配線３の断面積が増えるため、側壁配線３の抵抗を低減することが可能となる。
なお、第２の絶縁膜４の幅Ｗが狭すぎると、第１配線３ａと第２配線３ｂがショートする可能性がある。そこで、本実施形態では、Ｄを１、Ｔa＋Ｗ＋Ｔbを３とする場合において、Ｗの値を０．５〜１に設定する（よって、図１０に示すＴa、Ｔbの値は１〜１．２５となる）。ただし、これらの寸法Ｗ、Ｔa、Ｔbは、側壁配線３と第２の絶縁膜４の材料や形状などに応じて、この例とは異なる値に設定してもよい。
図１１は、第３実施形態の変形例の半導体装置の構造を示す断面図である。
図１１では、図１０と同様に、第１、第２配線３ａ、３ｂが、これらの配線３ａ、３ｂ間の溝の底部にまで突出している。ただし、図１１の第２の絶縁膜４の側面は、テーパー形状を有している。このような構造は、図５(ａ)の工程において、第２の絶縁膜４の側面がテーパー形状となるように、第２の絶縁膜４をスリミングすることで実現可能である。本変形例でも、側壁配線３の断面積が増えるため、側壁配線３の抵抗を低減することが可能となる。
以上のように、本実施形態では、第１、第２配線３ａ、３ｂが、これらの配線３ａ、３ｂ間の溝の底部にまで突出している。よって、本実施形態によれば、第１実施形態に比べて、側壁配線３の抵抗を低減することが可能となる。
以上、第１から第３実施形態について説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することを意図したものではない。これらの実施形態は、その他の様々な形態で実施することができる。また、これらの実施形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことにより、様々な変形例を得ることもできる。これらの形態や変形例は、発明の範囲や要旨に含まれており、特許請求の範囲及びこれに均等な範囲には、これらの形態や変形例が含まれる。
１：半導体基板、２：第１の絶縁膜、
３：側壁配線、３ａ：第１配線、３ｂ：第２配線、４：第２の絶縁膜、
５：エアギャップ、５ａ：第１エアギャップ、５ｂ：第２エアギャップ、
６：第３の絶縁膜、７：側壁保護膜、
１１：犠牲膜、１２：レジスト膜、２１：芯材
３：側壁配線、３ａ：第１配線、３ｂ：第２配線、４：第２の絶縁膜、
５：エアギャップ、５ａ：第１エアギャップ、５ｂ：第２エアギャップ、
６：第３の絶縁膜、７：側壁保護膜、
１１：犠牲膜、１２：レジスト膜、２１：芯材
Claims (8)
- 半導体基板上に、第１の絶縁膜、第２の絶縁膜、および犠牲膜を順に形成し、
前記犠牲膜と前記第２の絶縁膜から複数の芯材を形成し、
各々の前記芯材の側面に、前記芯材に接する第１側面と、前記第１側面の反対側に位置する第２側面とを有する第１配線と、前記芯材に接する第３側面と、前記第３側面の反対側に位置する第４側面とを有する第２配線を形成し、
前記第１および第２配線の形成後に、前記第２の絶縁膜が残存するように前記犠牲膜を除去し、
前記犠牲膜の除去後に、前記第１側面と前記第３側面との間と、前記第２側面と前記第４配線との間にエアギャップが形成されるように、前記第１および第２配線上に第３の絶縁膜を形成し、
前記芯材は、前記第２の絶縁膜の幅が前記犠牲膜の幅よりも広くまたは狭くなるように形成される、
半導体装置の製造方法。 - 半導体基板上に、第１の絶縁膜、第２の絶縁膜、および犠牲膜を順に形成し、
前記犠牲膜と前記第２の絶縁膜から複数の芯材を形成し、
各々の前記芯材の側面に、前記芯材に接する第１側面と、前記第１側面の反対側に位置する第２側面とを有する第１配線と、前記芯材に接する第３側面と、前記第３側面の反対側に位置する第４側面とを有する第２配線を形成し、
前記第１および第２配線の形成後に、前記第２の絶縁膜が残存するように前記犠牲膜を除去する、
半導体装置の製造方法。 - 前記犠牲膜の除去後に、前記第１側面と前記第３側面との間と、前記第２側面と前記第４配線との間にエアギャップが形成されるように、前記第１および第２配線上に第３の絶縁膜を形成する、請求項２に記載の半導体装置の製造方法。
- 前記芯材は、前記第２の絶縁膜の幅が前記犠牲膜の幅よりも広くまたは狭くなるように形成される、請求項２または３に記載の半導体装置の製造方法。
- 半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成されており、第１側面と、前記第１側面よりも傾斜した第２側面とを有する複数の第１配線と、
前記第１の絶縁膜上に前記第１配線と交互に形成されており、前記第１側面と対向する第３側面と、前記第２側面と対向し、前記第３側面よりも傾斜した第４側面と、を有する複数の第２配線と、
前記第１側面と前記第３側面との間の第１領域と、前記第２側面と前記第４側面との間の第２領域のうち、前記第１領域内のみに形成され、かつ、前記第１側面と前記第３側面に部分的に接するように前記第１領域内の底部に設けられた第２の絶縁膜と、
を備える半導体装置。 - さらに、前記第１および第２領域内にエアギャップを有するように、前記第１および第２配線上に形成された第３の絶縁膜を備える、請求項５に記載の半導体装置。
- 前記第２の絶縁膜の幅は、前記第２の絶縁膜よりも上方での前記第１側面と前記第３側面との間の距離よりも広いまたは狭い、請求項５または６に記載の半導体装置。
- 半導体基板上に、第１の絶縁膜と第２の絶縁膜を順に形成し、
前記第２の絶縁膜から複数の芯材を形成し、
各々の前記芯材の側面に、前記芯材に接する第１側面と、前記第１側面の反対側に位置する第２側面とを有する第１配線と、前記芯材に接する第３側面と、前記第３側面の反対側に位置する第４側面とを有する第２配線を形成し、
前記第１および第２配線の形成後に、前記第２の絶縁膜を部分的に除去する、
半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011248750A JP2013105891A (ja) | 2011-11-14 | 2011-11-14 | 半導体装置およびその製造方法 |
| US13/570,436 US8802576B2 (en) | 2011-11-14 | 2012-08-09 | Semiconductor device and method of manufacturing the same |
| US14/314,915 US20140306316A1 (en) | 2011-11-14 | 2014-06-25 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011248750A JP2013105891A (ja) | 2011-11-14 | 2011-11-14 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013105891A true JP2013105891A (ja) | 2013-05-30 |
Family
ID=48279820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011248750A Abandoned JP2013105891A (ja) | 2011-11-14 | 2011-11-14 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8802576B2 (ja) |
| JP (1) | JP2013105891A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102119829B1 (ko) * | 2013-09-27 | 2020-06-05 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| US9847249B2 (en) * | 2014-11-05 | 2017-12-19 | Sandisk Technologies Llc | Buried etch stop layer for damascene bit line formation |
| US10096485B2 (en) * | 2015-02-19 | 2018-10-09 | Toshiba Memory Corporation | Semiconductor device and method of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261440A (ja) * | 2005-03-17 | 2006-09-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2008527725A (ja) * | 2005-01-12 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 選択的な金属めっきにより形成される配線構造体及びその形成方法 |
| JP2009278039A (ja) * | 2008-05-19 | 2009-11-26 | Toshiba Corp | 半導体装置の製造方法 |
| JP2011171642A (ja) * | 2010-02-22 | 2011-09-01 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02231722A (ja) | 1989-03-03 | 1990-09-13 | Nec Corp | 配線パターン形成方法 |
| JPH0917786A (ja) | 1995-06-30 | 1997-01-17 | Toshiba Corp | 半導体装置の製造方法 |
| JP2000277524A (ja) | 1999-03-26 | 2000-10-06 | Nkk Corp | 高アスペクト比パターンの形成方法 |
| US6891235B1 (en) * | 2000-11-15 | 2005-05-10 | International Business Machines Corporation | FET with T-shaped gate |
| JP2008205366A (ja) | 2007-02-22 | 2008-09-04 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| JP5106028B2 (ja) * | 2007-10-03 | 2012-12-26 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US7868455B2 (en) * | 2007-11-01 | 2011-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Solving via-misalignment issues in interconnect structures having air-gaps |
| JP2009302116A (ja) * | 2008-06-10 | 2009-12-24 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP5422231B2 (ja) * | 2008-08-13 | 2014-02-19 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP5601974B2 (ja) * | 2010-01-19 | 2014-10-08 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US8592911B2 (en) * | 2010-03-17 | 2013-11-26 | Institute of Microelectronics, Chinese Academy of Sciences | Asymmetric semiconductor device having a high-k/metal gate and method of manufacturing the same |
-
2011
- 2011-11-14 JP JP2011248750A patent/JP2013105891A/ja not_active Abandoned
-
2012
- 2012-08-09 US US13/570,436 patent/US8802576B2/en not_active Expired - Fee Related
-
2014
- 2014-06-25 US US14/314,915 patent/US20140306316A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008527725A (ja) * | 2005-01-12 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 選択的な金属めっきにより形成される配線構造体及びその形成方法 |
| JP2006261440A (ja) * | 2005-03-17 | 2006-09-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2009278039A (ja) * | 2008-05-19 | 2009-11-26 | Toshiba Corp | 半導体装置の製造方法 |
| JP2011171642A (ja) * | 2010-02-22 | 2011-09-01 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130119550A1 (en) | 2013-05-16 |
| US8802576B2 (en) | 2014-08-12 |
| US20140306316A1 (en) | 2014-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10242952B2 (en) | Registration mark formation during sidewall image transfer process | |
| CN109326521B (zh) | 多重图案化方法 | |
| US10777480B2 (en) | Systems and methods to enhance passivation integrity | |
| TWI634593B (zh) | 形成用於心軸及非心軸互連線之自對準連續性區塊之方法 | |
| US8404534B2 (en) | End-to-end gap fill using dielectric film | |
| KR101972159B1 (ko) | 실리콘함유하드마스크를 구비한 반도체장치 및 그 제조 방법 | |
| TW201830128A (zh) | 自動對準雙重圖型化用之可變空間心軸切割 | |
| JP2013105891A (ja) | 半導体装置およびその製造方法 | |
| TWI633625B (zh) | 使用間隔物蝕刻溝槽形成柵欄導體 | |
| US8853048B2 (en) | Streamlined process for vertical semiconductor devices | |
| TWI466181B (zh) | 形成具有較小高差之半導體元件導電接觸的方法，形成半導體元件之方法 | |
| JP5579136B2 (ja) | 半導体装置及びその製造方法 | |
| CN106298783B (zh) | 存储元件及其制造方法 | |
| TWI527196B (zh) | 半導體結構及其製造方法 | |
| US9640481B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN112750760B (zh) | 自对准双图案化 | |
| TWI641100B (zh) | 半導體元件的製作方法 | |
| CN109920761B (zh) | 半导体元件的制作方法 | |
| KR20090000882A (ko) | 반도체소자의 미세 패턴 형성방법 | |
| US8692379B2 (en) | Integrated circuit connector access region | |
| JP2010205971A (ja) | 半導体装置の製造方法 | |
| JP2008039493A (ja) | 寸法測定パターン、及びその形成方法 | |
| TW201448118A (zh) | 使用間隔物圖案轉印形成柵欄導體 | |
| JP2016062930A (ja) | 半導体装置及びその製造方法 | |
| JP2010021195A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150521 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160129 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20160217 |