JP6400206B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6400206B2
JP6400206B2 JP2017530490A JP2017530490A JP6400206B2 JP 6400206 B2 JP6400206 B2 JP 6400206B2 JP 2017530490 A JP2017530490 A JP 2017530490A JP 2017530490 A JP2017530490 A JP 2017530490A JP 6400206 B2 JP6400206 B2 JP 6400206B2
Authority
JP
Japan
Prior art keywords
nut
insert
insert electrode
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017530490A
Other languages
English (en)
Other versions
JPWO2017017749A1 (ja
Inventor
貴彦 村上
貴彦 村上
光徳 愛甲
光徳 愛甲
白澤 敬昭
敬昭 白澤
辻 夏樹
夏樹 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017017749A1 publication Critical patent/JPWO2017017749A1/ja
Application granted granted Critical
Publication of JP6400206B2 publication Critical patent/JP6400206B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16BDEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B37/00Nuts or like thread-engaging members
    • F16B37/04Devices for fastening nuts to surfaces, e.g. sheets, plates
    • F16B37/048Non-releasable devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体装置に関し、特に、外部電極と接続するためのインサート電極を備えた半導体装置に関する。
例えば、モータ制御、エアコン等のインバータ等に用いられるパワーモジュールとして用いられる半導体装置として、例えば、放熱板と、放熱板上に接合された放熱用絶縁基板と、放熱用絶縁基板上に配置された半導体素子と、半導体素子と外部の電極とを接続するためのインサート電極を備えた半導体装置が知られている。
インサート電極の内側にはナットが配置されていて、インサート電極の外部(即ち半導体装置の外部)からボルトを螺合させることが可能である。インサート電極の内側、ナットおよび半導体素子等は封止樹脂により封止されている。
樹脂封止(樹脂成形ともいう)を行う際に、インサート電極とナットの間に僅かでも隙間があると、その隙間に樹脂が侵入する。すると、樹脂封止後に、インサート電極とナットの間に樹脂の回り込みが発生する。
インサート電極とナットの間への樹脂の回り込みは、ボルト締結時に樹脂クリープを引き起こす。樹脂クリープは、使用中、または締結直後の軸力の低下を引き起こす原因となる。軸力の低下は、パワーモジュールの想定している品質を大きく損なう恐れがある。よって、樹脂回り込みの防止は、樹脂封止を行う上で非常に重要な要素となっている。
樹脂封止時に、インサート電極とナットを仮固定する技術として、樹脂プレートを設けてボルト締付けする技術、ナットを磁力により仮固定する技術が知られている。しかしながら、ナットとインサート電極とを密着させる力が弱いため隙間が発生し、溶解した樹脂が侵入してしまうという問題があった。また、ナットを回転方向に仮固定する技術(特許文献1を参照)が知られている。
特開2002−5128号公報
しかしながら、従来の技術では、ナットの回転方向の仮固定に特化しており、軸方向の密着力が弱く電極とナットの間に隙間ができやすいという問題点があった。
本発明は以上のような課題を解決するためになされたものであり、樹脂封止を行う際に、インサート電極とナットの間に樹脂が侵入し難い構造を有する半導体装置の提供を目的とする。
本発明に係る半導体装置は、外側からボルトが挿入されるインサート孔を備えたインサート電極と、ボルトと螺合するネジ穴を備え、ネジ穴がインサート孔と連通するように、インサート電極の内側に配置されたナットと、インサート電極と電気的に接続された少なくとも1つの半導体素子と、インサート電極の内側、ナットおよび少なくとも1つの半導体素子を封止する樹脂と、を備え、ナットの、インサート電極と当接する側の当接面の外周には、インサート電極に向かう方向から外周の外側に傾斜した方向に突出するかえりが設けられ、ナットが樹脂によりインサート電極の内側に押圧されることにより、かえりが潰れている。

また、本発明に係る半導体装置は、外側からボルトが挿入されるインサート孔を備えたインサート電極と、ボルトと螺合するネジ穴を備え、ネジ穴が前記インサート孔と連通するように、インサート電極の内側に配置されたナットと、インサート電極と電気的に接続された少なくとも1つの半導体素子と、インサート電極の内側、ナットおよび少なくとも1つの半導体素子を封止する樹脂と、を備え、ナットとインサート電極の少なくとも一方は、他方に圧入される圧入構造を備え、圧入構造は、ナットの外周に設けられた複数の突起と、インサート孔の縁に設けられた複数の窪みと、を備え、複数の突起のそれぞれが、前記複数の窪みのそれぞれに圧入される。
また、本発明に係る半導体装置は、外側からボルトが挿入されるインサート孔を備えたインサート電極と、ボルトと螺合するネジ穴を備え、ネジ穴がインサート孔と連通するように、インサート電極の内側に配置されたナットと、インサート電極と電気的に接続された少なくとも1つの半導体素子と、インサート電極の内側、ナットおよび少なくとも1つの半導体素子を封止する樹脂と、を備え、ナットとインサート電極の少なくとも一方は、他方に圧入される圧入構造を備え、圧入構造は、インサート電極に設けられた、ナットの、インサート電極と当接する側の当接面が圧入される段差と、ナットの当接面に設けられた複数の突起と、インサート電極の段差の底面に設けられ、複数の突起のそれぞれと嵌合する複数の窪みと、を備える。
また、本発明に係る半導体装置は、外側からボルトが挿入されるインサート孔を備えたインサート電極と、ボルトと螺合するネジ穴を備え、ネジ穴が前記インサート孔と連通するように、インサート電極の内側に配置されたナットと、インサート電極と電気的に接続された少なくとも1つの半導体素子と、インサート電極の内側、ナットおよび少なくとも1つの半導体素子を封止する樹脂と、を備え、インサート電極はU字形状部分を備え、U字形状部分の対向する第1部分と第2部分において、第1部分にインサート孔が設けられ、ナットの当接面が第1部分に当接し、ナットの当接面と反対側の端部が第2部分に当接し、ナットが第1部分と第2部分との間で押圧される。
本発明に係る半導体装置によれば、ナットとインサート電極の内側との間に樹脂が侵入することを抑制した半導体装置を得ることができる。これにより、インサート電極に対してボルトを締結した時に樹脂クリープが発生することを抑制して、信頼性の高い半導体装置を得ることが可能である。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによってより明白となる。
実施の形態1に係る半導体装置のインサート電極およびナットの分解側面図である。 実施の形態1に係る半導体装置のインサート電極およびナットの側面図である。 実施の形態2に係る半導体装置のインサート電極およびナットの側面図である。 実施の形態3に係る半導体装置のインサート電極およびナットの側面図である。 実施の形態3に係る半導体装置のインサート電極およびナットの分解斜視図である。 実施の形態3に係る半導体装置のインサート電極およびナットの斜視図である。 実施の形態4に係る半導体装置のインサート電極およびナットの側面図である。 実施の形態4に係る半導体装置のインサート電極およびナットのインサート電極の外側から見た分解斜視図である。 実施の形態4に係る半導体装置のインサート電極およびナットのインサート電極の内側から見た分解斜視図である。 実施の形態5に係る半導体装置のインサート電極およびナットのインサート電極の外側から見た分解斜視図である。 実施の形態5に係る半導体装置のインサート電極およびナットのインサート電極の内側から見た分解斜視図である。 実施の形態6に係る半導体装置のインサート電極およびナットの分解側面図である。 実施の形態7に係る半導体装置のインサート電極およびナットの側面図である。 実施の形態7に係る半導体装置のインサート電極およびナットの分解斜視図である。
<実施の形態1>
<構成>
図1は、本実施の形態1における半導体装置のインサート電極102およびナット103の分解側面図である。また、図2は、本実施の形態1における半導体装置のインサート電極102およびナット103の側面図である。
図1および図2に示すように、インサート電極102には、外側からボルト(図示せず)が挿入されるインサート孔102aが設けられている。
ナット103にはネジ穴が設けられている。図2に示すように、ナット103は、ネジ穴がインサート孔102aに連通するようにインサート電極102の内側に配置されている。
図1に示すように、ナット103はフリンジ103eを有する袋ナット(非貫通型のナット)である。ナット103の座面(即ち、フリンジ103eとインサート電極102との接触面)を当接面103aと定義する。ナット103の当接面103aの外周(即ち、フリンジ103eの端部)には、かえり103bが切れ目なく設けられている。かえり103bとは、ナット103の当接面103a(即ちナットの103の座面)の外周に設けられた鍔である。図1に示すように、樹脂封止を行う前の状態において、かえり103bはインサート電極102側に突出している。
インサート電極102には、図示しない半導体素子がワイヤ等を介して電気的に接続されている。半導体素子は、例えば、両面に金属パターンが形成された絶縁基板(図示せず)上に、はんだにより接合されている。
図2に示すように、インサート電極102の内側、ナット103および半導体素子(図示せず)は、封止樹脂104により封止されている。樹脂封止された状態において、ナット103のかえり103bが潰れて、ナット103の当接面103aとインサート電極102の内側とが密着している。
なお、本実施の形態1のナット103はフリンジ103eを備えるナットであるが、フリンジ103eを備えないナットでもよい。この場合、かえり103bは、当接面103aの外周に沿って、ナット103の本体に設けられる。
<製造方法>
図1に示すように、まず、金型101にインサート電極102を配置する。そして、インサート電極102に対してナット103を配置する。このとき、ナット103のネジ穴がインサート孔102aに連通するように配置する。そして、金型101内部に樹脂104を注入して硬化させる。これにより、インサート電極102の内側、ナット103および半導体素子(図示せず)が、封止樹脂104により封止される。樹脂封止を行う際に、樹脂104が注入される圧力によって、ナット103がインサート電極102の内側に対して押圧される。すると、図2に示すように、ナット103の当接面103aの外周に設けられたかえり103bが潰れる。その結果として、潰れたかえり103bとインサート電極102の内側とが密着する。
<効果>
本実施の形態1における半導体装置は、外側からボルト(図示せず)が挿入されるインサート孔102aを備えたインサート電極102と、ボルトと螺合するネジ穴を備え、ネジ穴がインサート孔102aと連通するように、インサート電極102の内側に配置されたナット103と、インサート電極102と電気的に接続された少なくとも1つの半導体素子と、インサート電極102の内側、ナット103および少なくとも1つの半導体素子を封止する樹脂104と、を備え、ナット103の、インサート電極102と当接する側の当接面103aの外周には、かえり103bが設けられる。
本実施の形態1における半導体装置においては、樹脂封止工程においてインサート電極102とナット103との間に樹脂104が侵入するのを防ぐために、ナット103の当接面103aの外周に、かえり103bを設けた。かえり103bが、樹脂封止時にインサート電極102の内側に押圧されて潰れるため、ナットのかえり103bを設けた部分とインサート電極102とが、ネジ穴の軸方向に密着する。つまり、ナット103とインサート電極102の内側との間に、樹脂104が侵入する隙間が生じることを抑制することができる。よって、ナット103とインサート電極102との間に樹脂104が侵入することを抑制した半導体装置を得ることができる。これにより、インサート電極102に対してボルトを締結した時に樹脂クリープが発生することを抑制して、信頼性の高い半導体装置を得ることが可能である。
<実施の形態2>
図3は、本実施の形態2における半導体装置のインサート電極102およびナット103の側面図である。本実施の形態2において、ナット103の外周に沿って(即ち、フリンジ103eの外周に沿って)、溝103cが設けられている。溝103cは当接面103aと平行に設けられている。なお、溝103cはナット103の外周に沿って切れ目なく設けられるのが望ましいが、ナット103の外周の一部に設けられていてもよい。また、図3においては溝103cが1つ設けられているが、ナット103の外周に沿って溝103cを複数設けてもよい。
また、本実施の形態2のナット103はフリンジ103eを備えるナットであるが、フリンジ103eを備えないナットでもよい。この場合、溝103cはナット本体の外周に沿って設けられる。本実施の形態2における半導体装置のその他の構成は、実施の形態1と同じため説明を省略する。
<効果>
本実施の形態2における半導体装置において、ナット103の外周に沿って、当接面103aと平行な方向に延在する溝103cが設けられる。溝103cを設けることにより、ナット103がインサート電極102に押し付けられる方向(ネジ穴の軸方向)に、樹脂104から圧力を受ける面積が増加する。よって、樹脂封止を行う際に、ナット103をインサート電極102により強力に密着させることが可能となる。
<実施の形態3>
図4、図5、図6のそれぞれは、本実施の形態3における半導体装置のインサート電極102およびナット103の側面図、分解斜視図、斜視図である。
図4および図6に示すように、インサート電極102には、外側からボルト(図示せず)が挿入されるインサート孔102aが設けられている。ナット103にはネジ穴が設けられている。図4〜6に示すように、ナット103は、ネジ穴がインサート孔102aに連通するようにインサート電極102の内側に配置されている。
図4に示すように、ナット103はフリンジ103eを有する袋ナットである。実施の形態1と同様、ナット103の座面(即ち、フリンジ103eとインサート電極102との接触面)を当接面103aと定義する。
図5に示すように、ナット103の当接面103a(即ち、フリンジ103eの座面)には段差103dが設けられている。段差103dは、ナット103のネジ穴と同心円状に、ネジ穴を囲むように設けられている。
圧入構造としての段差103dがインサート孔102aに圧入されることにより、インサート孔102aの内側(内径方向側)と段差103dの外側(外径方向側)とが密着する。
実施の形態1と同様、インサート電極102には、図示しない半導体素子がワイヤ等を介して電気的に接続されている。半導体素子は、例えば、両面に金属パターンが形成された絶縁基板(図示せず)上に、はんだにより接合されている。
図4に示すように、インサート電極102の内側、ナット103および半導体素子(図示せず)は、封止樹脂104により封止されている。
なお、本実施の形態1のナット103はフリンジ103eを備え、フリンジ103eの座面に段差103dを設けているが、フリンジ103eを備えないナットでもよい。この場合、段差103dは、ナット103本体の座面に設けられる。
<製造方法>
図6に示すように、まず、インサート電極102のインサート孔102aに対してナット103の段差103dを圧入する。そして、金型101内部に樹脂104を注入して硬化させる。これにより、インサート電極102の内側、ナット103および半導体素子(図示せず)が、封止樹脂104により封止される。
<効果>
本実施の形態3における半導体装置は、外側からボルト(図示せず)が挿入されるインサート孔102aを備えたインサート電極102と、ボルトと螺合するネジ穴を備え、ネジ穴がインサート孔102aと連通するように、インサート電極102の内側に配置されたナット103と、インサート電極102と電気的に接続された少なくとも1つの半導体素子と、インサート電極102の内側、ナット103および少なくとも1つの半導体素子を封止する樹脂104と、を備え、ナット103とインサート電極102の少なくとも一方は、他方に圧入される圧入構造を備える。
従って、ナット103とインサート電極102の少なくとも一方に、他方に圧入される圧入構造を設けることにより、ナット103とインサート電極102とを隙間なく密着させることが可能である。ナット103とインサート電極102の内側とを隙間なく密着させた状態で樹脂封止を行うことにより、ナット103とインサート電極102との間に樹脂104が侵入することを抑制した半導体装置を得ることができる。これにより、インサート電極102に対してボルトを締結した時に樹脂クリープが発生することを抑制して、信頼性の高い半導体装置を得ることが可能である。
また、本実施の形態3における半導体装置において、圧入構造は、ナット103の当接面103aに設けられたネジ穴と同心円状の段差103dであり、ナット103の段差103dが、インサート孔102aに圧入される。
従って、ナット103の当接面103aに設けられたネジ穴と同心円状の段差103dを設け、その段差103dをインサート孔102aに圧入することにより、ナット103とインサート電極102とを隙間なく密着させることが可能である。
<実施の形態4>
図7、図8、図9のそれぞれは、本実施の形態4における半導体装置のインサート電極102およびナット103の側面図、インサート電極102の外側から描いた分解斜視図、インサート電極102の内側から描いた分解斜視図である。
本実施の形態4では、図8および図9に示すように、ナット103の外周(即ちフリンジ103eの外周)に、複数の突起103fが設けられる。インサート電極102のインサート孔102aの内径は、ナット103の座面(フリンジ103eの座面)と嵌合する寸法である。インサート孔102aの縁には、ナット103に設けられた複数の突起103fの間隔と同じ間隔で複数の窪み102bが設けられている。
本実施の形態4における半導体装置のその他の構成は、実施の形態3と同じため説明を省略する。
<製造方法>
図8および図9に示すように、まず、インサート電極102のインサート孔102aに対してナット103のフリンジ103eを嵌合させる。このとき、ナット103の各突起103fが、インサート電極102の各窪み102bに圧入される。そして、金型101内部に樹脂104を注入して硬化させる。これにより、インサート電極102の内側、ナット103および半導体素子(図示せず)が、封止樹脂104により封止される。
<効果>
本実施の形態4における半導体装置において、圧入構造は、ナット103の外周に設けられた複数の突起103fと、インサート孔102aの縁に設けられた複数の窪み102bと、を備え、複数の突起103fのそれぞれが、複数の窪み102bのそれぞれに圧入される。
本実施の形態4では、ナット103とインサート電極102との接触箇所に複数の突起103fのそれぞれと複数の窪み102bのそれぞれが圧入される圧入構造を設けた。これにより、ナット103と電極102の密着性が高まる。よって、ナット103とインサート電極102の内側とを隙間なく密着させた状態で樹脂封止を行うことが可能となり、ナット103とインサート電極102との間に樹脂104が侵入することを抑制した半導体装置を得ることができる。さらに、ナット103を特定の方向性を持たせて固定したい場合、突起103fと窪み102bとを設ける位置によりナットの103の方向を規定することが可能となる。よって、ナット103の位置決めが容易となり、半導体装置の生産性を向上させることが可能である。
<実施の形態5>
図10、図11のそれぞれは、本実施の形態5における半導体装置のインサート電極102およびナット103のインサート電極102の外側から描いた分解斜視図とインサート電極102の内側から描いた分解斜視図である。
本実施の形態5では、図10に示すように、インサート電極102の内側には、段差102cが設けられる。段差102cはインサート電極102の内側の面から一段低くなっている。段差102cはインサート孔102と同心円状に設けられている。段差102には、ナット103の当接面103a(即ち、フリンジ103)が圧入される。つまり、段差102の内径方向側と、ナット103の当接面103aの外径方向側が密着する。
インサート電極102の段差102cの底面には、複数の窪み102dが設けられている。また、ナット103の当接面103aには、複数の突起103gが設けられている。
本実施の形態5における半導体装置のその他の構成は、実施の形態3と同じため説明を省略する。
<製造方法>
図10および図11に示すように、まず、インサート電極102の段差102cに対してナット103のフリンジ103eを圧入する。このとき、ナット103の当接面103aに設けられた各突起103fが、インサート電極102の段差102cに設けられた各窪み102dに嵌合するように圧入を行う。そして、金型101内部に樹脂104を注入して硬化させる。これにより、インサート電極102の内側、ナット103および半導体素子(図示せず)が、封止樹脂104により封止される。
<効果>
本実施の形態5における半導体装置において、圧入構造は、インサート電極102に設けられた、ナット103の当接面103aが圧入される段差102cと、ナット103の当接面に設けられた複数の突起103gと、インサート電極102の段差102cの底面に設けられ、複数の突起103gのそれぞれと嵌合する複数の窪み102dと、を備える。
本実施の形態5では、圧入構造として、インサート電極102にナット103の当接面103aが圧入される段差102cを設けた。この圧入構造により、ナット103とインサート電極102の内側とを隙間なく密着させることが可能である。さらに、ナット103を特定の方向性を持たせて固定したい場合、突起103gと窪み102dとを設ける位置によりナットの103の方向を規定することが可能となる。よって、ナット103の位置決めが容易となり、半導体装置の生産性を向上させることが可能である。
<実施の形態6>
図12は、本実施の形態6における半導体装置のインサート電極102およびナット103の分解側面図である。
図12に示すように、インサート電極102には、外側からボルト(図示せず)が挿入されるインサート孔102aが設けられている。ナット103にはネジ穴が設けられている。ナット103は、ネジ穴がインサート孔102aに連通するようにインサート電極102の内側に配置される。
図12に示すように、ナット103はフリンジ103eを有する袋ナットである。実施の形態1と同様、ナット103の座面(即ち、フリンジ103eとインサート電極102との接触面)を当接面103aと定義する。
図12に示すように、インサート電極102はU字形状部分を備える。U字形状部分は、第1部分1021と、第1部分と対向する第2部分1022と、第1部分1021と第2部分1022とを繋ぐ部分とから構成される。インサート電極102の第1部分1021には、インサート孔102aが設けられている。U字形状部分において、第1部分1021と第2部分1022との間隔は、ナット103の高さよりも小さい。
ナット103は、インサート電極102のU字形状部分に挟まれて配置される。つまり、ナット103の当接面103aが第1部分1021に当接し、ナット103の当接面103aと反対側の端部(即ち、ナット103の頭部)が第2部分に当接する。
U字形状部分において、第1部分1021と第2部分1022との間隔は、ナット103の高さよりも小さいため、ナット103は、第1部分1021と第2部分1022との間で押圧されて固定される。
実施の形態1と同様、インサート電極102には、図示しない半導体素子がワイヤ等を介して電気的に接続されている。半導体素子は、例えば、両面に金属パターンが形成された絶縁基板(図示せず)上に、はんだにより接合されている。インサート電極102の内側、ナット103および半導体素子(図示せず)は、封止樹脂104により封止されている。
なお、本実施の形態1のナット103はフリンジ103eを備えるが、フリンジ103eを備えないナットでもよい。この場合、ナット103本体の座面が当接面103aとなる。
<製造方法>
図12に示すように、まず、金型101にインサート電極を配置する。そして、インサート電極102のU字形状部分に対してナット103を押し入れて、ナット103のネジ穴がインサート孔102aに連通するように配置する。このとき、ナット103は、U字形状部分の第1部分1021と第2部分1022との間で押圧される。そして、金型101内部に樹脂104を注入して硬化させる。これにより、インサート電極102の内側、ナット103および半導体素子(図示せず)が、封止樹脂104により封止される。
<効果>
本実施の形態6における半導体装置は、外側からボルトが挿入されるインサート孔102aを備えたインサート電極102と、ボルトと螺合するネジ穴を備え、ネジ穴がインサート孔102aと連通するように、インサート電極102の内側に配置されたナット103と、インサート電極102と電気的に接続された少なくとも1つの半導体素子と、インサート電極102の内側、ナット103および少なくとも1つの半導体素子を封止する樹脂と、を備え、インサート電極102はU字形状部分を備え、U字形状部分の対向する第1部分1021と第2部分1022において、第1部分1021にインサート孔102aが設けられ、ナット103のネジ穴を有する面(即ち、当接面103a)が第1部分1021に当接し、ナット103の当接面103aと反対側の端部が第2部分1022に当接し、ナット103が第1部分1021と第2部分1022との間で押圧される。
本実施の形態6において、ナット103は、インサート電極102のU字形状部分の第1部分1021と第2部分1022との間で押圧されて固定される。よって、ナット103とインサート電極102とを隙間なく密着させることが可能である。ナット103とインサート電極102の内側とを隙間なく密着させた状態で樹脂封止を行うことにより、ナット103とインサート電極102との間に樹脂104が侵入することを抑制した半導体装置を得ることができる。これにより、インサート電極102に対してボルトを締結した時に樹脂クリープが発生することを抑制して、信頼性の高い半導体装置を得ることが可能である。
<実施の形態7>
図13、図14のそれぞれは、本実施の形態7における半導体装置のインサート電極102およびナット103の側面図と分解側面図である。
本実施の形態7においては、実施の形態6の半導体装置に対して、インサート電極102のU字形状部分の第1部分1021にさらに窪み102eを設ける。インサート孔102aは窪み102eの底部に設けられる。ナット103の当接面103aはインサート電極102の窪み102eと嵌合する。
本実施の形態7における半導体装置のその他の構成は、実施の形態6と同じため説明を省略する。
<効果>
本実施の形態7における半導体装置において、インサート電極102の第1部分1021には窪み102eが設けられ、ナット103のネジ穴を有する面(即ち、当接面103a)が、インサート電極102の窪み102eに嵌合する。
本実施の形態7では、インサート電極102の窪み102eとナット103のネジ穴を有する面(即ち、当接面103a)が嵌合する。よって、ナット103をインサート電極102に配置する際にナット103の位置決めが容易となる。従って、実施の形態6で述べた効果に加えて、半導体装置の生産性を向上させることが可能である。さらに、インサート電極102の窪み102eとナット103の当接面103aが嵌合するため、ナット103の高さ方向に関して公差の許容量が大きくなる。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
101 金型、102 インサート電極、102a インサート孔、102b 窪み、102c 段差、102d 窪み、102e 段差、1021 第1部分、1022 第2部分、103 ナット、103a 当接面、103b かえり、103c 溝、103d 段差、103e フリンジ、103f,103g 突起、104 封止樹脂。

Claims (6)

  1. 外側からボルトが挿入されるインサート孔を備えたインサート電極と、
    前記ボルトと螺合するネジ穴を備え、前記ネジ穴が前記インサート孔と連通するように、前記インサート電極の内側に配置されたナットと、
    前記インサート電極と電気的に接続された少なくとも1つの半導体素子と、
    前記インサート電極の前記内側、前記ナットおよび前記少なくとも1つの半導体素子を封止する樹脂と、
    を備え、
    前記ナットの、前記インサート電極と当接する側の当接面の外周には、前記インサート電極に向かう方向から前記外周の外側に傾斜した方向に突出するかえりが設けられ、
    前記ナットが前記樹脂により前記インサート電極の前記内側に押圧されることにより、前記かえりが潰れている、
    半導体装置。
  2. 前記ナットの外周に沿って、前記当接面と平行な方向に延在する溝が設けられる、
    請求項1に記載の半導体装置。
  3. 外側からボルトが挿入されるインサート孔を備えたインサート電極と、
    前記ボルトと螺合するネジ穴を備え、前記ネジ穴が前記インサート孔と連通するように、前記インサート電極の内側に配置されたナットと、
    前記インサート電極と電気的に接続された少なくとも1つの半導体素子と、
    前記インサート電極の前記内側、前記ナットおよび前記少なくとも1つの半導体素子を封止する樹脂と、
    を備え、
    前記ナットと前記インサート電極の少なくとも一方は、他方に圧入される圧入構造を備え、
    前記圧入構造は、
    前記ナットの外周に設けられた複数の突起と、
    前記インサート孔の縁に設けられた複数の窪みと、
    を備え、
    前記複数の突起のそれぞれが、前記複数の窪みのそれぞれに圧入される、
    半導体装置。
  4. 外側からボルトが挿入されるインサート孔を備えたインサート電極と、
    前記ボルトと螺合するネジ穴を備え、前記ネジ穴が前記インサート孔と連通するように、前記インサート電極の内側に配置されたナットと、
    前記インサート電極と電気的に接続された少なくとも1つの半導体素子と、
    前記インサート電極の前記内側、前記ナットおよび前記少なくとも1つの半導体素子を封止する樹脂と、
    を備え、
    前記ナットと前記インサート電極の少なくとも一方は、他方に圧入される圧入構造を備え、
    前記圧入構造は、
    前記インサート電極に設けられた、前記ナットの、前記インサート電極と当接する側の当接面が圧入される段差と、
    前記ナットの前記当接面に設けられた複数の突起と、
    前記インサート電極の前記段差の底面に設けられ、前記複数の突起のそれぞれと嵌合する複数の窪みと、
    を備える、
    半導体装置。
  5. 外側からボルトが挿入されるインサート孔を備えたインサート電極と、
    前記ボルトと螺合するネジ穴を備え、前記ネジ穴が前記インサート孔と連通するように、前記インサート電極の内側に配置されたナットと、
    前記インサート電極と電気的に接続された少なくとも1つの半導体素子と、
    前記インサート電極の前記内側、前記ナットおよび前記少なくとも1つの半導体素子を封止する樹脂と、
    を備え、
    前記インサート電極はU字形状部分を備え、
    前記U字形状部分の対向する第1部分と第2部分において、前記第1部分に前記インサート孔が設けられ、
    前記ナットの、前記ネジ穴を有する面が前記第1部分に当接し、前記ナットの当接面と反対側の端部が前記第2部分に当接し、
    前記ナットが前記第1部分と前記第2部分との間で押圧される、
    半導体装置。
  6. 前記インサート電極の前記第1部分には窪みが設けられ、
    前記ナットの前記ネジ穴を有する面が、前記インサート電極の前記窪みに嵌合する、
    請求項5に記載の半導体装置。
JP2017530490A 2015-07-27 2015-07-27 半導体装置 Active JP6400206B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/071200 WO2017017749A1 (ja) 2015-07-27 2015-07-27 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017017749A1 JPWO2017017749A1 (ja) 2017-11-02
JP6400206B2 true JP6400206B2 (ja) 2018-10-03

Family

ID=57884183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017530490A Active JP6400206B2 (ja) 2015-07-27 2015-07-27 半導体装置

Country Status (5)

Country Link
US (2) US10304748B2 (ja)
JP (1) JP6400206B2 (ja)
CN (1) CN107851628B (ja)
DE (1) DE112015006738B4 (ja)
WO (1) WO2017017749A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6797505B1 (ja) 2020-03-23 2020-12-09 株式会社三社電機製作所 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50118369U (ja) 1974-03-13 1975-09-27
JPS63109014U (ja) * 1987-01-08 1988-07-13
JPH01127259A (ja) 1987-11-11 1989-05-19 Hiroshi Sakurai 砥石内周円周を利用したドリル研削法
JPH01127259U (ja) * 1988-02-23 1989-08-31
JP2522511Y2 (ja) * 1989-01-26 1997-01-16 オムロン 株式会社 電気機器のシール構造
JPH04127411U (ja) 1991-02-06 1992-11-19 日晴金属株式会社 ナツト固定構造
US5281493A (en) * 1992-09-04 1994-01-25 Globe-Union Inc. Terminal construction for a battery
JPH06120390A (ja) 1992-10-05 1994-04-28 Fuji Electric Co Ltd 樹脂封止形半導体装置の端子構造
FR2733657B1 (fr) * 1995-04-27 1997-07-11 Arcel Sa Bride de serrage de precision, et procede de serrage, de thyristors et composants electroniques de puissance analogues
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JP2002005128A (ja) 2000-06-21 2002-01-09 Daiwa House Ind Co Ltd ボルト接合方法
JP4151209B2 (ja) 2000-08-29 2008-09-17 三菱電機株式会社 電力用半導体装置
JP4497803B2 (ja) 2002-09-20 2010-07-07 豊田鉄工株式会社 樹脂製部品の締結部構造
JP2005277012A (ja) 2004-03-24 2005-10-06 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法
JP4302115B2 (ja) * 2006-03-29 2009-07-22 三菱電機株式会社 被圧入体構造
US8134838B2 (en) * 2008-07-21 2012-03-13 Infineon Technologies Ag Semiconductor module and method
JP2012222009A (ja) * 2011-04-05 2012-11-12 Nippon Inter Electronics Corp パワー半導体モジュール
CN202768832U (zh) * 2012-09-11 2013-03-06 马丁工程技术(昆山)有限公司 一种新型密封裙边装置

Also Published As

Publication number Publication date
US10916483B2 (en) 2021-02-09
CN107851628B (zh) 2020-09-01
US20180068913A1 (en) 2018-03-08
US10304748B2 (en) 2019-05-28
WO2017017749A1 (ja) 2017-02-02
JPWO2017017749A1 (ja) 2017-11-02
DE112015006738T5 (de) 2018-04-12
DE112015006738B4 (de) 2024-05-08
US20190252276A1 (en) 2019-08-15
CN107851628A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
KR101186781B1 (ko) 전력 반도체 회로 장치 및 그 제조 방법
JP6259230B2 (ja) ねじ止め端子の接続構造
JP5272768B2 (ja) 電力用半導体装置とその製造方法
JP5859906B2 (ja) 半導体装置および半導体装置の製造方法
JP4684338B2 (ja) 電子制御装置
JP6400206B2 (ja) 半導体装置
JP6719585B2 (ja) 半導体装置、制御装置および半導体装置の製造方法
JP4137840B2 (ja) 電力用半導体装置
JP6281432B2 (ja) 電力変換装置
JP4336718B2 (ja) 半導体装置
JP6827347B2 (ja) 半導体装置
JP5988882B2 (ja) 半導体装置
JP6532520B1 (ja) 電気接続部品
JP6886224B2 (ja) イグナイタ
JP7204886B2 (ja) 半導体装置、及び冷却用部材付き半導体装置
JP2008098041A (ja) 電子部品
JP6743439B2 (ja) 半導体装置および半導体装置の製造方法
KR101598566B1 (ko) 내진동성이 향상된 정류기를 가지는 차량용 발전기
JP5496304B2 (ja) 半導体装置
JP2003115421A (ja) 電解コンデンサ用封口板
JP2009103593A (ja) ノックセンサ
JP2021150594A (ja) 半導体装置
JP2013110234A (ja) 樹脂封止型パワー半導体モジュール
JP2009218440A (ja) 半導体モジュール
JP2006033980A (ja) モータ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170619

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20170619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180904

R150 Certificate of patent or registration of utility model

Ref document number: 6400206

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250