JP6332089B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP6332089B2
JP6332089B2 JP2015052098A JP2015052098A JP6332089B2 JP 6332089 B2 JP6332089 B2 JP 6332089B2 JP 2015052098 A JP2015052098 A JP 2015052098A JP 2015052098 A JP2015052098 A JP 2015052098A JP 6332089 B2 JP6332089 B2 JP 6332089B2
Authority
JP
Japan
Prior art keywords
substrate
layer
group iii
iii nitride
carrier gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015052098A
Other languages
English (en)
Other versions
JP2016174014A (ja
Inventor
隆弘 藤井
隆弘 藤井
正芳 小嵜
正芳 小嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015052098A priority Critical patent/JP6332089B2/ja
Publication of JP2016174014A publication Critical patent/JP2016174014A/ja
Application granted granted Critical
Publication of JP6332089B2 publication Critical patent/JP6332089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、結晶成長前のIII 族窒化物半導体からなる基板に異物が付着しないようにする基板処理方法に関する。また、耐圧歩留りを向上させることができるIII 族窒化物半導体からなる半導体素子の製造方法である。
近年、GaN基板を用いたIII 族窒化物半導体からなるパワーデバイス、高周波デバイスなどが盛んに研究開発されている。
GaN基板上にIII 族窒化物半導体を成長させて半導体素子を作製すると、多数のピットが発生し、そのピットがリークパスとなるためにリーク電流が大きい。ピットの発生原因はGaN基板上に付着した異物(たとえばIII 族窒化物半導体の雑晶や炭化物など結晶成長により生じる副生成物)であると考えられる。したがって、GaN基板を用いたIII 族窒化物半導体からなる半導体素子のリーク電流を抑制して耐圧歩留りを向上させるためには、GaN基板上の異物を低減する必要がある。
特許文献1には、ウェハ表面に対して平行に不活性ガスを流し、ウェハ表面に付着した異物を除去することが記載されている。
特許文献2には、MOCVD装置内に基板を配置する前に10m/s以上の流速で不活性ガスを流し、MOCVD装置内の異物を吹き飛ばして除去することが記載されている。これにより、MOCVD装置内の異物が基板に付着することを防止している。
特開2006−140492号公報 特開2006−318959号公報
しかし、成長基板としてGaN基板を用いる場合、従来のクリーニング方法ではGaN基板上に付着した異物を取りづらいという問題があった。
そこで本発明は、III 族窒化物半導体からなる基板に異物が付着するのを軽減することを目的とする。
第1発明は、III 族窒化物半導体からなる基板を気相成長装置内に配置する前に、気相成長装置内をIII 族窒化物半導体の成長温度以上に加熱しながら、気相成長装置内にガス流入口からキャリアガスを導入し、そのキャリアガスのガス流入口における流速を、第1の流速と第1の流速よりも遅い第2の流速とを交互に繰り返して周期的に脈動させる第1工程と、基板を気相成長装置内に配置した後、基板上にIII 族窒化物半導体を結晶成長させる前に、気相成長装置内をIII 族窒化物半導体の成長温度以下として気相成長装置内を真空引きし、その後キャリアガスを供給してIII 族窒化物半導体を成長させる成長圧力に戻す第2工程と、第2工程後、前記基板上にIII 族窒化物半導体からなる半導体層を形成する第3工程と、を有することを特徴とする半導体素子の製造方法である
第1工程は、前記気相成長装置内を加熱しながら行うとよい。基板上に異物が付着するのをより軽減することができる。
第1工程における不活性ガスの流速の脈動は、第1の流速と前記第1の流速よりも遅い第2の流速とを交互に繰り返して周期的に脈動させるものとすることができる。このとき、繰り返し回数を5〜50回とするのがよい。また、第1の流速と第2の流速との差を1〜50m/sとするのがよい。また第1の流速を50m/s以下とするのがよい。いずれの場合も、基板上への異物の付着をより軽減するのに有効である。
第2工程における真空引きは、減圧速度を4×103 Pa/min以下とするとよい。また、気相成長装置内の圧力が2×10-3Pa以下となるまで行うとよい。いずれの場合も、基板上に付着した異物をより効率的に除去することができる。
第2工程において真空引き後に成長圧力まで戻す際の不活性ガスの流速は、50cm/s以下とするのがよい。異物が飛散して基板上に付着するのを防止することができるためである。
第2工程は、気相成長装置内をIII 族窒化物半導体の成長温度以下として行うとよい。成長温度よりも高いと、異物が固まって取りづらくなるためである。
第1工程後、第2工程の前に、不活性ガス雰囲気で基板を熱処理する第3工程を有するとよい。基板上に付着した異物をさらに除去することができるためである。
(削除)
本発明によれば、不活性ガスの脈動による圧力差によって結晶成長装置内壁の異物を剥離させることができ、結晶成長装置内に浮遊する異物を除去することができる。そのため、結晶成長装置内に基板を配置した際に基板に異物が付着するのを防止することができる。
また、その後の真空引きによって、基板上に堆積した異物を基板から除去することができる。
したがって、本発明によれば基板上に付着した異物が低減された状態でIII 族窒化物半導体を成長させることができる。また、その基板を用いてIII 族窒化物半導体からなる半導体素子を作製すれば、基板上の異物が低減されているため耐圧歩留りを向上させることができる。
実施例1のショットキーバリアダイオードの構成を示した図。 基板処理工程を示したフローチャート。 キャリアガスの流速と時間との関係について示したグラフ。 ピット数と繰り返し回数の関係を示したグラフ。 ピット数と減圧速度との関係を示したグラフ。 ピット数とキャリアガスの流速との関係を示したグラフ。 実施例2のMOSFETの構成を示した図。 実施例2のMOSFETの製造工程を示した図。 実施例3の基板処理工程を示したフローチャート。
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
図1は、実施例1のショットキーバリアダイオードの構成を示した図である。図1のように、実施例1のショットキーバリアダイオードは、基板10と、基板10上に接して位置するn層11と、n層11上に接して位置するショットキー電極12と、基板10の裏面(n−GaN層11形成側とは反対側の面)に接して位置するオーミック電極13と、を有している。基板10主面に垂直な方向に導通を取る縦型の素子である。
基板10は、主面をc面とする直径2インチ以上の基板を個々の素子ごとに分割したものであり、たとえば3mm角である。また、基板10は、Si濃度が1×1018/cm3 以上のn−GaNからなり、厚さ300〜500μmである。
n層11は、基板10上に接して位置する。n層11は、Si濃度が1×1016/cm3 以下、C(炭素)濃度が1×1016/cm3 以下のn−GaNからなる厚さ10〜15μmの層である。
ショットキー電極12は、n層11上に接して位置する。ショットキー電極12は、n層11に対してショットキー接合する導電性材料からなり、たとえばNiである。
オーミック電極13は、基板10裏面に接して位置する。オーミック電極13は、基板10に対してオーミック接合する導電性材料からなり、たとえば、基板10裏面側から順に、Ti、Alを積層した材料である。
次に、実施例1のショットキーバリアダイオードの製造工程について説明する。
まず、基板10上にn−GaN層11を形成する前に、以下のようにして基板処理を行う。図2は、基板処理工程を示したフローチャートである。この図2のフローチャートに基づいて、基板処理工程を説明する。
[ステップS10]
まず、結晶成長用の基板10をMOCVD装置内に配置する前に、MOCVD装置内に結晶成長において使用するキャリアガスを供給する。III 族窒化物半導体の結晶成長ではキャリアガスとしてH2 、N2 を用いるので、そのどちらか、あるいは混合ガスを用いる。なお、キャリアガスに限らず不活性ガスであればよい。たとえばAr、Ne、Krなどの希ガスを用いてもよいし、希ガスとキャリアガスの混合ガスを用いてもよい。ただし、半導体素子の製造プロセスとの整合性の点でキャリアガスを用いるのがよい。
また、MOCVD装置内の圧力(静圧)は常圧とする。ただし、減圧あるいは加圧して行ってもよい。また、MOCVD装置内の温度(サセプタの温度)は常温としてもよいが、加熱して常温より高い温度とする方が望ましく、たとえばIII 族窒化物半導体の成長温度(およそ1050℃)以上とすることが望ましい。より望ましいのは1100〜1200℃である。
ここで、キャリアガスの流速は、図3のように周期的に脈動させる(ステップS10)。より詳細には、流速を10m/sで維持する期間(流速が最大値Vmaxを取る期間)をT1、その後10m/sから0m/sに流速を減少させる期間をT2、その後流速を0m/sで維持する期間(流速が最小値Vminを取る期間)をT3、その後0m/sから10m/sに流速を増加させる期間をT4とし、このT1からT4までの期間を1周期Tとして、これを所定回数繰り返す。なお、流速はMOCVD装置へのガス流入口における値(ガス供給管内での値)である。
このようにステップS10では、基板10をMOCVD装置内に配置する前の段階で、MOCVD装置内にキャリアガスを導入し、そのキャリアガスの流速を脈動させることにより、MOCVD装置内の圧力を変動させている。そして、その圧力変動による圧力差で、MOCVD装置の内壁に存在する異物を剥離させることができる。剥離した異物やMOCVD装置内に浮遊している異物は、キャリアガスとともにMOCVD装置から排出され、一部の異物はMOCVD装置の底部に堆積する。したがって、MOCVD装置内に基板10を配置した際に、MOCVD装置の内壁(底部以外)から異物が剥離して基板10上に付着したり、MOCVD装置内の雰囲気中に浮遊する異物が落下して基板10上に付着することが軽減されている。特に、ステップS10においてMOCVD装置内を加熱しながら行えば、異物の付着をより軽減することができて望ましい。
基板10上に異物が堆積するのをより軽減するためには、キャリアガスの脈動に関する条件を以下の通りとすることが望ましい。
期間T1〜T4は、それぞれ1〜10sとするのが望ましい。期間T1〜T4はそれぞれ等しくなくてもよい。より望ましくは1〜5s、さらに望ましくは1〜2sである。
期間T2、T4はなるべく短い時間とするのがよく、使用するMOCVD装置において設定可能な範囲で最小の値とするのがよい。圧力変化率がより大きくなり、MOCVD装置の内壁から異物が剥離しやすくなるためである。期間T2、T4において流速は必ずしも直線的に変化させる必要はない。また、期間T1、T3は等しくすることが望ましい。また、期間T1、T3の一方または双方を0sとしてもよい。つまり、流速が10m/sに達したらすぐに流速を減少させてもよく、流速が0m/sに達したらすぐに流速を増加させてもよい。
繰り返し回数は5〜50回とするのが望ましい。5回未満ではMOCVD装置内に基板10を配置した後に基板10上に異物が堆積してしまうのを十分に低減できず、歩留りを改善することができない。また、50回より多いと低減効果が飽和してしまい、製造時間や原料コストを考慮すると50回以下がよいためである。より望ましくは5〜20回であり、さらに望ましくは7〜15回である。
実施例1では流速の最大値Vmaxを10m/sとしているが、これに限るものではない。流速の最大値Vmaxは50m/s以下とすることが望ましい。50m/sよりも速いと、異物がMOCVD装置内で飛散してしまう可能性があり望ましくない。流速の最大値Vmaxのより望ましい範囲は10〜50m/sであり、さらに望ましくは30〜50m/sである。また、実施例1では流速の最小値Vminを0m/sとしているが、流速の最小値Vminは、0m/s以上であって、流速差ΔV(流速の最大値Vmaxと最小値Vminの差)が次の範囲内であればよい。
流速差ΔVは、1〜50m/sとすることが望ましい。流速差ΔVが大きいほどMOCVD装置内の圧力差(圧力の最大値と最小値の差)も大きくなり、MOCVD装置の内壁に付着した異物を効率的に剥離させることができるためである。より望ましくは10〜50m/s、さらに望ましくは40〜50m/sである。
なお、実施例1ではキャリアガスを速い流速と遅い流速とを交互に切り換えて周期的に脈動させているが、脈動させるのであれば周期的であっても非周期的であってもよい。たとえば、速い流速と遅い流速との間に中間の流速を挟んだ周期的な脈動であってもよい。また、たとえば、図3の流速の時間波形において、繰り返し毎に期間T1や期間T3を異ならせることで非周期的な脈動としたり、VmaxやVminを異ならせることで非周期的な脈動としてもよい。また、図3のように実施例1ではキャリアガスの供給初期は5m/sで一定とし、その後に流速を脈動させているが、初期から周期的に脈動させてもよい。
[ステップS20]
次に、MOCVD装置内へのキャリアガスの供給を停止して、基板10をMOCVD装置内に配置する(ステップS20)。なお、ステップS10の工程を加熱しながら行った場合には、常温まで降温してから基板10の配置を行う。
[ステップS30]
次に、MOCVD装置内をドライポンプを用いて4×103 Pa/min以下の速度で2Paまで真空引きし、その後さらにターボ分子ポンプを用いて2×10-3Pa以下まで真空引きする(ステップS30)。そして、2×10-3Pa以下の状態を1〜10分間維持する。これにより、基板10に付着していた異物を剥離させて除去する。
なお、真空引きは常温でなくともよく、III 族窒化物半導体の成長温度(およそ1050℃)以下とすればよい。III 族窒化物半導体の成長温度より高い温度とすると、基板10上に付着した異物が固まって取れなくなってしまうため望ましくない。
また、真空引きにおいては、基板10上の異物を低減するために圧力を低下させる速度(減圧速度)はなるべく遅いことが望ましい。そこで実施例1では4×103 Pa/min以下の速度で真空引きをしている。また、減圧速度が遅すぎると目的とする圧力に達するまでの時間がかかりすぎてしまうため、1×103 Pa/min以上とすることが望ましい。より望ましくは1×103 Pa/min以上3×103 Pa/min以下である。
また、ステップS30では2×10-3Pa以下まで真空引きしているが、圧力は低いほど望ましく、1×10-3Pa以下とするのが望ましい。基板10上の異物をより低減することができる。さらに望ましくは5×10-4Pa以下である。また、手間やコストなどを考えると4×10-4Pa以上とすることが望ましい。
また、2×10-3Pa以下の状態を維持する時間は、5〜10分間とすることがより望ましい。基板10上の異物をより効率的に低減することができる。
[ステップS40]
次に、流速0.5cm/sでキャリアガスを供給して次工程のIII 族窒化物半導体の成長圧力まで戻す(ステップS40)。これにより、MOCVD装置内に残留する異物が飛散して基板10上に付着しないようにする。
なお、成長圧力まで戻すときのキャリアガスの流速は0.5cm/sに限るものではないが、なるべく遅いことが望ましい。基板10上に付着する異物の数をより低減できるためである。従来よりも異物の数を低減するためにはキャリアガスの流速を50cm/s以下とする必要がある。また、歩留りを十分に改善するためには1cm/s以下とすることが望ましく、0.5cm/s以下とすることがより望ましい。
以上の基板処理によれば、基板10をMOCVD装置内に配置する前に、キャリアガスをMOCVD装置内に導入してガス流を脈動させているため、その脈動による圧力差によってMOCVD装置の内壁に付着した異物を剥離させて除去することができ、またMOCVD装置内に浮遊する異物を除去することができる。その結果、MOCVD装置内に基板10を配置した際に基板10に異物が付着するのを防止することができる。また、MOCVD装置内に基板10を配置した際に基板10上にすでに異物が付着していたとしても、真空引きすることにより基板10上に堆積した異物を除去することができる。
具体的には、従来は基板10上にIII 族窒化物半導体を形成すると異物に起因してIII 族窒化物半導体にウェハあたり100個程度のピットが発生したが、この基板処理を用いることで10個程度まで低減することができる。
続いて、原料ガスとドーパントガスをMOCVD装置内に供給し、基板10上に、n層11を形成する。MOCVD法において用いる原料ガスは、窒素源として、アンモニア(NH3 )、Ga源として、トリメチルガリウム(Ga(CH3 3 )、n型ドーパントガスとして、シラン(SiH4 )、キャリアガスとしてH2 である。
n層11の形成において、圧力は25〜100kPa、温度は、900〜1050℃、V/III比(トリメチルガリウム供給量に対するアンモニア供給量の比)は、2500〜10000とした。このような条件で成長させることで、C濃度を1×1016/cm3 以下とすることができ、耐圧性能の向上を図ることができる。また、Si濃度が1×1016/cm3 以下となるように、シランの供給量を調整する。
次に、MOCVD装置からウェハを取り出して蒸着装置内に配置し、n層11上にショットキー電極12、基板10裏面にオーミック電極13をそれぞれ蒸着によって形成する。以上により、図1示す実施例1のショットキーバリアダイオードを作製する。
上記製造方法により製造された実施例1のショットキーバリアダイオードは、基板10上の異物が低減された状態でn層11が形成されたため、異物に起因してn層11にピットが発生するのを低減することができる。その結果、1のウェハから得られるすべての素子で均一な耐圧性を得ることができ、耐圧歩留りを向上させることができる。
[実験例1]
実施例1の基板処理のステップS10において、キャリアガスを周期的に脈動させる際の繰り返し回数を変化させ、実施例1の基板処理後に基板10上にn層11を形成したときの、1ウェハあたりのn層11のピット数を測定した。
図4は、ピット数と繰り返し回数の関係を示したグラフである。図4のように、繰り返し回数が増加するとピット数は双曲線的に減少することがわかった。繰り返し回数が5回までは繰り返し回数の増加に伴いピット数は大きく減少し、繰り返し回数が5回より多く20回あたりまではゆるやかにピット数が減少し、20回以降はピット数の減少は非常にゆるやかであった。したがって効率的にピット数を減少させるためには繰り返し回数は5回以上がよいことがわかった。また、図4のように繰り返し回数が多くなるとピット数の低減効果は飽和していくため、製造時間や原料コストを考慮すれば繰り返し回数は50回以下とすることがよいとわかった。
[実験例2]
実施例1の基板処理のステップS30において、真空引きする際の減圧速度を変化させ、実験例1と同様にしてピット数を測定した。
図5は、ピット数と減圧速度との関係を示したグラフである。減圧速度は1分あたりの圧力の変化量で単位はPa/minである。また、減圧速度は平均値であり、常圧から2Paまでの圧力変化を、それに要した時間で割った値である。図5のように、減圧速度が小さいほどピット数が減少することがわかった。この結果から、真空引きする際の減圧速度はなるべく小さいことが望ましいことがわかった。たとえば、4×103 Pa/min以下の減圧速度とすればよい。
[実験例3]
実施例1の基板処理のステップS40において、成長圧力まで戻す際のキャリアガスの流速を変化させて、実験例1と同様にしてピット数を測定した。
図6は、ピット数とキャリアガスの流速との関係を示したグラフである。図6のように、流速の増加に伴いピット数が増加することがわかった。2インチ基板でチップサイズが3mm角の場合、90%以上の歩留りを得るにはピット数が2個以下である必要があるが、図6からそのためにはキャリアガスの流速が0.5cm/s以下であればよいことがわかった。
図7は、実施例2のパワーMOSFETの構成を示した図である。実施例2のパワーMOSFETは、基板10と、基板10上に順に積層された第1のn層21、p層22、第2のn層23と、ドレイン電極24、ゲート電極25、ソース電極26、pボディ電極27と、ゲート絶縁膜28と、を有している。なお、基板10は実施例1と同様である。
第1のn層21は、基板10上に接して位置する厚さ10〜15μmのn−GaNからなる層である。Si濃度は1×1016/cm3 以下、C(炭素)濃度は1×1016/cm3 以下である。
p層22は、第1のn層21上に接して位置する厚さ0.5〜1μmのp−GaNからなる層である。Mg濃度は1×1018〜1×1020/cm3 である。
第2のn層23は、p層22上の一部領域に接して位置する厚さ0.1〜0.5μmのn−GaNからなる層である。Si濃度は1×1018/cm3 以上、C(炭素)濃度は1×1016/cm3 以下である。また、第2のn層23の一部領域には、深さが第1のn層21に達する溝29が形成されていて、その溝29の底面29aには第1のn層21が露出し、側面29bには第1のn層21、p層22、第2のn層23が露出している。
ドレイン電極24は、基板10裏面(第1のn層21側とは反対側の面)に接して位置しており、たとえば基板10裏面側から順にTi、Alを積層した材料からなる。
ゲート絶縁膜28は、第2のn層23表面から溝29側面29b、さらに溝29底面29aと連続して膜状に設けられている。ゲート絶縁膜28は、たとえばSiO2 、Al2 3 、AlN、SiNなどからなる。
ゲート電極25は、ゲート絶縁膜28を介して第2のn層23表面から溝29側面29b、さらに溝29底面29aと連続して設けられている。ゲート電極25は、たとえばAlなどからなる。
pボディ電極27は、p層22の表面(第1のn層21側の面)のうち、第2のn層23が形成されずに露出した領域に接して位置している。pボディ電極27は、たとえばpボディ電極27側から順にV、Alを積層した材料からなる。
ソース電極26は、第2のn層23上に位置している。ソース電極26は、たとえばドレイン電極24と同一材料である。
実施例2のパワーMOSFETは、溝29側面29bに露出するp層22側面をチャネルとして動作し、ゲート電極25への電圧印加によってドレイン電極24とソース電極26との間の電流を制御するトレンチゲート型の構造である。実施例2のパワーMOSFETでは、第1のn層21および第2のn層23のC濃度を1×1016/cm3 以下とすることにより耐圧性能の向上を図っている。
次に、実施例2のMOSFETの製造工程について、図8を参照に説明する。
まず、基板10上に半導体層を形成する前に、実施例1と同様に基板処理を行う。すなわち、図2のフローチャートに示した工程を行う。これにより、基板10上にIII 族窒化物半導体を成長させる前に基板10上の異物を十分に低減する。
続いて、原料ガスとドーパントガスをMOCVD装置内に供給し、基板10上に、第1のn層21、p層22、第2のn層23の順に積層する(図8(a)参照)。MOCVD法において用いる原料ガスは、窒素源として、アンモニア(NH3 )、Ga源として、トリメチルガリウム(Ga(CH3 3 )、n型ドーパントガスとして、シラン(SiH4 )、p型ドーパントガスとしてシクロペンタジエニルマグネシウム(Mg(C5 5 2 )、キャリアガスとしてH2 である。
第1のn層21および第2のn層23の形成において、圧力は25〜100kPa、温度は、900〜1050℃、V/III比(トリメチルガリウム供給量に対するアンモニア供給量の比)は、2500〜10000とした。このような条件で成長させることで、C濃度を1×1016/cm3 以下とすることができ、耐圧性能の向上を図ることができる。また、第1のn層21の形成において、Si濃度が1×1016/cm3 以下となるように、第2のn層23の形成において、Si濃度が1×1018/cm3 以上となるように、シランの供給量を調整する。
また、p層22の形成において、圧力は25〜100kPa、温度は、900〜1050℃、V/III比は1〜500とするのがよい。このような条件で成長させることで、C濃度を5×1016/cm3 以上とすることができ、チャネル移動度の向上を図ることができる。また、Mg濃度が1×1018〜1×1020/cm3 となるようにシクロペンタジエニルマグネシウムの供給量を調整する。
次に、MOCVD装置からウェハを取り出してドライエッチング装置内に配置し、第2のn層23の一部をドライエッチングしてp層22表面を一部露出させる。また、第2のn層23の一部領域を第1のn層21に達する深さまでエッチングして溝29を形成する(図8(b)参照)。
次に、ドライエッチング装置からウェハを取り出してアニール装置内に配置し、窒素雰囲気で700〜900℃で5〜60分間、熱処理を行う。これによりp層22のMgを活性化させ、p層22をp型化する。
次に、アニール装置からウェハを取り出して蒸着装置内に配置し、溝29の底面29a、側面29b、および第2のn層23表面の溝29近傍の領域に連続してゲート絶縁膜28を蒸着により形成し(図8(c)参照)、さらに基板10裏面、p層22上、第2のn層23上にドレイン電極24、pボディ電極27、ソース電極26を形成する。また、ゲート絶縁膜28を介して、溝29の底面29a、側面29b、および第2のn層23表面の溝29近傍の領域に連続してゲート電極25を形成する。以上により図7に示す実施例2のパワーMOSFETを作製する。
実施例2のパワーMOSFETは、基板10上に第1のn層21を形成する前に、実施例1と同様に基板処理をしている。そのため、基板10上の異物が低減された状態で第1のn層21を形成することができ、異物に起因して第1のn層21、p層22、第2のn層23にピットが発生するのを低減することができる。その結果、1のウェハから得られるすべての素子で均一な耐圧性を得ることができ、耐圧歩留りを向上させることができる。
実施例3は、図9のように、実施例1、2の図2の基板処理においてステップS20とステップS30との間に基板10を加熱して熱処理する工程を加えたものである(ステップS25)。熱処理はキャリアガス雰囲気、圧力10k〜101kPa、200〜1050℃で0.5〜5分間行う。キャリアガス雰囲気に限らず不活性ガスで行ってもよい。
この基板熱処理を行うことで、基板10上に異物が付着するのをさらに抑制することができるため、半導体素子の耐圧歩留りをさらに向上させることができる。
より望ましい基板10の熱処理条件は以下の通りである。圧力は30k〜50kPaとすることがより望ましく、さらに望ましくは30k〜40kPaである。温度は500〜1050℃とすることがより望ましく、さらに望ましくは800〜1050℃である。熱処理時間は1〜5分間とすることがより望ましく、さらに望ましくは3〜5分間である。
[各種変形例]
実施例1〜3ではIII 族窒化物半導体の成長基板としてGaNからなる基板を用いたが、本発明はこれに限るものではなく、III 族窒化物半導体からなる基板であればよい。GaN以外にたとえば、AlN、InN、AlGaN、InGaN、AlGaInNなどの基板を用いてもよい。また、実施例では基板にn型不純物をドープしているが、ノンドープやp型不純物ドープであってもよい。
また、実施例1〜3では、気相成長装置としてMOCVD装置を用いてIII 族窒化物半導体を結晶成長させているが、III 族窒化物半導体の気相成長装置として従来知られている他のものを用いる場合についても、本発明を適用することができる。たとえば、HVPE装置である。
また、実施例1ではショットキーバリアダイオード、実施例2ではパワーMOSFETの例を示したが、本発明は任意の半導体素子に適用することができる。たとえば、LED、LDなどの発光素子や、バイポーラトランジスタなどにも本発明は適用することができ、実施例1、2と同様に1のウェハから得られるすべての素子で均一な耐圧性を得ることができ、耐圧歩留りを向上させることができる。
本発明によれば、III 族窒化物半導体素子の耐圧歩留りを向上させることができるため、パワーデバイスなどに有効である。
10:基板
11:n層
12:ショットキー電極
13:オーミック電極
21:第1のn層
22:p層
23:第2のn層
24:ドレイン電極
25:ゲート電極
26:ソース電極
27:pボディ電極
28:ゲート絶縁膜
29:溝

Claims (8)

  1. III 族窒化物半導体からなる基板を気相成長装置内に配置する前に、前記気相成長装置内をIII 族窒化物半導体の成長温度以上に加熱しながら、前記気相成長装置内にガス流入口からキャリアガスを導入し、そのキャリアガスの前記ガス流入口における流速を、第1の流速と前記第1の流速よりも遅い第2の流速とを交互に繰り返して周期的に脈動させる第1工程と、
    前記基板を前記気相成長装置内に配置した後、前記基板上にIII 族窒化物半導体を結晶成長させる前に、前記気相成長装置内をIII 族窒化物半導体の成長温度以下として前記気相成長装置内を真空引きし、その後キャリアガスを供給してIII 族窒化物半導体を成長させる成長圧力に戻す第2工程と、
    前記第2工程後、前記基板上にIII 族窒化物半導体からなる半導体層を形成する第3工程と、
    を有することを特徴とする半導体素子の製造方法
  2. 前記第1工程におけるキャリアガスの流速の周期的な脈動は、繰り返し回数を5〜50回とする、ことを特徴とする請求項1記載の半導体素子の製造方法
  3. 前記第1の流速と前記第2の流速との差を1〜50m/sとすることを特徴とする請求項1または請求項2に記載の半導体素子の製造方法
  4. 前記第1の流速は、50m/s以下とすることを特徴とする請求項1ないし請求項のいずれか1項に記載の半導体素子の製造方法
  5. 前記第2工程における真空引きは、減圧速度を4×103 Pa/min以下とする、ことを特徴とする請求項1ないし請求項のいずれか1項に記載の半導体素子の製造方法
  6. 前記第2工程における真空引きは、前記気相成長装置内の圧力が2×10-3Pa以下となるまで行う、ことを特徴とする請求項1ないし請求項のいずれか1項に記載の半導体素子の製造方法
  7. 前記第2工程において真空引き後に前記成長圧力まで戻す際のキャリアガスの前記ガス流入口における流速は、50cm/s以下とすることを特徴とする請求項1ないし請求項のいずれか1項に記載の半導体素子の製造方法
  8. 前記第1工程後、前記第2工程の前に、キャリアガス雰囲気で前記基板を熱処理する第工程を有する、ことを特徴とする請求項1ないし請求項のいずれか1項に記載の半導体素子の製造方法
JP2015052098A 2015-03-16 2015-03-16 半導体素子の製造方法 Active JP6332089B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015052098A JP6332089B2 (ja) 2015-03-16 2015-03-16 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015052098A JP6332089B2 (ja) 2015-03-16 2015-03-16 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2016174014A JP2016174014A (ja) 2016-09-29
JP6332089B2 true JP6332089B2 (ja) 2018-05-30

Family

ID=57009754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015052098A Active JP6332089B2 (ja) 2015-03-16 2015-03-16 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP6332089B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3695205B2 (ja) * 1999-03-08 2005-09-14 豊田合成株式会社 GaN系の半導体素子
JP2003007625A (ja) * 2001-06-26 2003-01-10 Hitachi Kokusai Electric Inc 基板処理装置
JP3902082B2 (ja) * 2002-07-03 2007-04-04 株式会社日立国際電気 半導体製造装置
WO2005093799A1 (ja) * 2004-03-29 2005-10-06 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置
JP2006165317A (ja) * 2004-12-08 2006-06-22 Elpida Memory Inc 半導体製造装置のクリーニング方法
JP5344663B2 (ja) * 2007-06-11 2013-11-20 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
JP2009302353A (ja) * 2008-06-16 2009-12-24 Panasonic Corp 半導体製造装置
US8110889B2 (en) * 2009-04-28 2012-02-07 Applied Materials, Inc. MOCVD single chamber split process for LED manufacturing
JP5848788B2 (ja) * 2014-02-12 2016-01-27 株式会社日立国際電気 基板処理装置、半導体製造方法、基板処理方法

Also Published As

Publication number Publication date
JP2016174014A (ja) 2016-09-29

Similar Documents

Publication Publication Date Title
JP6120204B2 (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JPWO2010050021A1 (ja) 化合物半導体装置及びその製造方法
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP2012015305A (ja) 半導体装置の製造方法
JP4822457B2 (ja) 半導体装置の製造方法
JP2010239066A (ja) 半導体装置の製造方法
JP6783063B2 (ja) 窒化物半導体テンプレートおよび窒化物半導体積層物
JP6760556B2 (ja) 半導体基板の製造方法
WO2018098952A1 (zh) 氮化镓基外延结构、半导体器件及其形成方法
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP6101565B2 (ja) 窒化物半導体エピタキシャルウェハ
JP6332089B2 (ja) 半導体素子の製造方法
WO2014038105A1 (ja) エピタキシャルウェハ及びその製造方法
JP2018101701A (ja) 半導体基板およびその製造方法
JP2015185809A (ja) 半導体基板の製造方法及び半導体装置
JP6735588B2 (ja) 窒化物半導体テンプレート、窒化物半導体積層物、窒化物半導体テンプレートの製造方法、および窒化物半導体積層物の製造方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2008227039A (ja) 半導体装置
JP2018163956A (ja) 窒化物半導体層の成長方法
JP5744784B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
JP2014229781A (ja) 半導体装置及びその製造方法
JP6819009B2 (ja) 半導体基板の製造方法
CN114530491A (zh) 半导体外延结构及其制备方法和半导体器件
JP7380423B2 (ja) 半導体装置の製造方法
JP2020136683A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180416

R150 Certificate of patent or registration of utility model

Ref document number: 6332089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150