JP6222319B2 - 無線icデバイス、それを備えた樹脂成型体、それを備えた通信端末装置 - Google Patents
無線icデバイス、それを備えた樹脂成型体、それを備えた通信端末装置 Download PDFInfo
- Publication number
- JP6222319B2 JP6222319B2 JP2016177810A JP2016177810A JP6222319B2 JP 6222319 B2 JP6222319 B2 JP 6222319B2 JP 2016177810 A JP2016177810 A JP 2016177810A JP 2016177810 A JP2016177810 A JP 2016177810A JP 6222319 B2 JP6222319 B2 JP 6222319B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- wireless
- antenna coil
- circuit board
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/04—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the shape
- G06K19/041—Constructional details
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07724—Physical layout of the record carrier the record carrier being at least partially made by a molding process
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07773—Antenna details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13199—Material of the matrix
- H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13298—Fillers
- H01L2224/13299—Base material
- H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/142—HF devices
- H01L2924/1421—RF devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
Description
第1主面と前記第1主面に対向する第2主面とを有する素体と、
前記素体に埋設され、第1入出力端子と第2入出力端子とを備えたRFIC素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第1入出力端子に接続され、他端が前記第2入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第2主面に形成された2つの配線パターンを含み、
前記2つの配線パターンは、前記回路基板から前記素体の前記第2主面に延設され、かつ、前記素体に埋設された第1導体及び第2導体を介して、前記RFIC素子の前記第1入出力端子および前記第2入出力端子にそれぞれ接続されている。
前記無線ICデバイスは、
第1主面と前記第1主面に対向する第2主面とを有する素体と、
前記素体に埋設され、第1入出力端子と第2入出力端子とを備えたRFIC素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第1入出力端子に接続され、他端が前記第2入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第2主面に形成された2つの配線パターンを含み、
前記2つの配線パターンは、前記回路基板から前記素体の前記第2主面に延設され、かつ、前記素体に埋設された第1導体及び第2導体を介して、前記RFIC素子の前記第1入出力端子および前記第2入出力端子にそれぞれ接続されている。
前記無線ICデバイスは、
第1主面と前記第1主面に対向する第2主面とを有する素体と、
前記素体に埋設され、第1入出力端子と第2入出力端子とを備えたRFIC素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第1入出力端子に接続され、他端が前記第2入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第2主面に形成された2つの配線パターンを含み、
前記2つの配線パターンは、前記回路基板から前記素体の前記第2主面に延設され、かつ、前記素体に埋設された第1導体及び第2導体を介して、前記RFIC素子の前記第1入出力端子および前記第2入出力端子にそれぞれ接続されている。
第1主面と前記第1主面に対向する第2主面とを有する素体と、
前記素体に埋設され、第1入出力端子と第2入出力端子とを備えたRFIC素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第1入出力端子に接続され、他端が前記第2入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第2主面に形成された2つの配線パターンを含み、
前記2つの配線パターンは、前記回路基板から前記素体の前記第2主面に延設され、かつ、前記素体に埋設された第1導体及び第2導体を介して、前記RFIC素子の前記第1入出力端子および前記第2入出力端子にそれぞれ接続されている。
前記2つの配線パターンを含む第1配線パターンと、
前記素体の前記第1主面及び前記第2主面に達する第1端と第2端とを有し、かつ前記第1端が前記第1配線パターンに接続された第1金属ピンと、
前記素体の前記第1主面及び前記第2主面に達する第3端と第4端とを有し、かつ前記第3端が前記第1配線パターンに接続された第2金属ピンと、
前記素体の前記第1主面側に形成され、前記第1金属ピンの前記第2端と前記第2金属ピンの前記第4端とに接続された第2配線パターンと、
を有してもよい。
前記RFIC素子の前記第1入出力端子は、前記回路基板に形成された接続端子を介して前記第1導体に接続され、
前記RFIC素子の前記第2入出力端子は、前記回路基板に形成された接続端子を介して前記第2導体に接続されてもよい。
前記RFIC素子は、前記回路基板の前記第2面に実装されていてもよい。
前記第1配線パターン及び前記第2配線パターンは、それぞれ複数の配線パターンを有し、
前記第1金属ピン及び前記第2金属ピンは、それぞれ複数の金属ピンを有し、
前記アンテナコイルは、前記第1配線パターンと、前記第2配線パターンと、前記第1金属ピンと、前記第2金属ピンと、によって形成される複数のループを有するヘリカル状に形成されていてもよい。
前記第1金属ピン及び前記第2金属ピンは、それぞれY軸方向に配列され、かつZ軸方向に見て千鳥状に配置されてもよい。
前記アンテナコイルの開口面に位置するループは、前記複数のループのうち内外径が最も大きいループであってもよい。
前記無線ICデバイスは、
第1主面と前記第1主面に対向する第2主面とを有する素体と、
前記素体に埋設され、第1入出力端子と第2入出力端子とを備えたRFIC素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第1入出力端子に接続され、他端が前記第2入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第2主面に形成された2つの配線パターンを含み、
前記2つの配線パターンは、前記回路基板から前記素体の前記第2主面に延設され、かつ、前記素体に埋設された第1導体及び第2導体を介して、前記RFIC素子の前記第1入出力端子および前記第2入出力端子にそれぞれ接続されている。
前記無線ICデバイスは、
第1主面と前記第1主面に対向する第2主面とを有する素体と、
前記素体に埋設され、第1入出力端子と第2入出力端子とを備えたRFIC素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第1入出力端子に接続され、他端が前記第2入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第2主面に形成された2つの配線パターンを含み、
前記2つの配線パターンは、前記回路基板から前記素体の前記第2主面に延設され、かつ、前記素体に埋設された第1導体及び第2導体を介して、前記RFIC素子の前記第1入出力端子および前記第2入出力端子にそれぞれ接続されている。
[全体構成]
図1は、本発明に係る実施の形態1の無線ICデバイス101の斜視図である。図1中の直交X,Y,Z座標系において、X軸方向は無線ICデバイス101の幅方向を示し、Y軸方向は無線ICデバイス101の厚さ方向を示し、Z軸方向は無線ICデバイス101の高さ方向を示す。図2は、無線ICデバイス101の平面図である。図3は、無線ICデバイスの底面図である。図4は、無線ICデバイス101の概略構成図である。
素体70は、回路基板1、RFIC素子61、アンテナコイル等を保護するものである。図1に示すように、素体70は、直方体の形状を有している。具体的には、素体70は、第1主面VS1と、第1主面VS1に対向する第2主面VS2と、第1主面VS1と第2主面VSとに連接する第1側面VS3と、第1主面VS1と第2主面VSとに連接する第2側面VS4と、を有する。実施の形態1において、素体70は、例えば、エポキシ系の樹脂などで作られた樹脂部材である。
アンテナコイルは、第1配線パターン20A〜20Gと、第1金属ピン30A〜30Fと、第2配線パターン50A〜50Fと、第2金属ピン40A〜40Fと、によって6ターンの矩形ヘリカル状に形成されている。
回路基板1は、第1面PS1及び第2面PS2を有する平板状のプリント配線板であり、素体70の中に埋設されている。図4に示すように、回路基板1の第1面PS1は、素体70の第1主面VS1側に面するように配置され、第2面PS2は、素体の第2主面VS2側に面するように配置されている。
RFIC素子61は、第1入出力端子61aと第2入出力端子61bとを有するRFICチップ(ベアチップ)がパッケージングされたものである。RFIC素子61は、回路基板1の第2面PS2側に実装される。より具体的には、図4及び図5に示すように、RFIC素子61の第1入出力端子61aは、回路基板1の第2面PS2側に形成された配線導体パターン10Aの給電端子に接続される。第2入出力端子61bは、回路基板1の第2面PS2側に形成された配線導体パターン10Bの給電端子に接続される。また、RFIC素子61は、回路基板1の第2面PS2側に形成されたNC端子にも接続される。
次に、実施の形態1に係る無線ICデバイス101における第1金属ピン30A〜30F及び第2金属ピン40A〜40Fの配置について、図7及び図8を用いて説明する。
実施の形態1に係る無線ICデバイス101の製造方法について、図9A〜9Hを用いて説明する。図9A〜9Hは、無線ICデバイス101の製造工程を順に示す図である。
実施の形態1に係る無線ICデバイス101によれば、以下の効果を奏することができる。
[全体構成]
本発明に係る実施の形態2の無線ICデバイスについて、図10を用いて説明する。
図10は、実施の形態2に係る無線ICデバイス102の概略構成を示す。なお、実施の形態2では、主に実施の形態1と異なる点について説明する。実施の形態2においては、実施の形態1と同一又は同等の構成については同じ符号を付して説明する。また、実施の形態2では、実施の形態1と重複する記載は省略する。
実施の形態2に係る無線ICデバイス102によれば、以下の効果を奏することができる。
[全体構成]
本発明に係る実施の形態3の無線ICデバイスについて、図11を用いて説明する。
図11は、実施の形態3に係る無線ICデバイス103の概略構成を示す。なお、実施の形態3では、主に実施の形態1と異なる点について説明する。実施の形態3においては、実施の形態1と同一又は同等の構成については同じ符号を付して説明する。また、実施の形態3では、実施の形態1と重複する記載は省略する。
実施の形態3に係る無線ICデバイス103によれば、以下の効果を奏することができる。
[全体構成]
本発明に係る実施の形態4の無線ICデバイスについて、図12を用いて説明する。
図12は、実施の形態4に係る無線ICデバイス104の概略構成を示す。なお、実施の形態4では、主に実施の形態1と異なる点について説明する。実施の形態4においては、実施の形態1と同一又は同等の構成については同じ符号を付して説明する。また、実施の形態4では、実施の形態1と重複する記載は省略する。
実施の形態4に係る無線ICデバイス104によれば、以下の効果を奏することができる。
[全体構成]
本発明に係る実施の形態5の無線ICデバイスについて、図13〜図15を用いて説明する。
図13は、実施の形態5に係る無線ICデバイス105の概略構成を示す。図14は、実施の形態5の無線ICデバイス105の回路図である。図15は、実施の形態5の無線ICデバイス105の底面図である。なお、実施の形態5では、主に実施の形態1と異なる点について説明する。実施の形態5においては、実施の形態1と同一又は同等の構成については同じ符号を付して説明する。また、実施の形態5では、実施の形態1と重複する記載は省略する。
図14に示すように、RWモジュールは、RW−IC素子5と、ローパスフィルタ(以下、「LPF」という)6と、整合回路7と、アンテナコイルANTと、を備える。
実施の形態5に係る無線ICデバイス105によれば、以下の効果を奏することができる。
[全体構成]
本発明に係る実施の形態6のRFIDタグ付き物品について、図16〜図17を用いて説明する。
図16は、実施の形態6に係るRFIDタグ付き物品301の斜視図である。図17は、実施の形態6に係るRFIDタグ付き物品301の正面図である。RFIDタグ付き物品301は、RFIDタグを内蔵した樹脂成型体であり、例えば、樹脂成型で作られたミニチュアカー等の玩具である。RFIDタグ付き物品301は、実施の形態1の無線ICデバイス101を備える。実施の形態6において、無線ICデバイス101は、RFIDタグとして用いられる。
実施の形態6に係るRFIDタグ付き物品301によれば、以下の効果を奏することができる。
[全体構成]
本発明に係る実施の形態7のRFIDタグ付き物品について、図19〜図21を用いて説明する。
図19は、実施形態7に係るRFIDタグ付き物品302の斜視図である。図20は、RFIDタグ付き物品302の断面図である。図21は、図20の部分拡大図である。
実施の形態7に係るRFIDタグ付き物品302によれば、以下の効果を奏することができる。
PS1 回路基板の第1面
PS2 回路基板の第2面
VS1 素体の第1主面
VS2 素体の第2主面
1 回路基板
2 粘着層
3 台座
4 磁性体
5 RW−IC素子
6 ローパスフィルタ
7 整合回路
10A,10B,10C,10D 配線導体パターン
11A,11B,11C,11D,11E 導体
12A,12B 接続端子
20A,20B,20C,20D,20E,20F,20G 第1配線パターン
30A,30B,30C,30D,30E,30F 第1金属ピン
40A,40B,40C,40D,40E,40F 第2金属ピン
50A,50B,50C,50D,50E,50F 第2配線パターン
61 RFIC素子
62,63,64,65,66,67 チップキャパシタ
68,69 コイル
70 素体
80A,80B めっき層
90A,90B 保護層
101,102,103,104,105 無線ICデバイス
120 ブースターアンテナ
121 第1コイルパターン
122 第2コイルパターン
123 絶縁体基材
130 バッテリーパック
200 回路基板
201 樹脂成型体
202 下部筐体
203 上部筐体
301,302 RFIDタグ付き物品
401 射出成型用金型
402 射出成型用樹脂
Claims (9)
- 第1主面と前記第1主面に対向する第2主面とを有する素体と、
前記素体に埋設され、前記素体の前記第1主面に面する第1面に第1入出力端子と第2入出力端子とを備えたRFIC素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第1入出力端子に接続され、他端が前記第2入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第1主面に形成された配線パターン、および、前記素体の前記第2主面に形成されると共に前記素体の第1主面に形成された前記配線パターンに接続される2つの配線パターンを含み、
前記2つの配線パターンは、前記素体の前記第2主面に面する前記回路基板の第2面から前記素体の前記第2主面に延設されると共に前記素体に埋設された第1導体及び第2導体を介して、前記RFIC素子の前記第1入出力端子および前記第2入出力端子にそれぞれ接続されており、
前記回路基板は、前記アンテナコイルの内側に配置され、前記アンテナコイルの巻回軸から見たとき、前記第2面よりも前記巻回軸に近い位置に前記第1面が位置するように、前記素体に埋設されている、
無線ICデバイス。 - 前記アンテナコイルは、
前記2つの配線パターンを含む第1配線パターンと、
前記素体の前記第1主面及び前記第2主面に達する第1端と第2端とを有し、かつ前記第1端が前記第1配線パターンに接続された第1金属ピンと、
前記素体の前記第1主面及び前記第2主面に達する第3端と第4端とを有し、かつ前記第3端が前記第1配線パターンに接続された第2金属ピンと、
前記素体の前記第1主面に形成された前記配線パターンであって、前記第1金属ピンの前記第2端と前記第2金属ピンの前記第4端とに接続された第2配線パターンと、
を有する、請求項1に記載の無線ICデバイス。 - 前記第1導体及び前記第2導体は、柱状の金属ピンで形成され、
前記RFIC素子の前記第1入出力端子は、前記回路基板に形成された接続端子を介して前記第1導体に接続され、
前記RFIC素子の前記第2入出力端子は、前記回路基板に形成された接続端子を介して前記第2導体に接続される、
請求項1又は2に記載の無線ICデバイス。 - 前記回路基板は、前記アンテナコイルの磁性体コアとなる磁性体を搭載している、請求項1〜3のいずれか一項に記載の無線ICデバイス。
- 前記回路基板は、前記アンテナコイルの磁性体コアとなる磁性体を搭載し、
前記第1配線パターン及び前記第2配線パターンは、それぞれ複数の配線パターンを有し、
前記第1金属ピン及び前記第2金属ピンは、それぞれ複数の金属ピンを有し、
前記アンテナコイルは、前記第1配線パターンと、前記第2配線パターンと、前記第1金属ピンと、前記第2金属ピンと、によって形成される複数のループを有するヘリカル状に形成される、
請求項2に記載の無線ICデバイス。 - 前記第1金属ピン及び前記第2金属ピンは、それぞれ3つ以上の金属ピンを有し、
前記第1金属ピン及び前記第2金属ピンは、それぞれY軸方向に配列され、かつZ軸方向に見て千鳥状に配置される、
請求項5に記載の無線ICデバイス。 - 前記アンテナコイルは、Y軸方向から見て内外径の異なる複数のループを含み、
前記アンテナコイルの開口面に位置するループは、前記複数のループのうち内外径が最も大きいループである、
請求項6に記載の無線ICデバイス。 - 無線ICデバイスを備えた樹脂成型体であって、
前記無線ICデバイスは、
第1主面と前記第1主面に対向する第2主面とを有する素体と、
前記素体に埋設され、前記素体の前記第1主面に面する第1面に第1入出力端子と第2入出力端子とを備えたRFIC素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第1入出力端子に接続され、他端が前記第2入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第1主面に形成された配線パターン、および、前記素体の前記第2主面に形成されると共に前記素体の第1主面に形成された前記配線パターンに接続される2つの配線パターンを含み、
前記2つの配線パターンは、前記素体の前記第2主面に面する前記回路基板の第2面から前記素体の前記第2主面に延設されると共に前記素体に埋設された第1導体及び第2導体を介して、前記RFIC素子の前記第1入出力端子および前記第2入出力端子にそれぞれ接続されており、
前記回路基板は、前記アンテナコイルの内側に配置され、前記アンテナコイルの巻回軸から見たとき、前記第2面よりも前記巻回軸に近い位置に前記第1面が位置するように、前記素体に埋設されている、
樹脂成型体。 - 無線ICデバイスを備えた通信端末装置であって、
前記無線ICデバイスは、
第1主面と前記第1主面に対向する第2主面とを有する素体と、
前記素体に埋設され、前記素体の前記第1主面に面する第1面に第1入出力端子と第2入出力端子とを備えたRFIC素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第1入出力端子に接続され、他端が前記第2入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第1主面に形成された配線パターン、および、前記素体の前記第2主面に形成されると共に前記素体の第1主面に形成された前記配線パターンに接続される2つの配線パターンを含み、
前記2つの配線パターンは、前記素体の前記第2主面に面する前記回路基板の第2面から前記素体の前記第2主面に延設されると共に前記素体に埋設された第1導体及び第2導体を介して、前記RFIC素子の前記第1入出力端子および前記第2入出力端子にそれぞれ接続されており、
前記回路基板は、前記アンテナコイルの内側に配置され、前記アンテナコイルの巻回軸から見たとき、前記第2面よりも前記巻回軸に近い位置に前記第1面が位置するように、前記素体に埋設されている、
通信端末装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015045170 | 2015-03-06 | ||
JP2015045170 | 2015-03-06 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016532012A Division JP6008069B1 (ja) | 2015-03-06 | 2016-02-04 | 無線icデバイス、それを備えた樹脂成型体、それを備えた通信端末装置、及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016219059A JP2016219059A (ja) | 2016-12-22 |
JP6222319B2 true JP6222319B2 (ja) | 2017-11-01 |
Family
ID=56879413
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016532012A Active JP6008069B1 (ja) | 2015-03-06 | 2016-02-04 | 無線icデバイス、それを備えた樹脂成型体、それを備えた通信端末装置、及びその製造方法 |
JP2016177810A Active JP6222319B2 (ja) | 2015-03-06 | 2016-09-12 | 無線icデバイス、それを備えた樹脂成型体、それを備えた通信端末装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016532012A Active JP6008069B1 (ja) | 2015-03-06 | 2016-02-04 | 無線icデバイス、それを備えた樹脂成型体、それを備えた通信端末装置、及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10236264B2 (ja) |
JP (2) | JP6008069B1 (ja) |
CN (1) | CN106133761B (ja) |
WO (1) | WO2016143425A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011118379A1 (ja) * | 2010-03-24 | 2011-09-29 | 株式会社村田製作所 | Rfidシステム |
KR20170008617A (ko) * | 2015-07-14 | 2017-01-24 | 삼성전기주식회사 | 무선 전력 수신 장치 및 그 제조방법 |
WO2017141771A1 (ja) * | 2016-02-19 | 2017-08-24 | 株式会社村田製作所 | 無線通信デバイス及びその製造方法、並びに、樹脂成型体 |
JP6160796B1 (ja) * | 2016-02-19 | 2017-07-12 | 株式会社村田製作所 | 無線通信デバイス及びその製造方法、並びに、樹脂成型体 |
WO2017141597A1 (ja) * | 2016-02-19 | 2017-08-24 | 株式会社村田製作所 | 無線通信デバイス及びその製造方法、並びに、樹脂成型体 |
WO2017145505A1 (ja) * | 2016-02-25 | 2017-08-31 | 株式会社村田製作所 | 無線icデバイスおよび無線icデバイスの製造方法 |
JP6251770B2 (ja) * | 2016-04-15 | 2017-12-20 | 株式会社エスケーエレクトロニクス | Rfidタグ |
US10621484B2 (en) * | 2016-06-29 | 2020-04-14 | Joint-Stock Company “Pay-Ring” | Contactless smart card |
WO2018235714A1 (ja) | 2017-06-19 | 2018-12-27 | 株式会社村田製作所 | コイル素体集合体およびコイルモジュールとその製造方法 |
DE102018117364A1 (de) * | 2018-07-18 | 2020-01-23 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Trimmen einer auf einem Träger aufgebrachten Antenne, Verfahren zum Herstellen einer Trägerstruktur, Trägerstruktur und Chipkarte |
JP6610849B1 (ja) * | 2018-09-05 | 2019-11-27 | 株式会社村田製作所 | Rficモジュール、rfidタグ及び物品 |
KR20210131477A (ko) | 2020-04-23 | 2021-11-03 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3754446B2 (ja) * | 2005-08-04 | 2006-03-15 | ニッタ株式会社 | 磁気シールドシートおよび通信装置 |
JP4826195B2 (ja) | 2005-09-30 | 2011-11-30 | 大日本印刷株式会社 | Rfidタグ |
GB2461443B (en) | 2007-04-13 | 2012-06-06 | Murata Manufacturing Co | Magnetic field coupling antenna module arrangements including a magnetic core embedded in an insulating layer and their manufacturing methods. |
JP5499443B2 (ja) * | 2008-04-16 | 2014-05-21 | パナソニック株式会社 | 複合磁性物およびそれを備えた無線通信装置 |
EP2282372B1 (en) * | 2008-05-28 | 2019-09-11 | Murata Manufacturing Co. Ltd. | Wireless ic device and component for a wireless ic device |
CN102792520B (zh) | 2010-03-03 | 2017-08-25 | 株式会社村田制作所 | 无线通信模块以及无线通信设备 |
JP5716891B2 (ja) * | 2010-11-10 | 2015-05-13 | 横浜ゴム株式会社 | 情報取得装置 |
JP5472153B2 (ja) * | 2010-12-24 | 2014-04-16 | 株式会社村田製作所 | アンテナ装置、アンテナ付きバッテリーパックおよび通信端末装置 |
JP2013077237A (ja) | 2011-09-30 | 2013-04-25 | Toshiba Corp | Icカード |
JP6020052B2 (ja) * | 2012-11-05 | 2016-11-02 | 株式会社村田製作所 | コイルアンテナ |
WO2016143426A1 (ja) * | 2015-03-06 | 2016-09-15 | 株式会社村田製作所 | 無線icデバイス、それを備えた樹脂成型体、それを備えた通信端末装置、及びその製造方法 |
-
2016
- 2016-02-04 WO PCT/JP2016/053345 patent/WO2016143425A1/ja active Application Filing
- 2016-02-04 JP JP2016532012A patent/JP6008069B1/ja active Active
- 2016-02-04 CN CN201680000729.6A patent/CN106133761B/zh active Active
- 2016-08-11 US US15/234,227 patent/US10236264B2/en active Active
- 2016-09-12 JP JP2016177810A patent/JP6222319B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2016143425A1 (ja) | 2016-09-15 |
US20160351514A1 (en) | 2016-12-01 |
JP2016219059A (ja) | 2016-12-22 |
CN106133761A (zh) | 2016-11-16 |
CN106133761B (zh) | 2019-03-29 |
US10236264B2 (en) | 2019-03-19 |
JPWO2016143425A1 (ja) | 2017-04-27 |
JP6008069B1 (ja) | 2016-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6222319B2 (ja) | 無線icデバイス、それを備えた樹脂成型体、それを備えた通信端末装置 | |
JP6414621B2 (ja) | 無線icデバイス | |
US10122068B2 (en) | Wireless IC device, molded resin article, and method for manufacturing coil antenna | |
JP2006262054A (ja) | アンテナモジュール及びこれを備えた携帯情報端末 | |
JP6090533B2 (ja) | Rfidタグおよびこれを備える通信装置 | |
JP5930137B1 (ja) | 無線icデバイス、樹脂成型体およびその製造方法 | |
JP6888999B2 (ja) | Rfid用基板およびrfidタグ | |
JP6222398B2 (ja) | 無線icデバイス、それを備えた樹脂成型体、それを備えた通信端末装置、及びその製造方法 | |
JP2017135481A (ja) | コイルデバイスおよび無線icデバイス | |
JP5746543B2 (ja) | 非接触通信媒体 | |
JP5736949B2 (ja) | 高周波回路モジュール | |
JP6376308B2 (ja) | 無線icデバイスおよび無線icデバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160923 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6222319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |