JP2016219059A - 無線ｉｃデバイス、それを備えた樹脂成型体、それを備えた通信端末装置 - Google Patents

無線ｉｃデバイス、それを備えた樹脂成型体、それを備えた通信端末装置 Download PDF

Info

Publication number
JP2016219059A
JP2016219059A JP2016177810A JP2016177810A JP2016219059A JP 2016219059 A JP2016219059 A JP 2016219059A JP 2016177810 A JP2016177810 A JP 2016177810A JP 2016177810 A JP2016177810 A JP 2016177810A JP 2016219059 A JP2016219059 A JP 2016219059A
Authority
JP
Japan
Prior art keywords
wireless
main surface
input
output terminal
element body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016177810A
Other languages
English (en)
Other versions
JP6222319B2 (ja
Inventor
直徒 池田
Naoto Ikeda
直徒 池田
俊治 萬代
Toshiharu Bandai
俊治 萬代
陽一 齋藤
Yoichi Saito
陽一 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JP2016219059A publication Critical patent/JP2016219059A/ja
Application granted granted Critical
Publication of JP6222319B2 publication Critical patent/JP6222319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/04—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the shape
    • G06K19/041—Constructional details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07724—Physical layout of the record carrier the record carrier being at least partially made by a molding process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop

Abstract

【課題】ＲＦＩＣ素子によるアンテナコイルの磁界の妨げを少なくし、優れた電気特性を有する無線ＩＣデバイス、それを備えた樹脂成型体、それを備えた通信端末装置を提供する。
【解決手段】無線ＩＣデバイスは、第１主面と第１主面に対向する第２主面とを有する素体と、素体に埋設され、第１入出力端子と第２入出力端子とを備えたＲＦＩＣ素子を実装してなる回路基板と、素体に設けられる一方、一端が第１入出力端子に接続され、他端が第２入出力端子に接続されたアンテナコイルと、を備え、アンテナコイルは、素体の第２主面に形成された２つの配線パターンを含み、２つの配線パターンは、回路基板から素体の第２主面に延設され、かつ、素体に埋設された第１導体及び第２導体を介して、ＲＦＩＣ素子の第１入出力端子および第２入出力端子にそれぞれ接続されている。
【選択図】図１

Description

本発明は、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグをはじめとする近距離無線通信装置等に用いられる無線ＩＣデバイスに関する。
ＨＦ帯のＲＦＩＤタグはカードサイズのものが一般的であるが、商品管理等に用いるために、占有面積の小さな小型のＲＦＩＤタグが求められることがある。ＨＦ帯ＲＦＩＤタグとしては、いわゆるシート積層工法を利用したＲＦＩＤタグが知られている（例えば、特許文献１〜３参照。）。
特許文献１、２に開示されたＲＦＩＤタグは、多層基板に積層型のアンテナコイルを内蔵し、ＲＦＩＣ素子を多層基板に搭載したものである。特許文献３に開示されたＲＦＩＤタグは、複数の層間接続導体を多層基板の厚み方向に接続することにより、アンテナコイルを形成し、ＲＦＩＣ素子を多層基板内に搭載したものである。
特開２００７−１０２３４８号公報 国際公開第２０１１／１０８３４０号 特許第４５３５２１０号明細書
特許文献１，２に開示されたＲＦＩＤタグは、ＲＦＩＣ素子を実装するための実装面がアンテナコイルの巻回軸と交差するため、ＲＦＩＣチップ実装用電極及びＲＦＩＣ素子が、アンテナコイルによる磁界の形成を妨げてしまう傾向にある。なお、ＲＦＩＣ素子をコイル開口の外側に配置すれば、磁界の形成を妨げにくくなるが、占有面積が大きくなってしまう。
特許文献３に開示されたＲＦＩＤタグは、ビアホール型の層間接続導体を有する複数の基材層を積層して多層基板の厚み方向に接続部を形成することにより、アンテナコイルを形成している。そのため、基材層の積みズレによるオープン不良が発生しやすくなり、層間接続導体の電気的接続の信頼性を確保することが難しくなる。また、層間接続導体の数を減らすために、基材層の厚みを大きくすると、層間接続導体の直径が大きくなってしまう。
本発明は、上記の課題を解決するものであり、ＲＦＩＣ素子によるアンテナコイルの磁界の妨げを少なくし、優れた電気特性を有する無線ＩＣデバイス、それを備えた樹脂成型体、それを備えた通信端末装置を提供することを目的とする。
本発明の一態様の無線ＩＣデバイスは、
第１主面と前記第１主面に対向する第２主面とを有する素体と、
前記素体に埋設され、第１入出力端子と第２入出力端子とを備えたＲＦＩＣ素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第２主面に形成された２つの配線パターンを含み、
前記２つの配線パターンは、前記回路基板から前記素体の前記第２主面に延設され、かつ、前記素体に埋設された第１導体及び第２導体を介して、前記ＲＦＩＣ素子の前記第１入出力端子および前記第２入出力端子にそれぞれ接続されている。
本発明の一態様の樹脂成型体は、無線ＩＣデバイスを備えた樹脂成型体であって、
前記無線ＩＣデバイスは、
第１主面と前記第１主面に対向する第２主面とを有する素体と、
前記素体に埋設され、第１入出力端子と第２入出力端子とを備えたＲＦＩＣ素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第２主面に形成された２つの配線パターンを含み、
前記２つの配線パターンは、前記回路基板から前記素体の前記第２主面に延設され、かつ、前記素体に埋設された第１導体及び第２導体を介して、前記ＲＦＩＣ素子の前記第１入出力端子および前記第２入出力端子にそれぞれ接続されている。
本発明の一態様の通信端末装置は、無線ＩＣデバイスを備えた通信端末装置であって、
前記無線ＩＣデバイスは、
第１主面と前記第１主面に対向する第２主面とを有する素体と、
前記素体に埋設され、第１入出力端子と第２入出力端子とを備えたＲＦＩＣ素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第２主面に形成された２つの配線パターンを含み、
前記２つの配線パターンは、前記回路基板から前記素体の前記第２主面に延設され、かつ、前記素体に埋設された第１導体及び第２導体を介して、前記ＲＦＩＣ素子の前記第１入出力端子および前記第２入出力端子にそれぞれ接続されている。
本発明によれば、ＲＦＩＣ素子によるアンテナコイルの磁界の妨げを少なくし、優れた電気特性を有する無線ＩＣデバイス、それを備えた樹脂成型体、それを備えた通信端末装置を提供することができる。
本発明に係る実施の形態１の無線ＩＣデバイスの斜視図 本発明に係る実施の形態１の無線ＩＣデバイスの平面図 本発明に係る実施の形態１の無線ＩＣデバイスの底面図 本発明に係る実施の形態１の無線ＩＣデバイスの概略構成図 本発明に係る実施の形態１における回路基板の平面図 本発明に係る実施の形態１の無線ＩＣデバイスの回路図 実施例１の無線ＩＣデバイスの横断面図 実施例２の無線ＩＣデバイスの横断面図 本発明に係る実施の形態１の無線ＩＣデバイスの製造工程を示す図 本発明に係る実施の形態１の無線ＩＣデバイスの製造工程を示す図 本発明に係る実施の形態１の無線ＩＣデバイスの製造工程を示す図 本発明に係る実施の形態１の無線ＩＣデバイスの製造工程を示す図 本発明に係る実施の形態１の無線ＩＣデバイスの製造工程を示す図 本発明に係る実施の形態１の無線ＩＣデバイスの製造工程を示す図 本発明に係る実施の形態１の無線ＩＣデバイスの製造工程を示す図 本発明に係る実施の形態１の無線ＩＣデバイスの製造工程を示す図 本発明に係る実施の形態２の無線ＩＣデバイスの概略構成図 本発明に係る実施の形態３の無線ＩＣデバイスの概略構成図 本発明に係る実施の形態４の無線ＩＣデバイスの概略構成図 本発明に係る実施の形態５の無線ＩＣデバイスの概略構成図 本発明に係る実施の形態５の無線ＩＣデバイスの回路図 本発明に係る実施の形態５の無線ＩＣデバイスの底面図 本発明に係る実施の形態６のＲＦＩＤタグ付き物品の斜視図 本発明に係る実施の形態６のＲＦＩＤタグ付き物品の正面図 本発明に係る実施の形態６のＲＦＩＤタグ付き物品の射出成型の製造工程を示す図 本発明に係る実施の形態７のＲＦＩＤタグ付き物品の斜視図 本発明に係る実施の形態７のＲＦＩＤタグ付き物品の断面図 図２０のＲＦＩＤタグ付き物品の部分拡大図 本発明に係る実施の形態７におけるブースターアンテナの斜視図 本発明に係る実施の形態７におけるブースターアンテナの回路図
本発明の一態様の無線ＩＣデバイスは、
第１主面と前記第１主面に対向する第２主面とを有する素体と、
前記素体に埋設され、第１入出力端子と第２入出力端子とを備えたＲＦＩＣ素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第２主面に形成された２つの配線パターンを含み、
前記２つの配線パターンは、前記回路基板から前記素体の前記第２主面に延設され、かつ、前記素体に埋設された第１導体及び第２導体を介して、前記ＲＦＩＣ素子の前記第１入出力端子および前記第２入出力端子にそれぞれ接続されている。
前記アンテナコイルは、
前記２つの配線パターンを含む第１配線パターンと、
前記素体の前記第１主面及び前記第２主面に達する第１端と第２端とを有し、かつ前記第１端が前記第１配線パターンに接続された第１金属ピンと、
前記素体の前記第１主面及び前記第２主面に達する第３端と第４端とを有し、かつ前記第３端が前記第１配線パターンに接続された第２金属ピンと、
前記素体の前記第１主面側に形成され、前記第１金属ピンの前記第２端と前記第２金属ピンの前記第４端とに接続された第２配線パターンと、
を有してもよい。
このような構成により、比較的大きな高さ寸法を持った部分を金属ピンによってアンテナコイルを形成できるため、電気特性を向上させることができる。
前記第１導体及び前記第２導体は、柱状の金属ピンで形成され、
前記ＲＦＩＣ素子の前記第１入出力端子は、前記回路基板に形成された接続端子を介して前記第１導体に接続され、
前記ＲＦＩＣ素子の前記第２入出力端子は、前記回路基板に形成された接続端子を介して前記第２導体に接続されてもよい。
このように構成により、多層基板に複雑な配線を引き回す必要がない。また、金属ピンを使用することにより、第１導体及び第２導体の直流抵抗を小さくすることができ、電気特性を向上させることができる。
前記回路基板は、前記アンテナコイルの巻回軸方向から見たとき、前記ＲＦＩＣ素子の前記第１入出力端子及び前記第２入出力端子を実装した面が前記素体の前記第２主面よりも前記巻回軸寄りとなるように配置されていてもよい。
このような構成により、ＲＦＩＣ素子が実装された回路基板の面が、アンテナコイルの磁界形成を妨げにくい位置であるアンテナコイルの巻回軸に近づけて配置される。そのため、ＲＦＩＣ素子によるアンテナコイルの磁界形成の妨げを更に低減することができる。
前記回路基板は、前記素体の前記第１主面に面する第１面と、前記素体の前記第２主面に面する第２面と、を有し、
前記ＲＦＩＣ素子は、前記回路基板の前記第２面に実装されていてもよい。
このような構成により、素体の第２主面と面する回路基板の第２面側に、回路基板１とアンテナコイルとの間にスペースを形成することができる。このため、回路基板の第２面にＲＦＩＣ素子を実装することにより、無線ＩＣデバイスの高さを小さくすることができる。
前記回路基板は、前記アンテナコイルの磁性体コアとなる磁性体を搭載していてもよい。
このような構成により、アンテナコイルを大型化することなく、所定のインダクタンス値のアンテナコイルを得ることができる。また、磁性体コアの集磁効果により、通信相手のアンテナとの磁界結合を高めることができる。
前記回路基板は、前記アンテナコイルの磁性体コアとなる磁性体を搭載し、
前記第１配線パターン及び前記第２配線パターンは、それぞれ複数の配線パターンを有し、
前記第１金属ピン及び前記第２金属ピンは、それぞれ複数の金属ピンを有し、
前記アンテナコイルは、前記第１配線パターンと、前記第２配線パターンと、前記第１金属ピンと、前記第２金属ピンと、によって形成される複数のループを有するヘリカル状に形成されていてもよい。
このような構成により、無線ＩＣデバイスのサイズを大型化せずに、ターン数の多いアンテナコイルを容易に構成することができる。
前記第１金属ピン及び前記第２金属ピンは、それぞれ３つ以上の金属ピンを有し、
前記第１金属ピン及び前記第２金属ピンは、それぞれＹ軸方向に配列され、かつＺ軸方向に見て千鳥状に配置されてもよい。
このような構成により、コイルのターン数を増やしても無線ＩＣデバイスの厚み、即ちＹ軸方向の寸法を小さくすることができる。
前記アンテナコイルは、Ｙ軸方向から見て内外径の異なる複数のループを含み、
前記アンテナコイルの開口面に位置するループは、前記複数のループのうち内外径が最も大きいループであってもよい。
このような構成により、矩形ヘリカル状のアンテナコイルに対して磁束が出入りする実質的なコイル開口の面積を大きくすることができる。
本発明の一態様の樹脂成型体は、無線ＩＣデバイスを備えた樹脂成型体であって、
前記無線ＩＣデバイスは、
第１主面と前記第１主面に対向する第２主面とを有する素体と、
前記素体に埋設され、第１入出力端子と第２入出力端子とを備えたＲＦＩＣ素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第２主面に形成された２つの配線パターンを含み、
前記２つの配線パターンは、前記回路基板から前記素体の前記第２主面に延設され、かつ、前記素体に埋設された第１導体及び第２導体を介して、前記ＲＦＩＣ素子の前記第１入出力端子および前記第２入出力端子にそれぞれ接続されている。
このような構成により、ＲＦＩＣ素子によるアンテナコイルの磁界の妨げが少なく、優れた電気特性を有する無線ＩＣデバイスを備えた樹脂成型体を提供することができる。
無線ＩＣデバイスを備えた通信端末装置であって、
前記無線ＩＣデバイスは、
第１主面と前記第１主面に対向する第２主面とを有する素体と、
前記素体に埋設され、第１入出力端子と第２入出力端子とを備えたＲＦＩＣ素子を実装してなる回路基板と、
前記素体に設けられる一方、一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続されたアンテナコイルと、
を備え、
前記アンテナコイルは、前記素体の前記第２主面に形成された２つの配線パターンを含み、
前記２つの配線パターンは、前記回路基板から前記素体の前記第２主面に延設され、かつ、前記素体に埋設された第１導体及び第２導体を介して、前記ＲＦＩＣ素子の前記第１入出力端子および前記第２入出力端子にそれぞれ接続されている。
このような構成により、ＲＦＩＣ素子によるアンテナコイルの磁界の妨げが少なく、優れた電気特性を有する無線ＩＣデバイスを備えた通信端末装置を提供することができる。
以下、本発明の実施形態について、添付の図面を参照しながら説明する。また、各図においては、説明を容易なものとするため、各要素を誇張して示している。
（実施の形態１）
［全体構成］
図１は、本発明に係る実施の形態１の無線ＩＣデバイス１０１の斜視図である。図１中の直交Ｘ，Ｙ，Ｚ座標系において、Ｘ軸方向は無線ＩＣデバイス１０１の幅方向を示し、Ｙ軸方向は無線ＩＣデバイス１０１の厚さ方向を示し、Ｚ軸方向は無線ＩＣデバイス１０１の高さ方向を示す。図２は、無線ＩＣデバイス１０１の平面図である。図３は、無線ＩＣデバイスの底面図である。図４は、無線ＩＣデバイス１０１の概略構成図である。
図１に示すように、無線ＩＣデバイス１０１は、素体７０と、素体７０に埋設される回路基板１と、回路基板１に搭載されるＲＦＩＣ素子６１と、素体７０に設けられるアンテナコイルと、を備える。アンテナコイルは、第１配線パターン２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅ，２０Ｆ，２０Ｇと、第１金属ピン３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０Ｆと、第２配線パターン５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ，５０Ｅ，５０Ｆと、第２金属ピン４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ，４０Ｅ，４０Ｆと、によって形成されている。
＜素体＞
素体７０は、回路基板１、ＲＦＩＣ素子６１、アンテナコイル等を保護するものである。図１に示すように、素体７０は、直方体の形状を有している。具体的には、素体７０は、第１主面ＶＳ１と、第１主面ＶＳ１に対向する第２主面ＶＳ２と、第１主面ＶＳ１と第２主面ＶＳとに連接する第１側面ＶＳ３と、第１主面ＶＳ１と第２主面ＶＳとに連接する第２側面ＶＳ４と、を有する。実施の形態１において、素体７０は、例えば、エポキシ系の樹脂などで作られた樹脂部材である。
図２に示すように、素体７０の第１主面ＶＳ１には、Ｘ軸方向に延びる第２配線パターン５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ，５０Ｅ，５０Ｆが形成されている。図３に示すように、素体７０の第２主面ＶＳ２には、Ｘ軸方向に延びる第１配線パターン２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅ，２０Ｆ，２０Ｇが形成されている。図１に示すように、素体７０の第１側面ＶＳ３の近傍には、Ｚ軸方向に延びる第１金属ピン３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０Ｆが埋設されている。素体７０の第２側面ＶＳ４の近傍には、Ｚ軸方向に延びる第２金属ピン４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ，４０Ｅ，４０Ｆが埋設されている。
＜アンテナコイル＞
アンテナコイルは、第１配線パターン２０Ａ〜２０Ｇと、第１金属ピン３０Ａ〜３０Ｆと、第２配線パターン５０Ａ〜５０Ｆと、第２金属ピン４０Ａ〜４０Ｆと、によって６ターンの矩形ヘリカル状に形成されている。
図１に示すように、第１配線パターン２０Ａ〜２０Ｇは、素体７０の第２主面ＶＳ２上をＸ軸方向に延び、第２配線パターン５０Ａ〜５０Ｆは、素体７０の第１主面ＶＳ１上をＸ軸方向に延びる。ここで、「Ｘ軸方向に延びる」の意味は、第１配線パターン２０Ａ〜２０Ｇのそれぞれが平行であること及び第２配線パターン５０Ａ〜５０Ｆのそれぞれが平行であることを限定するものではない。また、「Ｘ軸方向に延びる」の意味は、第１配線パターン２０Ａ〜２０Ｇと第２配線パターン５０Ａ〜５０Ｆとが平行であることを限定するものではない。「Ｘ軸方向に延びる」とは、例えば、第１配線パターン２０Ａ〜２０Ｇ及び第２配線パターン５０Ａ〜５０Ｆの延びる方向が概略的にＸ軸方向を向くこと、即ち実質的にＸ軸方向に延びること、をも含む。
第１金属ピン３０Ａ〜３０Ｆは、素体７０の第１側面ＶＳ３の近傍でＹ軸方向に配列されると共に、Ｚ軸方向に延びる。第２金属ピン４０Ａ〜４０Ｆは、素体７０の第２側面ＶＳ４の近傍でＹ軸方向に配列されると共に、Ｚ軸方向に延びる。実施の形態１においては、第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆは、互いに平行である。
第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆは、いずれも例えば円柱状のＣｕ製ピンである。第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆは、例えば、断面円形のＣｕワイヤーを所定長単位で切断することで得られる。なお、これらの金属ピンの断面形状は、必ずしも円形である必要はない。例えば、金属ピンのアスペクト比（高さ／底面の直径）は、５以上３０以下が好ましい。
図１に示すように、第１金属ピン３０Ａ〜３０Ｆは、素体７０の第２主面ＶＳ２に対して法線方向、即ちＺ軸方向へ延びるように配置され、かつ、素体７０の第１主面ＶＳ１及び第２主面ＶＳ２に達する。第１金属ピン３０Ａ〜３０Ｆの第１端は、第１配線パターン２０Ａ〜２０Ｆに接続される。第１金属ピン３０Ａ〜３０Ｆの第２端は、第２配線パターン５０Ａ〜５０Ｆに接続される。なお、第１端とは、第１金属ピン３０Ａ〜３０Ｆの長手方向端部のうち素体７０の第２主面ＶＳ２側の一端側の端部を意味し、第２端とは、第１金属ピン３０Ａ〜３０Ｆの長手方向端部のうち素体７０の第１主面ＶＳ１側の他端側の端部を意味する。
より詳しく説明すると、第１金属ピン３０Ａの第１端は、第１配線パターン２０Ａに接続される。第１金属ピン３０Ｂの第１端は、第１配線パターン２０Ｂに接続される。第１金属ピン３０Ｃの第１端は、第１配線パターン２０Ｃに接続される。第１金属ピン３０Ｄの第１端は、第１配線パターン２０Ｄに接続される。第１金属ピン３０Ｅの第１端は、第１配線パターン２０Ｅに接続される。第１金属ピン３０Ｆの第１端は、第１配線パターン２０Ｆに接続される。
第１金属ピン３０Ａの第２端は、第２配線パターン５０Ａに接続される。第１金属ピン３０Ｂの第２端は、第２配線パターン５０Ｂに接続される。第１金属ピン３０Ｃの第２端は、第２配線パターン５０Ｃに接続される。第１金属ピン３０Ｄの第２端は、第２配線パターン５０Ｄに接続される。第１金属ピン３０Ｅの第２端は、第２配線パターン５０Ｅに接続される。第１金属ピン３０Ｆの第２端は、第２配線パターン５０Ｆに接続される。
図１に示すように、第２金属ピン４０Ａ〜４０Ｆは、素体７０の第２主面ＶＳ２に対して法線方向、即ちＺ軸方向へ延びるように配置され、かつ、素体７０の第１主面ＶＳ１および第２主面ＶＳ２に達する。第２金属ピン４０Ａ〜４０Ｆの第３端は、第１配線パターン２０Ｂ〜２０Ｇに接続される。第２金属ピン４０Ａ〜４０Ｆの第４端は、第２配線パターン５０Ａ〜５０Ｆに接続される。なお、第３端とは、第２金属ピン４０Ａ〜４０Ｆの長手方向端部のうち素体７０の第２主面ＶＳ２側の一端側の端部を意味し、第４端とは、第２金属ピン４０Ａ〜４０Ｆの長手方向端部のうち素体７０の第１主面ＶＳ１側の他端側の端部を意味する。
より詳しく説明すると、第２金属ピン４０Ａの第３端は、第１配線パターン２０Ｂに接続される。第２金属ピン４０Ｂの第３端は、第１配線パターン２０Ｃに接続される。第２金属ピン４０Ｃの第３端は、第１配線パターン２０Ｄに接続される。第２金属ピン４０Ｄの第３端は、第１配線パターン２０Ｅに接続される。第２金属ピン４０Ｅの第３端は、第１配線パターン２０Ｆに接続される。第２金属ピン４０Ｆの第３端は、第１配線パターン２０Ｇに接続される。
第２金属ピン４０Ａの第４端は、第２配線パターン５０Ａに接続される。第２金属ピン４０Ｂの第４端は、第２配線パターン５０Ｂに接続される。第２金属ピン４０Ｃの第４端は、第２配線パターン５０Ｃに接続される。第２金属ピン４０Ｄの第４端は、第２配線パターン５０Ｄに接続される。第２金属ピン４０Ｅの第４端は、第２配線パターン５０Ｅに接続される。第２金属ピン４０Ｆの第４端は、第２配線パターン５０Ｆに接続される。
このように、アンテナコイルは、複数の配線パターンを含む第１配線パターン２０Ａ〜２０Ｇ、複数の配線パターンを含む第２配線パターン５０Ａ〜５０Ｆ、複数の金属ピンを含む第１金属ピン３０Ａ〜３０Ｆ、複数の金属ピンを含む第２金属ピン４０Ａ〜４０Ｆの数によって、複数のループを形成している。
＜回路基板＞
回路基板１は、第１面ＰＳ１及び第２面ＰＳ２を有する平板状のプリント配線板であり、素体７０の中に埋設されている。図４に示すように、回路基板１の第１面ＰＳ１は、素体７０の第１主面ＶＳ１側に面するように配置され、第２面ＰＳ２は、素体の第２主面ＶＳ２側に面するように配置されている。
図４に示すように、回路基板１の第２面ＰＳ２には、配線導体パターン１０Ａ，１０Ｂが形成されており、ＲＦＩＣ素子６１及びチップキャパシタ６２等が実装されている。ＲＦＩＣ素子６１の実装面である第２面ＰＳ２は、アンテナコイルの磁界を妨げやすい。そのため、回路基板１の第２面ＰＳ２は、素体７０の第２主面ＶＳ２に対向するように配置される。言い換えると、ＲＦＩＣ素子６１の第１入出力端子６１ａ及び第２入出力端子６１ｂの端子面は、素体７０の第２主面ＶＳ２に対向するように配置される。
回路基板１の第２面ＰＳ２は、アンテナコイルの巻回軸Ｇ１と交差しないように、アンテナコイルの巻回軸Ｇ１方向、即ちＹ軸方向に平行に配置されるのが好ましい。より好ましくは、回路基板１の第２面ＰＳ２は、素体７０の第２主面ＶＳ２に平行になるように配置される。
また、アンテナコイルにより形成される磁界は、アンテナコイルに近いほど強くなる。このため、無線ＩＣデバイス１０１では、ＲＦＩＣ素子６１を実装した回路基板１をアンテナコイルから離して配置している。回路基板１は、アンテナコイルの巻回軸Ｇ１方向、即ちＹ軸方向から見たとき、ＲＦＩＣ素子６１が実装される第２面ＰＳ２を、素体７０の第２主面ＶＳ２よりも巻回軸Ｇ１寄りに配置しているのが好ましい。より好ましくは、アンテナコイルの磁界形成に与える影響、及び無線ＩＣデバイス１０１が例えば樹脂成型体に内蔵される場合に射出成型時の高温樹脂による熱的影響を低減するために、ＲＦＩＣ素子６１が実装される第２面ＰＳ２は、無線ＩＣデバイス１０１の中央に配置されることが好ましい。
回路基板１は、第２面ＰＳ２上に実装されたＲＦＩＣ素子６１と、第１配線パターン２０Ａ，２０Ｇとを電気的に接続するために、第１導体１１Ａ及び第２導体１１Ｂを設けている。第１導体１１Ａ及び第２導体１１Ｂは、回路基板１の第２面ＰＳ２から素体７０の第２主面ＶＳ２に向かって延びている。言い換えると、素体７０の第２主面ＶＳ２から第１主面ＶＳ１方向、即ちＺ軸方向へ延びている。
より詳しく説明すると、第１導体１１Ａは、素体７０の第２主面ＶＳ２上に形成された第１配線パターン２０Ａと、回路基板１の第２面ＰＳ２上に形成された配線導体パターン１０Ａと、を接続する。第２導体１１Ｂは、素体７０の第２主面ＶＳ２上に形成された第１配線パターン２０Ｇと、回路基板１の第２面ＰＳ２上に形成された配線導体パターン１０Ｂと、を接続する。
図５は、回路基板１の底面図であり、回路基板１の第２面ＰＳ２を見た図である。図５に示すように、回路基板１の第２面ＰＳ２には、配線導体パターン１０Ａ，１０Ｂ及びＮＣ端子が形成されている。配線導体パターン１０Ａ，１０Ｂ及びＮＣ端子は、例えば、Ｃｕ箔のエッチング等によりパターニングされたものである。配線導体パターン１０Ａ，１０Ｂには、ＲＦＩＣ素子６１の第１入出力端子６１ａ及び第２入出力端子６１ｂに接続される給電端子が設けられている。配線導体パターン１０Ａ、１０Ｂには、チップキャパシタ６２，６３，６４を実装するランドが設けられている。また、配線導体パターン１０Ａ，１０Ｂには、第１導体１１Ａ及び第２導体１１Ｂを接続する接続端子１２Ａ，１２Ｂが設けられている。
配線導体パターン１０Ａ，１０Ｂは、素体７０の第２主面ＶＳ２から第１主面ＶＳ１の方向に延びる第１導体１１Ａ及び第２導体１１Ｂを介して、アンテナコイルの一端及び他端にそれぞれ電気的に接続されている。アンテナコイルの第１配線パターン２０Ａは、配線導体パターン１０Ａに対して直列に接続される一方、第１配線パターン２０Ｇは、配線導体パターン１０Ｂに対して直列に接続される。
より詳しく説明すると、第１導体１１Ａの一端が、素体７０の第２主面ＶＳ２上に形成された第１配線パターン２０Ａに接続され、第１導体１１Ａの他端が回路基板１に設けられた接続端子１２Ａに接続される。第２導体１１Ｂの一端が素体７０の第２主面ＶＳ２上に形成された第１配線パターン２０Ｇに接続され、第２導体１１Ｂの他端が回路基板１に設けられた接続端子１２Ｂに接続される。
第１導体１１Ａ及び第２導体１１Ｂは、例えば、柱状の金属ピンである。第１導体１１Ａ及び第２導体１１Ｂの長手方向の長さ、即ちＺ方向の長さは、ＲＦＩＣ素子６１やチップキャパシタ６２等の表面実装部品の厚さよりも長い。第１導体１１Ａ及び第２導体１１Ｂは、導電性を有する材料から作られていればよく、例えば、Ｃｕ等の金属材料から作られていればよい。
＜ＲＦＩＣ素子＞
ＲＦＩＣ素子６１は、第１入出力端子６１ａと第２入出力端子６１ｂとを有するＲＦＩＣチップ（ベアチップ）がパッケージングされたものである。ＲＦＩＣ素子６１は、回路基板１の第２面ＰＳ２側に実装される。より具体的には、図４及び図５に示すように、ＲＦＩＣ素子６１の第１入出力端子６１ａは、回路基板１の第２面ＰＳ２側に形成された配線導体パターン１０Ａの給電端子に接続される。第２入出力端子６１ｂは、回路基板１の第２面ＰＳ２側に形成された配線導体パターン１０Ｂの給電端子に接続される。また、ＲＦＩＣ素子６１は、回路基板１の第２面ＰＳ２側に形成されたＮＣ端子にも接続される。
図６は、無線ＩＣデバイス１０１の回路図である。ＲＦＩＣ素子６１には、上述したアンテナコイルＡＮＴが接続される。アンテナコイルＡＮＴには、チップキャパシタ６２が並列接続されると共に、チップキャパシタ６３，６４が直列接続される。アンテナコイルＡＮＴと、チップキャパシタ６２，６３，６４と、ＲＦＩＣ素子６１自身が持つ容量成分と、でＬＣ共振回路が構成される。また、チップキャパシタ６２，６３，６４は、周波数を調整するための整合回路を構成している。チップキャパシタ６２，６３，６４のキャパシタンスは、ＬＣ共振回路の共振周波数がＲＦＩＤシステムの通信周波数と実質的に等しい周波数、例えば１３．５６ＭＨｚとなるように選定される。
図４に示すように、無線ＩＣデバイス１０１は、第１配線パターン２０Ａ〜２０Ｇ及び第２配線パターン５０Ａ〜５０Ｆ上に、めっき層８０Ａ及び８０Ｂを設けている。めっき層８０Ａ及び８０Ｂは、Ｃｕ等のめっき膜により形成される。めっき層８０Ａ及び８０Ｂは、第１配線パターン２０Ａ〜２０Ｇ及び第２配線パターン５０Ａ〜５０Ｆの膜厚を厚くし、コイルの直流抵抗成分を低減する。更に、無線ＩＣデバイス１０１は、めっき層８０Ａ及び８０Ｂの上に、酸化防止用の保護層９０Ａ及び９０Ｂを設けている。保護層９０Ａ及び９０Ｂは、例えば、ソルダーレジスト膜等の保護用樹脂膜により形成される。なお、図１〜３においては、説明を簡略化するために、めっき層８０Ａ及び８０Ｂ、保護層９０Ａ及び９０Ｂを省略している。
［発明を実施するための形態］において、「ＲＦＩＤ素子」は、ＲＦＩＣチップそのものであってもよいし、ＲＦＩＣチップに整合回路等を一体化したＲＦＩＣパッケージであってもよい。また、「ＲＦＩＤタグ」は、ＲＦＩＣ素子とＲＦＩＣ素子に接続されたアンテナコイルとを有したものであって、電波、即ち電磁波または磁界を用いて、内蔵したメモリのデータを非接触で読み書きする情報媒体と定義する。つまり、本実施形態の無線ＩＣデバイスはＲＦＩＤタグとして構成される。
ＲＦＩＣ素子６１は、ＨＦ帯ＲＦＩＤシステム用の、例えば、ＨＦ帯の高周波無線ＩＣチップを備える。無線ＩＣデバイス１０１は、例えば、管理対象の物品に設けられる。その物品に取り付けられた無線ＩＣデバイス１０１、即ちＲＦＩＤタグをリーダ／ライタ装置に近接させることで、無線ＩＣデバイス１０１のアンテナコイルとＲＦＩＤのリーダ／ライタ装置のアンテナコイルとが磁界結合する。これにより、ＲＦＩＤタグとリーダライタ装置との間でＲＦＩＤ通信がなされる。
［第１金属ピン及び第２金属ピンの配置］
次に、実施の形態１に係る無線ＩＣデバイス１０１における第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆの配置について、図７及び図８を用いて説明する。
図７は、実施例１の無線ＩＣデバイスの横断面図である。図８は、実施例２の無線ＩＣデバイスの横断面図である。実施例１の無線ＩＣデバイスと実施例２の無線ＩＣデバイスとは、第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆの配置が異なる。
実施例１及び実施例２のいずれにおいても、複数の第１金属ピン３０Ａ〜３０Ｆ及び複数の第２金属ピン４０Ａ〜４０Ｆは、それぞれＹ軸方向に配列され、且つＺ軸方向に見て千鳥状に配置（ｚｉｇｚａｇ ａｌｉｇｎｍｅｎｔ）される。図７に示すように、実施例１では、矩形ヘリカル状のアンテナコイルは、コイル内外径の異なる２種のループを含む。第１金属ピン３０Ａと第２金属ピン４０Ａとを含むループ、第１金属ピン３０Ｃと第２金属ピン４０Ｃとを含むループ、第１金属ピン３０Ｄと第２金属ピン４０Ｄとを含むループ、第１金属ピン３０Ｆと第２金属ピン４０Ｆとを含むループ、のそれぞれの開口幅はＷｗである。また、第１金属ピン３０Ｂと第２金属ピン４０Ｂとを含むループ、第１金属ピン３０Ｅと第２金属ピン４０Ｅとを含むループ、のそれぞれの開口幅はＷｎである。そして、Ｗｎ＜Ｗｗである。一方、実施例２では、図８に表れるように、いずれのループの開口幅はＷで同じである。
実施例１では、矩形ヘリカル状のアンテナコイルの２つの開口面位置のループ、即ち第１金属ピン３０Ａと第２金属ピン４０Ａとを含むループ、及び、第１金属ピン３０Ｆと第２金属ピン４０Ｆとを含むループの内外径は、２種のループのうち大きい方のループである。
換言すると、複数の第１金属ピン３０Ａ〜３０Ｆのうち、Ｙ軸方向での第１端位置の第１金属ピン３０Ａと、複数の第２金属ピン４０Ａ〜４０Ｆのうち、Ｙ軸方向での第３端位置の第２金属ピン４０Ａと、を含むループを「第１ループ」と表す。複数の第１金属ピン３０Ａ〜３０Ｆのうち、Ｙ軸方向での第２端位置の第１金属ピン３０Ｆと、複数の第２金属ピン４０Ａ〜４０Ｆのうち、Ｙ軸方向での第４端位置の第２金属ピン４０Ｆと、を含むループを「第２ループ」と表す。この場合、第１ループ及び第２ループの内外径は、２種のループのうち内外径の大きいループである。
図７及び図８において、破線は矩形ヘリカル状のアンテナコイルに対して磁束が出入りする磁束の概念図である。図８に示す実施例２では、矩形ヘリカル状のアンテナコイルの２つの開口面位置のループの実質的な内外径は、上記ループの開口幅Ｗより小さい。また、磁束は隣接する金属ピンの間隙から漏れやすい。一方、図７に示す実施例１では、矩形ヘリカル状のアンテナコイルの２つの開口面位置のループの内外径は、２種のループのうち内外径の大きいループであるので、アンテナコイルに対して磁束が出入りする実質的なコイル開口は実施例２に対して大きい。また、磁束は隣接する金属ピンの間隙から漏れ難い。そのため、アンテナコイルは通信相手のアンテナに対して相対的に広い位置関係で磁界結合できる。つまり、３つ以上のターン数を持つヘリカル状のアンテナコイルを形成する場合、コイル軸であるＹ軸方向の両端側のループ面積が大きくなるように、金属ピンを配置することが好ましい。
なお、上記矩形ヘリカル状のアンテナコイルは、内外径の異なる３種以上の複数種のループを含んでもよい。その場合でも、アンテナコイルの２つの開口面位置のループの内外径は、複数種のループのうち内外径の最も大きいループであればよい。
［製造方法］
実施の形態１に係る無線ＩＣデバイス１０１の製造方法について、図９Ａ〜９Ｈを用いて説明する。図９Ａ〜９Ｈは、無線ＩＣデバイス１０１の製造工程を順に示す図である。
図９Ａに示すように、回路基板１を準備する。具体的には、回路基板１の第２面ＰＳ２上に配線導体パターン１０Ａ，１０Ｂを形成する。また、回路基板１の第２面ＰＳ２上に、ＲＦＩＣ素子等を実装するための給電端子及びＮＣ端子、チップキャパシタ６２，６３，６４を実装するためのランド、第１導体１１Ａ及び第２導体１１Ｂを接続するための接続端子１２Ａ，１２Ｂを形成する。更に、回路基板１の第２面ＰＳ２に、これらの給電端子、ランド、及び接続端子１２Ａ，１２Ｂを接続するための引回しパターン等を形成する（図５参照）。
次に、回路基板１の配線導体パターン１０Ａ，１０Ｂに、ＲＦＩＣ素子６１、チップキャパシタ６２，６３，６４、第１導体１１Ａ及び第２導体１１Ｂをそれぞれはんだ等の導電性接合材を介して実装する。はんだを使う場合、回路基板１の第２面ＰＳ２の配線導体パターン１０Ａ，１０Ｂに、はんだペーストを印刷し、各部品をマウンターで実装した後、これらの部品をリフロープロセスではんだ付けする。これにより、ＲＦＩＣ素子６１、チップキャパシタ６２，６３，６４、第１導体１１Ａ及び第２導体１１Ｂを回路基板１に電気的に導通させ、且つ構造的に接合する。
回路基板１は、例えば、ガラスエポキシ基板や樹脂基板等のプリント配線板であり、配線導体パターン１０Ａ，１０Ｂ、ランド、接続端子１２Ａ，１２Ｂは、銅箔をパターニングしたものである。回路基板１は、セラミック基板に厚膜パターンを形成したものであってもよい。
例えば、配線導体パターン１０Ａ，１０Ｂの断面寸法は、１８μｍ×１００μｍである。これらのパターニングを行った後に、Ｃｕ等のめっきを施してトータル膜厚を４０〜５０μｍに厚くすることが好ましい。
ＲＦＩＣ素子６１は、ＲＦＩＤタグ用のＲＦＩＣチップをパッケージングしたものである。チップキャパシタ６２，６３，６４は、例えば積層型セラミックチップ部品である。
次に、図９Ｂに示すように、粘着層２を有する台座３の粘着層２に回路基板１、第１金属ピン３０Ａ〜３０Ｆ、及び第２金属ピン４０Ａ〜４０Ｆをそれぞれ配置する。回路基板１は、第２面ＰＳ２側を粘着層２側にして、第１導体１１Ａ及び第２導体１１Ｂを粘着層２に立てた状態で台座３に配置される。第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆは、それぞれ第１端側及び第３端側を粘着層２側にして、台座３に立てた状態で実装される。このように、回路基板１、第１金属ピン３０Ａ〜３０Ｆ、及び第２金属ピン４０Ａ〜４０Ｆを台座３に強固に固定した状態で配置する。なお、回路基板１は、安定して台座３に固定するために、例えば、素体７０と同様の材料から作られた支持部材により、粘着層２に固定されてもよい。
粘着層２は、例えば、粘着性を有する樹脂である。第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆは、それぞれＣｕ製の金属ピンである。また、これらの金属ピンは、例えば直径０．３ｍｍ、長さ７ｍｍ程度の円柱状である。金属ピンは、Ｃｕを主成分としたものに限定されるわけではないが、導電率や加工性の点でＣｕを主成分としたものが好ましい。
次に、図９Ｃに示すように、第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆの高さまで素体７０を形成する。具体的には、エポキシ樹脂等を所定高さまで塗布する。所定の高さとは、少なくとも第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆの高さ以上である。これにより、第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆが、素体７０によって被膜される。
次に、図９Ｄに示すように、素体７０の第１主面ＶＳ１を平面的に研磨していくことで、第１金属ピン３０Ａ〜３０Ｆの第２端、及び第２金属ピン４０Ａ〜４０Ｆの第４端を露出させる。
素体７０は、液状樹脂の塗布により設けてもよいし、半硬化シート状樹脂の積層によって設けてもよい。
次に、図９Ｅに示すように、第１金属ピン３０Ａ〜３０Ｆの第２端、及び第２金属ピン４０Ａ〜４０Ｆの第４端が露出する素体７０の第１主面ＶＳ１に、第２配線パターン５０Ａ〜５０Ｆを形成する（図３参照）。具体的には、素体７０の第１主面ＶＳ１に、導電性ペーストをスクリーン印刷することによって第２配線パターン５０Ａ〜５０Ｆを形成する。これにより、第２配線パターン５０Ａ〜５０Ｆは、第１金属ピン３０Ａ〜３０Ｆの第２端と、第２金属ピン４０Ａ〜４０Ｆの第４端とに接続される。
次に、図９Ｆに示すように、素体７０から、粘着層２を有する台座３を取り除き、素体７０の第２主面ＶＳ２に、第１金属ピン３０Ａ〜３０Ｆの第１端と、第２金属ピン４０Ａ〜４０Ｆの第３端と、第１導体１１Ａ及び第２導体１１Ｂの一端と、を露出させる。具体的には、素体７０から台座３を取り外し、粘着層２と素体７０とを平面的に研磨していくことで、第１金属ピン３０Ａ〜３０Ｆの第１端と、第２金属ピン４０Ａ〜４０Ｆの第３端と、第１導体１１Ａ及び第２導体１１Ｂの一端と、を素体７０の第２主面ＶＳ２に露出させる。
次に、図９Ｇに示すように、第１金属ピン３０Ａ〜３０Ｆの第１端、第２金属ピン４０Ａ〜４０Ｆの第３端、第１導体１１Ａ及び第２導体１１Ｂの一端が露出する素体７０の第２主面ＶＳ２に、第１配線パターン２０Ａ〜２０Ｇを形成する（図２参照）。具体的には、素体７０の第２主面ＶＳ２に、導電性ペーストをスクリーン印刷することによって、第１配線パターン２０Ａ〜２０Ｇを形成する。これにより、第１配線パターン２０Ａ〜２０Ｇは、第１金属ピン３０Ａ〜３０Ｆの第１端と、第２金属ピン４０Ａ〜４０Ｆの第３端とに接続される。また、第１配線パターン２０Ａ及び２０Ｇは、それぞれ第１導体１１Ａ及び第２導体１１Ｂの一端に接続される。
なお、第１配線パターン２０Ａ〜２０Ｇ及び第２配線パターン５０Ａ〜５０Ｆは、それぞれ素体７０の第２主面ＶＳ２及び第１主面ＶＳ１に、めっき法等によってＣｕ膜等の導体膜を形成し、これをフォトレジスト膜形成及びエッチングによってパターニングして形成してもよい。
次に、図９Ｈに示すように、第１配線パターン２０Ａ〜２０Ｇ及び第２配線パターン５０Ａ〜５０Ｆに、めっき層８０Ａ，８０Ｂを形成する。また、第１配線パターン２０Ａ〜２０Ｇ及び第２配線パターン５０Ａ〜５０Ｆの形成面にめっき層８０Ａ，８０Ｂの上から保護層９０Ａ，９０Ｂを形成する。
めっき層は、Ｃｕ等のめっき膜によって形成される。Ｃｕめっき膜の場合、Ｃｕ等のめっき膜の表面に、更にＡｕめっき膜を形成してもよい。めっき膜を形成することにより、第１配線パターン２０Ａ〜２０Ｇ及び第２配線パターン５０Ａ〜５０Ｆの膜厚が厚くなり、それらの直流抵抗（ＤＣＲ）が小さくなって、導体損失が低減できる。このことにより、第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０ＦのＤＣＲと同等程度にまで、第１配線パターン２０Ａ〜２０Ｇ及び第２配線パターン５０Ａ〜５０ＦのＤＣＲを小さくすることができる。すなわち、この段階の素体は、外表面に第１配線パターン２０Ａ〜２０Ｇ及び第２配線パターン５０Ａ〜５０Ｆが露出したものである。そのため、この素体をめっき液に浸漬することにより、第１配線パターン２０Ａ〜２０Ｇ及び第２配線パターン５０Ａ〜５０Ｆの厚みを選択的に厚くすることができる。例えば、無線ＩＣデバイス１０１では、配線導体パターン１０Ａ，１０Ｂの厚みに比べて、第１配線パターン２０Ａ〜２０Ｇの厚みを増やすことができる。
保護層９０Ａ，９０Ｂは、酸化防止用の保護用樹脂膜であり、例えば、ソルダーレジスト膜等である。
なお、上記の工程は、マザー基板状態のまま処理される。最後に、マザー基板を個々の無線ＩＣデバイス単位（個片）に分離する。
［効果］
実施の形態１に係る無線ＩＣデバイス１０１によれば、以下の効果を奏することができる。
実施の形態１に係る無線ＩＣデバイス１０１によれば、ＲＦＩＣ素子６１の第１入出力端子６１ａ及び第２入出力端子６１ｂの端子面が、素体７０の第２主面ＶＳ２に対向して配置される。そのため、ＲＦＩＣ素子６１の第１入出力端子６１ａ及び第２入出力端子６１ｂの端子面がアンテナコイルの巻回軸Ｇ１に交差しない。その結果、ＲＦＩＣ素子６１が、アンテナコイルの磁界形成の妨げになりにくい。
また、ＲＦＩＣ素子６１の第１入出力端子６１ａ及び第２入出力端子６１ｂの端子面は、アンテナコイルから離れて配置される。その結果、ＲＦＩＣ素子６１がアンテナコイルの近傍を通過する磁束の妨げになりにくい。特に、ＲＦＩＣ素子６１の端子面が、アンテナコイルの巻回軸Ｇ１方向から見て、素体７０の第２主面ＶＳ２よりも巻回軸Ｇ１寄りに配置されることで、ＲＦＩＣ素子６１によるアンテナコイルの磁界の妨げを更に少なくすることができる。
したがって、無線ＩＣデバイス１０１によれば、ＲＦＩＣ素子６１によるアンテナコイルの磁界の妨げを少なくすることができる。例えば、無線ＩＣデバイス１０１は、ＲＦＩＣ素子６１によるアンテナコイルの受信感度の低下、又は送信信号の受信回路への回り込み等を抑制することができる。また、無線ＩＣデバイス１０１によれば、アンテナコイルによるＲＦＩＣ素子６１の動作の妨げを抑制することもできる。例えば、ＲＦＩＣ素子６１の誤動作や不安定動作等を抑制することができる。
無線ＩＣデバイス１０１によれば、比較的大きな高さ寸法を持った部分を金属ピンによってアンテナコイルの一部を形成できるため、例えば、層間接続導体を有する複数の基材層を積層して高さ方向の接続部を形成する場合に比べて、接続箇所を減らすことができる。したがって、無線ＩＣデバイス１０１によれば、アンテナコイルの電気特性を向上させることができる。なお、ビアホール型の層間接続導体を有する複数の基材層を積層して接続部を形成する場合、基板に貫通孔を形成し、この貫通孔に導電性ペースト等を充填して層間接続導体、即ちビアを形成している。この場合、貫通孔は加工の際にテーパが形成されるため、複数の基材層を積層すると、径の異なるビアが積層されることになる。また、複数の基材層を積層するとき、ビア間には銅等の異種の材料が挟まれる可能性がある。
無線ＩＣデバイス１０１によれば、多層基板にコイルを形成する必要がなく、複雑な配線を引回す必要がないため、比較的大きな高さ寸法を持ち、コイル開口サイズの設計上の自由度に優れたコイル構造のアンテナコイルを容易に実現することができる。アンテナコイルを構成するパターンの一部に金属ピンを利用することにより、アンテナコイルの低抵抗化が可能であるので、高感度であり、かつ小型化が可能な無線ＩＣデバイスが得られる。
回路基板１は、アンテナコイルから離れて素体７０の中に埋設されている。このため、回路基板１の第２面ＰＳ２側において、回路基板１と素体７０との間にスペースを設けている。無線ＩＣデバイス１０１によれば、このスペースを有効活用し、例えば、回路基板１の第２面ＰＳ２側にＲＦＩＣ素子６１やキャパシタ等の実装部品を実装することができる。このため、回路基板１とアンテナコイルとの間に形成されたスペースに表面実装部品を配置し、無線ＩＣデバイス１０１の小型化を実現することができる。また、回路基板１の第１面ＰＳ１と第２面ＰＳ２との両方に実装部品を実装することもできる。
アンテナコイルの一部は、金属ピンで構成されている。金属ピンは、金属ピン自身が持つ直流抵抗成分を、導電性ペーストの焼成による焼結金属体や、導電性薄膜のエッチングによる薄膜金属体等の導体膜のＤＣＲより十分に小さくできる。そのため、Ｑ値が高い、即ち低損失のアンテナコイルを備えた無線ＩＣデバイス１０１を提供することができる。
アンテナコイルを構成するパターンのうち、Ｘ軸方向に延びる第１配線パターン２０Ａ〜２０Ｇ及び第２配線パターン５０Ａ〜５０Ｆは、Ｃｕ等のめっき膜を形成することにより、膜厚を厚くし、コイルの直流抵抗成分をさらに低減することができる。
ＲＦＩＣ素子６１に接続されるキャパシタ６２，６３，６４を備えるため、ＲＦＩＣ素子とアンテナコイルとの整合用または共振周波数設定用の回路を容易に構成でき、外部の回路を無くしたり、簡素化したりすることができる。
ＲＦＩＣ素子６１、チップキャパシタ６２，６３，６４等の表面実装チップ部品、第１金属ピン３０Ａ〜３０Ｆ、及び第２金属ピン４０Ａ〜４０Ｆは、素体７０で保護されるので、無線ＩＣデバイス１０１全体は堅牢である。特に、この無線ＩＣデバイス１０１を樹脂成型物品に埋設する際、射出成型時に流動する高温の樹脂に対して、表面実装チップ部品のはんだ接続部が保護される。なお、射出成型時に流動する樹脂は、例えば、瞬間的には３００℃以上の高温となるが、ＲＦＩＣ素子６１自体は素体７０に埋設されており、また、ＲＦＩＣ素子６１と回路基板１との接合部分も素体７０に埋設されているので、ＲＦＩＣ素子６１、さらには無線ＩＣデバイス１０１の信頼性は損なわれない。
ＲＦＩＣ素子６１は、無線ＩＣデバイス１０１の外方へ露出することがなく、ＲＦＩＣ素子６１の保護機能が高くなり、ＲＦＩＣ素子６１を外部に搭載することによる大型化が避けられる。また、回路基板１に対するＲＦＩＣ素子６１の接続部の信頼性が高まる。これにより、プラスチック等の樹脂成形品に内蔵可能な、つまり、射出成形時の高温下にも耐えられる、高耐熱性の無線ＩＣデバイスを実現できる。特に、無線ＩＣデバイス１０１は、ＲＦＩＣ素子６１を搭載した回路基板１が、素体７０の表面から離れている。このため、無線ＩＣデバイス１０１を内蔵するプラスチック等の樹脂成形品を射出成型により製造する場合に、射出成型時の樹脂の熱が回路基板１に伝わりにくくなっているため、はんだスプラッシュ等の危険性を下げることができる。
第１配線パターン２０Ａ〜２０Ｇ及び第２配線パターン５０Ａ〜５０Ｆは、素体７０の表面にスクリーン印刷するか、又はパターニングすればよいので、その形成が容易である。また、第１配線パターン２０Ａ〜２０Ｇから第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆへの接続が容易であり、第２配線パターン５０Ａ〜５０Ｆから第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆへの接続が容易である。さらに、回路基板１の第１導体１１Ａ及び第２導体１１Ｂと、第１配線パターン２０Ａ、２０Ｇとの接続を容易にすることができる。
回路基板１に金属ピンを実装する構成ではないため、回路基板１に金属ピンを実装するためのランドを形成する必要がなく、狭いピッチで金属ピンを配列することができる。そのため、無線ＩＣデバイス１０１は、小型化することができる。
ＲＦＩＣ素子６１は、回路基板１の第２面ＰＳ２に形成された配線導体パターン１０Ａ，１０Ｂ、第１導体１１Ａ及び第２導体１１Ｂを介して、アンテナコイルに接続されている。そのため、ブリッジパターンの形成が容易になる。ＲＦＩＣ素子６１が、引回し用の配線導体パターン１０Ａ，１０Ｂを介して第１導体１１Ａ及び第２導体１１Ｂに接続されることで、回路基板１の第２面ＰＳ２の任意の位置に第１導体１１Ａ及び第２導体１１Ｂを形成することができる。なお、ＲＦＩＣ素子６１は、直接第１導体１１Ａ及び第２導体１１Ｂに接続してもよい。
無線ＩＣデバイス１０１によれば、アンテナコイルの実質的な開口径が大きいので、通信相手のアンテナに対して相対的に広い位置関係で通信することができる。
第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆは、少なくともコイル軸方向の端部においてそれぞれ配列方向に千鳥状に配置されることにより、金属ピンの本数を増やしてターン数を増やしても、無線ＩＣデバイス１０１のサイズを小型化することができる。
実施の形態１に係る無線ＩＣデバイス１０１の製造方法によれば、以下の効果を奏することができる。
実施の形態１に係る無線ＩＣデバイス１０１の製造方法によれば、ＲＦＩＣ素子によるアンテナコイルの磁界の妨げが少なく、かつコイル開口面積が大きく、直流抵抗が小さい等の優れた電気特性を有する無線ＩＣデバイスを容易に製造することができる。
無線ＩＣデバイス１０１の製造方法によれば、粘着層２を有する台座３を用いることにより、第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆを強固に固定することができるため、より小径の金属ピンをアンテナコイルに使用することができる。したがって、アンテナコイルの巻回数が多く、インダクタンスの高いアンテナコイルを製造することができる。また、比較的大きな高さ寸法を持ち、小径の金属ピンを使用することにより、コイル開口面積をさらに大きくすることができる。
実施の形態１に係る無線ＩＣデバイス１０１において、第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆは、円柱状の側部が素体７０の第１側面ＶＳ３及び第２側面ＶＳ４に埋設されているが、この構成に限るものではない。第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆの側部が、素体７０の第１側面ＶＳ３及び第２側面ＶＳ４から一部露出する構成であってもよい。
実施の形態１における第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆは、それぞれＹ軸方向に配列され、且つＺ軸方向に見て千鳥状に配置（ｚｉｇｚａｇ ａｌｉｇｎｍｅｎｔ）される構成について説明したが、これに限定されない。例えば、第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆは、一列に並べて配列されていてもよい。
実施の形態１におけるＲＦＩＣ素子６１においては、ＲＦＩＣチップがパッケージされたものを説明したが、これに限定されない。例えば、ＲＦＩＣ素子６１は、ベアチップ状のＲＦＩＣであってもよい。この場合、ＲＦＩＣは、Ａｕ電極端子を有し、回路基板１のＡｕめっき膜が印刷された給電端子に対して超音波接合により接続される。
実施の形態１に係る無線ＩＣデバイス１０１においては、チップキャパシタ６２，６３，６４の３つのキャパシタ用いて整合回路を構成する例について説明したが、これに限定されない。無線ＩＣデバイス１０１においては、共振周波数設定用のキャパシタとして、少なくとも１つ以上のキャパシタが、アンテナコイルに並列に接続されていればよい。
実施の形態１における素体７０は、フェライト粉等の磁性体粉を含む構成であってもよい。この構成によれば、素体７０は磁性を有するため、所定のインダクタンスのアンテナコイルを得るに要する全体のサイズを小さくすることができる。また、素体７０が磁性を有する場合には、第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆの側部を素体７０の側面から露出させてもよい。このような構成により、第１金属ピン３０Ａ〜３０Ｆ及び第２金属ピン４０Ａ〜４０Ｆが露出する素体７０の表面へも磁界が広がり、これらの方向での通信も可能となる。また、素体７０は、金属製磁性体粉末と樹脂とを含有する複合磁性材料からなる素体であってもよい。このような構成により、インダクタンスを大きくとることができるため、デバイスを小型化することができる。
実施の形態１において、ＲＦＩＣ素子６１及びキャパシタ６２，６３，６４は、回路基板１の第２面ＰＳ２側に実装する構成について説明したが、これに限定されない。回路基板１は、第１面ＰＳ１に実装部品を実装してもよいし、第１面ＰＳ１と第２面ＰＳ２との両面に実装部品を実装してもよい。
実施の形態１において、無線ＩＣデバイス１０１について、めっき層８０Ａ，８０Ｂ、保護層９０Ａ，９０Ｂを備える構成を説明したが、これに限定されない。めっき層８０Ａ，８０Ｂ、保護層９０Ａ，９０Ｂは、必要に応じて設ければよい。
実施の形態１において、ＲＦＩＣ素子６１は、回路基板１に実装される例について説明したが、これに限定されない。例えば、無線ＩＣデバイス１０１は、回路基板１を備えない構成であってもよい。この場合、例えば、ＲＦＩＣ素子６１の第１入出力端子６１ａ及び第２入出力端子６１ｂは、それぞれ第１導体１１Ａ及び第２導体１１Ｂに直接接続される。
（実施の形態２）
［全体構成］
本発明に係る実施の形態２の無線ＩＣデバイスについて、図１０を用いて説明する。
図１０は、実施の形態２に係る無線ＩＣデバイス１０２の概略構成を示す。なお、実施の形態２では、主に実施の形態１と異なる点について説明する。実施の形態２においては、実施の形態１と同一又は同等の構成については同じ符号を付して説明する。また、実施の形態２では、実施の形態１と重複する記載は省略する。
図１０に示すように、実施の形態２の無線ＩＣデバイス１０２は、実施の形態１の無線ＩＣデバイス１０１と比べて、ＲＦＩＣ素子６１等の実装部品を回路基板１の第１面ＰＳ１側に実装している点が異なる。
無線ＩＣデバイス１０２の回路基板１は、ＲＦＩＣ素子６１が実装される第１面ＰＳ１側に配線導体パターン１０Ａ，１０Ｂ、給電端子、ＮＣ端子、接続端子１２Ａ，１２Ｂ等を形成している。無線ＩＣデバイス１０２では、アンテナコイルの巻回軸Ｇ１方向から見たとき、第２面ＰＳ２よりも巻回軸Ｇ１に近い位置にある第１面ＰＳ１に、ＲＦＩＣ素子６１の実装面を形成している。
［効果］
実施の形態２に係る無線ＩＣデバイス１０２によれば、以下の効果を奏することができる。
実施の形態２に係る無線ＩＣデバイス１０２は、回路基板１の第１面ＰＳ１にＲＦＩＣ６１等の実装部品を実装している。このような構成により、実施の形態１に比べて、より簡単に、回路基板１と実装部品との接合部分を、アンテナコイルの巻回軸Ｇ１方向から見て、素体７０の第２主面ＶＳ２よりもアンテナコイルの巻回軸Ｇ１寄りに配置することができる。
例えば、実施の形態１においては、回路基板１の第２面ＰＳ２を、アンテナコイルの巻回軸Ｇ１方向から見て、素体７０の第２主面ＶＳ２よりもアンテナコイルの巻回軸Ｇ１寄りに配置するためには、第１導体１１Ａ及び第２導体１１ＢのＺ方向の長さを長くする必要がある。実施の形態２においては、第１導体１１Ａ及び第２導体１１ＢのＺ方向の長さを実施の形態１ほど長くしなくても、ＲＦＩＣ素子６１の実装面を、素体７０の第２主面ＶＳ２よりもアンテナコイルの巻回軸Ｇ１寄りに配置することができる。
したがって、実施の形態２に係る無線ＩＣデバイス１０２では、実施の形態１に比べて、より簡単に電気的特性及び熱的特性を高めることができる。
（実施の形態３）
［全体構成］
本発明に係る実施の形態３の無線ＩＣデバイスについて、図１１を用いて説明する。
図１１は、実施の形態３に係る無線ＩＣデバイス１０３の概略構成を示す。なお、実施の形態３では、主に実施の形態１と異なる点について説明する。実施の形態３においては、実施の形態１と同一又は同等の構成については同じ符号を付して説明する。また、実施の形態３では、実施の形態１と重複する記載は省略する。
図１１に示すように、実施の形態３の無線ＩＣデバイス１０３は、実施の形態１の無線ＩＣデバイス１０１と比べて、回路基板１の第１面ＰＳ１上に磁性体４を実装している点が異なる。
磁性体４は、アンテナコイルに対する磁心として作用するフェライト焼結体などのフェライト板である。磁性体４は、アンテナコイルの磁性体コアとなる。磁性体４は、回路基板１の第１面ＰＳ１上に実装されている。磁性体４は、小型、かつ比透磁率５０以上３００以下程度の透磁率を有するフェライト焼結体であることが好ましい。
実施の形態３においては、第１金属ピン３０Ａ〜３０Ｆ、第２金属ピン４０Ａ〜４０Ｆ、第１配線パターン２０Ａ〜２０Ｇ、及び第２配線パターン５０Ａ〜５０Ｆによって形成されたアンテナコイルの内部、即ちコイル巻回範囲内に磁性体４が配置される。
実施の形態３に係る無線ＩＣデバイス１０３の製造方法については、実施の形態１に比べて、回路基板１を準備する工程において、回路基板１の第１面ＰＳ１上に磁性体４を実装する点が異なる。実施の形態３の無線ＩＣデバイス１０３の製造方法の他の工程は、実施の形態１の無線ＩＣデバイス１０１の製造方法の工程と同じである。
［効果］
実施の形態３に係る無線ＩＣデバイス１０３によれば、以下の効果を奏することができる。
実施の形態３に係る無線ＩＣデバイス１０３は、磁性体４をアンテナコイルの内部であるコイル巻回範囲内に配置することにより、アンテナコイルのＬ値の向上や、アンテナ性能の向上を行うことができる。その結果、アンテナコイルを大型化することなく、所定のインダクタンスを有するアンテナコイルが得られる。また、アンテナコイルの高さを低くしても所定のインダクタンスを得ることができる。また、磁性体４の集磁効果により、通信相手のアンテナとの磁界結合を高めることができる。
また、実施の形態３の無線ＩＣデバイス１０３の製造方法によれば、実施の形態１の無線ＩＣデバイス１０１の製造方法に、磁性体４を実装する工程を加えるのみでよいため、アンテナコイルのＬ値を向上させると共に、アンテナ性能を向上させた無線ＩＣデバイス１０３を容易に製造することができる。
なお、実施の形態３において、磁性体４は、フェライト焼結体などのフェライト板である例について説明したが、これに限定されない。磁性体４は、例えば、フェライト粉末を含むゴムフェライトであってもよい。
（実施の形態４）
［全体構成］
本発明に係る実施の形態４の無線ＩＣデバイスについて、図１２を用いて説明する。
図１２は、実施の形態４に係る無線ＩＣデバイス１０４の概略構成を示す。なお、実施の形態４では、主に実施の形態１と異なる点について説明する。実施の形態４においては、実施の形態１と同一又は同等の構成については同じ符号を付して説明する。また、実施の形態４では、実施の形態１と重複する記載は省略する。
図１２に示すように、実施の形態４の無線ＩＣデバイス１０４は、実施の形態１の無線ＩＣデバイス１０１と比べて、第３導体１１Ｃ及び第４導体１１Ｄが第１配線パターン２０Ａ〜２０Ｇ上に形成されるＣｕ等のめっき層８０Ｂの成長によって形成されている点が異なる。
［効果］
実施の形態４に係る無線ＩＣデバイス１０４によれば、以下の効果を奏することができる。
実施の形態４の無線ＩＣデバイス１０４によれば、実施の形態１に比べて、第３導体１１Ｃ及び第４導体１１Ｄ用に金属ピンを実装する必要がないため、部品点数を減らし、コストを低減することができる。
なお、実施の形態４の無線ＩＣデバイス１０４においては、第３導体１１Ｃ及び第４導体１１Ｄを、めっき層８０の成長により形成する構成について説明したが、これに限定されない。第３導体１１Ｃ及び第４導体１１Ｄは、例えば、回路基板１の接続端子１２Ａ，１２Ｂ上に形成されたスタッド状のバンプであってもよい。このような構成により、金属ピンを使用せずとも、ＲＦＩＣ素子６１とアンテナコイルとを容易に接続することができる。
（実施の形態５）
［全体構成］
本発明に係る実施の形態５の無線ＩＣデバイスについて、図１３〜図１５を用いて説明する。
図１３は、実施の形態５に係る無線ＩＣデバイス１０５の概略構成を示す。図１４は、実施の形態５の無線ＩＣデバイス１０５の回路図である。図１５は、実施の形態５の無線ＩＣデバイス１０５の底面図である。なお、実施の形態５では、主に実施の形態１と異なる点について説明する。実施の形態５においては、実施の形態１と同一又は同等の構成については同じ符号を付して説明する。また、実施の形態５では、実施の形態１と重複する記載は省略する。
図１３に示すように、実施の形態５の無線ＩＣデバイス１０５は、実施の形態１の無線ＩＣデバイス１０１と比べて、回路基板１の第１面ＰＳ１及び第２面ＰＳ２との両面に表面実装部品を実装し、素体７０の第２主面ＶＳ２に入出力端子Ｐ１，Ｐ２を形成している点が異なる。また、実施の形態５では、実施の形態１と比べて、リーダライタモジュール（以下、「ＲＷモジュール」という）を形成している点が異なる。
図１３に示すように、無線ＩＣデバイス１０５の回路基板１の第１面ＰＳ１には、更に配線導体パターン１０Ｃ，１０Ｄが形成されており、配線導体パターン１０Ｃ，１０Ｄには、キャパシタ６５，６７やコイル６８，６９等の表面実装部品が実装されている。また、第２面ＰＳ２に形成された配線導体パターン１０Ｂは、素体７０の第２主面ＶＳ２から第１主面ＶＳ１の方向へ延びる第５導体１１Ｅを介して、素体７０の第２主面ＶＳ２に形成された入出力端子Ｐ１と接続されている。
第５導体１１Ｅは、例えば、第１導体１１Ａ及び第２導体１１Ｂと同様の材料で作られている。
次に、実施の形態５の無線ＩＣデバイス１０５の回路について説明する。
図１４に示すように、ＲＷモジュールは、ＲＷ−ＩＣ素子５と、ローパスフィルタ（以下、「ＬＰＦ」という）６と、整合回路７と、アンテナコイルＡＮＴと、を備える。
ＲＷ−ＩＣ素子５は、ＲＦＩＣ素子６１の１つであり、アンテナコイルＡＮＴに所定の高周波帯の信号を送信するものである。高周波体の信号とは、例えば、１３ＭＨｚ帯の信号である。ＲＷ−ＩＣ素子５は、通信相手に送信すべきベースバンド信号を、所定のデジタル変調方式に従って、所定の高周波帯の送信信号（正相信号）に変換する。また、ＲＷ−ＩＣ素子５は、正相信号に対し位相が１８０°回転した逆相信号を生成し、差動信号を生成する。なお、ＲＷ−ＩＣ素子５は、アンテナコイルＡＮＴを介して受信した高周波信号を処理するための給電回路として機能し、所定のデジタル変調方式に従って、アンテナコイルＡＮＴからの受信信号をベースバンド信号に変換することもできる。また、ＲＷ−ＩＣ素子５は、第１入出力端子６１ａ、第２入出力端子６１ｂに加えて、更に入出力端子Ｐ１，Ｐ２を備える。
ＬＰＦ６は、ＲＷ−ＩＣ素子５から出力された差動信号から、予め定められた周波数以下の低域成分のみを通過させて、アンテナコイルＡＮＴに送信信号を出力している。これにより、不要な高調波成分がアンテナコイルＡＮＴから放射されるのを抑制している。ＬＰＦ６は、キャパシタ６５，６６，６７及びコイル６８，６９で構成される。
キャパシタ６２，６３，６４で構成される整合回路７、及びアンテナコイルＡＮＴは、実施の形態１と同じであるため、説明を省略する。
実施の形態５においては、回路基板１の第２面ＰＳ２側にＲＷ−ＩＣ素子５と、整合回路７用のキャパシタ６２，６３，６４と、を実装している。一方、回路基板１の第１面ＰＳ１側には、ＬＰＦ６用のキャパシタ６５，６６，６７とコイル６８，６９を実装している。
図１５に示すように、素体７０の第２主面ＶＳ２の中央付近には、ＲＷ−ＩＣ素子５から引き出された入出力端子Ｐ１，Ｐ２が形成されている。入出力端子Ｐ１，Ｐ２は、マイコン等に接続される。
［効果］
実施の形態５に係る無線ＩＣデバイス１０５によれば、以下の効果を奏することができる。
実施の形態５の無線ＩＣデバイス１０５によれば、回路基板１の第１面ＰＳ１と第２面ＰＳ２の両方に表面実装部品を実装することにより、無線ＩＣデバイス本体のサイズを大きくすることなく、実装部品の数を増やすことができる。また、無線ＩＣデバイス１０５では、更に入出力端子Ｐ１，Ｐ２を設けることにより、マイコン等で制御することができる。
なお、実施の形態５においては、回路基板１の第１面ＰＳ１と第２面ＰＳ２の両方に表面実装部品を実装して、ＬＰＦ６、整合回路７を有するＲＷモジュールを形成する例について説明したが、これに限定されない。例えば、実施の形態５においては、直流成分をカットするキャパシタ等、その他回路を実装してもよい。
なお、実施の形態５においては、ＲＷ−ＩＣ素子５の入出力端子Ｐ１，Ｐ２が、素体７０の第２主面ＶＳ２の中央付近に配置される構成について説明したが、これに限定されない。入出力端子Ｐ１，Ｐ２は、任意の位置に配置してもよい。このような構成により、設計の自由度が向上する。
（実施の形態６）
［全体構成］
本発明に係る実施の形態６のＲＦＩＤタグ付き物品について、図１６〜図１７を用いて説明する。
図１６は、実施の形態６に係るＲＦＩＤタグ付き物品３０１の斜視図である。図１７は、実施の形態６に係るＲＦＩＤタグ付き物品３０１の正面図である。ＲＦＩＤタグ付き物品３０１は、ＲＦＩＤタグを内蔵した樹脂成型体であり、例えば、樹脂成型で作られたミニチュアカー等の玩具である。ＲＦＩＤタグ付き物品３０１は、実施の形態１の無線ＩＣデバイス１０１を備える。実施の形態６において、無線ＩＣデバイス１０１は、ＲＦＩＤタグとして用いられる。
図１６及び図１７に示すように、無線ＩＣデバイス１０１は、樹脂成型体２０１内に埋設され、物品３０１の外部には露出しない。無線ＩＣデバイス１０１は、玩具の底部に埋設される。玩具の底部とは、図１７の視点で、ＲＦＩＤタグ付き物品３０１の上面付近に対応する。
無線ＩＣデバイス１０１のアンテナコイルの巻回軸は、ミニチュアカー等の玩具の底面に対する法線方向を向く。そのため、この玩具の底面をリーダ／ライタ装置の読み取り部に対向させることで、リーダ／ライタ装置は、無線ＩＣデバイス１０１と通信する。これにより、リーダ／ライタ装置またはリーダ／ライタ装置に接続されるホスト装置は所定の処理を行う。
次に、ＲＦＩＤタグ付き物品３０１の製造方法について、図１８を用いて説明する。図１８は、実施の形態６に係るＲＦＩＤタグ付き物品３０１を射出成型で製造する工程を示す。
図１８に示すように、樹脂成型体２０１の射出成型用金型４０１を準備し、射出成型用金型４０１内に無線ＩＣデバイス１０１を固定する。無線ＩＣデバイス１０１は、例えば、射出成型用樹脂４０２と同じ樹脂で作られた支持部材等により、射出成型用金型４０１内に固定される。次に、射出成型用樹脂４０２をゲートから射出成型用金型４０１内に充填し、樹脂成型体２０１を成型することにより、ＲＦＩＤタグ付き物品３０１を製造する。
ＲＦＩＣ素子６１等は、他の実施形態に係る無線ＩＣデバイスと同様に、素体７０で保護されるので、無線ＩＣデバイス１０１は堅牢である。そして、射出成型時に高熱にて流動する射出成型用樹脂４０２に対して表面実装チップ部品のはんだ接続部が保護される。因みに、ポリイミド系の樹脂膜で被覆されたＣｕワイヤーが巻回された、通常の巻線型コイル部品であると、射出成型時の熱で被覆が溶けてＣｕワイヤー間が短絡してしまう。そのため、従来の通常の巻線型コイル部品をアンテナコイルとして利用することは困難である。
無線ＩＣデバイス１０１の回路基板１は、アンテナコイルの巻回軸Ｇ１方向から見たとき、素体７０の第２主面ＶＳ２よりも巻回軸Ｇ１寄りに配置されている。即ち、無線ＩＣデバイス１０１の回路基板１は、高温の射出成型用樹脂４０２と接触する素体７０の外縁からある程度距離を取って離れて配置されている。そのため、ＲＦＩＤタグ付き物品３０１を成型するときに、無線ＩＣデバイス１０１が熱的影響を受けにくいため、電気的特性及び熱的特性に優れたＲＦＩＤタグ付き物品３０１を提供することができる。
［効果］
実施の形態６に係るＲＦＩＤタグ付き物品３０１によれば、以下の効果を奏することができる。
実施の形態６によれば、リーダ／ライタ装置等で通信可能な電気的特性及び熱的特性に優れたＲＦＩＤタグ付き物品３０１を提供することができる。
（実施の形態７）
［全体構成］
本発明に係る実施の形態７のＲＦＩＤタグ付き物品について、図１９〜図２１を用いて説明する。
図１９は、実施形態７に係るＲＦＩＤタグ付き物品３０２の斜視図である。図２０は、ＲＦＩＤタグ付き物品３０２の断面図である。図２１は、図２０の部分拡大図である。
ＲＦＩＤタグ付き物品３０２は、ＲＦＩＤタグを搭載した通信端末装置であり、例えば、スマートフォンなどの携帯電子機器である。ＲＦＩＤタグ付き物品３０２は、無線ＩＣデバイス１０１及び共振周波数を持つブースターアンテナ１２０を備える。図１９及び図２０に示すように、ＲＦＩＤタグ付き物品３０２の上面側に下部筐体２０２があって、下面側に上部筐体２０３がある。下部筐体２０２と上部筐体２０３とで囲まれる空間の内部に、回路基板２００、無線ＩＣデバイス１０１および共振周波数を持つブースターアンテナ１２０を備える。
無線ＩＣデバイス１０１は、実施の形態１で示したとおりである。無線ＩＣデバイス１０１は、図１９及び図２０に表れるように、回路基板２００に実装される。回路基板２００には無線ＩＣデバイス１０１以外の部品も実装される。
共振周波数を持つブースターアンテナ１２０は、下部筐体２０２の内面に貼付される。このブースターアンテナ１２０は、バッテリーパック１３０と重ならない位置に配置される。ブースターアンテナ１２０は、絶縁体基材１２３および絶縁体基材１２３に形成されるコイルパターン１２１，１２２を含む。
図２１に示すように、無線ＩＣデバイス１０１は、そのアンテナコイルおよびブースターアンテナ１２０に対して磁束が鎖交するように配置される。すなわち、無線ＩＣデバイス１０１のアンテナコイルは、ブースターアンテナ１２０のコイルと磁界結合するように、無線ＩＣデバイス１０１とブースターアンテナ１２０は配置される。図２１中の破線は、その磁界結合に寄与する磁束を概念的に表す。
無線ＩＣデバイス１０１のＲＦＩＣ素子６１は、回路基板２００側を向いて近接して配置されると共に、アンテナコイルがブースターアンテナ１２０側を向いて近接して配置される。そのため、無線ＩＣデバイス１０１のアンテナコイルとブースターアンテナ１２０との結合度は高い。また、ＲＦＩＣ素子６１と他の回路素子とをつなぐ配線、特にデジタル信号ラインや電源ラインは、アンテナコイルの磁束と実質的に平行に配線されるのでアンテナコイルとの結合は小さい。
図２２は、ブースターアンテナ１２０の斜視図である。図２３は、ブースターアンテナ１２０の回路図である。ブースターアンテナ１２０は、第１コイルパターン１２１と第２コイルパターン１２２は、それぞれ矩形渦巻状にパターン化された導体であり、平面視で同方向に電流が流れる状態で容量結合するようにパターン化される。第１コイルパターン１２１と第２コイルパターン１２２との間には浮遊容量が形成される。第１コイルパターン１２１および第２コイルパターン１２２のインダクタンスと浮遊容量のキャパシタンスとでＬＣ共振回路が構成される。このＬＣ共振回路の共振周波数は、このＲＦＩＤシステムの通信周波数と実質的に等しい。通信周波数は例えば１３．５６ＭＨｚ帯である。
［効果］
実施の形態７に係るＲＦＩＤタグ付き物品３０２によれば、以下の効果を奏することができる。
実施の形態７のＲＦＩＤタグ付き物品３０２によれば、ブースターアンテナの大きなコイル開口を利用して通信できるので、通信可能最長距離を拡張することができる。
なお、実施の形態６及び実施の形態７においては、実施の形態１の無線ＩＣデバイス１０１を備えた物品について説明したが、これに限定されない。例えば、第２〜５実施形態の無線ＩＣデバイスを備えた物品であってもよい。
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した特許請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
本発明は、無線ＩＣデバイスに有用であり、ＲＦＩＣ素子によるアンテナコイルの磁界の妨げを少なくすると共に、優れた電気特性を有している。
ＡＮＴ アンテナコイル
ＰＳ１ 回路基板の第１面
ＰＳ２ 回路基板の第２面
ＶＳ１ 素体の第１主面
ＶＳ２ 素体の第２主面
１ 回路基板
２ 粘着層
３ 台座
４ 磁性体
５ ＲＷ−ＩＣ素子
６ ローパスフィルタ
７ 整合回路
１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 配線導体パターン
１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ，１１Ｅ 導体
１２Ａ，１２Ｂ 接続端子
２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅ，２０Ｆ，２０Ｇ 第１配線パターン
３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０Ｆ 第１金属ピン
４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ，４０Ｅ，４０Ｆ 第２金属ピン
５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ，５０Ｅ，５０Ｆ 第２配線パターン
６１ ＲＦＩＣ素子
６２，６３，６４，６５，６６，６７ チップキャパシタ
６８，６９ コイル
７０ 素体
８０Ａ，８０Ｂ めっき層
９０Ａ，９０Ｂ 保護層
１０１，１０２，１０３，１０４，１０５ 無線ＩＣデバイス
１２０ ブースターアンテナ
１２１ 第１コイルパターン
１２２ 第２コイルパターン
１２３ 絶縁体基材
１３０ バッテリーパック
２００ 回路基板
２０１ 樹脂成型体
２０２ 下部筐体
２０３ 上部筐体
３０１，３０２ ＲＦＩＤタグ付き物品
４０１ 射出成型用金型
４０２ 射出成型用樹脂

Claims (11)

  1. 第１主面と前記第１主面に対向する第２主面とを有する素体と、
    前記素体に埋設され、第１入出力端子と第２入出力端子とを備えたＲＦＩＣ素子を実装してなる回路基板と、
    前記素体に設けられる一方、一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続されたアンテナコイルと、
    を備え、
    前記アンテナコイルは、前記素体の前記第２主面に形成された２つの配線パターンを含み、
    前記２つの配線パターンは、前記回路基板から前記素体の前記第２主面に延設され、かつ、前記素体に埋設された第１導体及び第２導体を介して、前記ＲＦＩＣ素子の前記第１入出力端子および前記第２入出力端子にそれぞれ接続されている、
    無線ＩＣデバイス。
  2. 前記アンテナコイルは、
    前記２つの配線パターンを含む第１配線パターンと、
    前記素体の前記第１主面及び前記第２主面に達する第１端と第２端とを有し、かつ前記第１端が前記第１配線パターンに接続された第１金属ピンと、
    前記素体の前記第１主面及び前記第２主面に達する第３端と第４端とを有し、かつ前記第３端が前記第１配線パターンに接続された第２金属ピンと、
    前記素体の前記第１主面側に形成され、前記第１金属ピンの前記第２端と前記第２金属ピンの前記第４端とに接続された第２配線パターンと、
    を有する、請求項１に記載の無線ＩＣデバイス。
  3. 前記第１導体及び前記第２導体は、柱状の金属ピンで形成され、
    前記ＲＦＩＣ素子の前記第１入出力端子は、前記回路基板に形成された接続端子を介して前記第１導体に接続され、
    前記ＲＦＩＣ素子の前記第２入出力端子は、前記回路基板に形成された接続端子を介して前記第２導体に接続される、
    請求項１又は２に記載の無線ＩＣデバイス。
  4. 前記回路基板は、前記アンテナコイルの巻回軸方向から見たとき、前記ＲＦＩＣ素子の前記第１入出力端子及び前記第２入出力端子を実装した面が前記素体の前記第２主面よりも前記巻回軸寄りとなるように配置される、請求項１〜３のいずれか一項に記載の無線ＩＣデバイス。
  5. 前記回路基板は、前記素体の前記第１主面に面する第１面と、前記素体の前記第２主面に面する第２面と、を有し、
    前記ＲＦＩＣ素子は、前記回路基板の前記第２面に実装される、請求項１〜４のいずれか一項に記載の無線ＩＣデバイス。
  6. 前記回路基板は、前記アンテナコイルの磁性体コアとなる磁性体を搭載している、請求項１〜５のいずれか一項に記載の無線ＩＣデバイス。
  7. 前記回路基板は、前記アンテナコイルの磁性体コアとなる磁性体を搭載し、
    前記第１配線パターン及び前記第２配線パターンは、それぞれ複数の配線パターンを有し、
    前記第１金属ピン及び前記第２金属ピンは、それぞれ複数の金属ピンを有し、
    前記アンテナコイルは、前記第１配線パターンと、前記第２配線パターンと、前記第１金属ピンと、前記第２金属ピンと、によって形成される複数のループを有するヘリカル状に形成される、
    請求項２に記載の無線ＩＣデバイス。
  8. 前記第１金属ピン及び前記第２金属ピンは、それぞれ３つ以上の金属ピンを有し、
    前記第１金属ピン及び前記第２金属ピンは、それぞれＹ軸方向に配列され、かつＺ軸方向に見て千鳥状に配置される、
    請求項７に記載の無線ＩＣデバイス。
  9. 前記アンテナコイルは、Ｙ軸方向から見て内外径の異なる複数のループを含み、
    前記アンテナコイルの開口面に位置するループは、前記複数のループのうち内外径が最も大きいループである、
    請求項８に記載の無線ＩＣデバイス。
  10. 無線ＩＣデバイスを備えた樹脂成型体であって、
    前記無線ＩＣデバイスは、
    第１主面と前記第１主面に対向する第２主面とを有する素体と、
    前記素体に埋設され、第１入出力端子と第２入出力端子とを備えたＲＦＩＣ素子を実装してなる回路基板と、
    前記素体に設けられる一方、一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続されたアンテナコイルと、
    を備え、
    前記アンテナコイルは、前記素体の前記第２主面に形成された２つの配線パターンを含み、
    前記２つの配線パターンは、前記回路基板から前記素体の前記第２主面に延設され、かつ、前記素体に埋設された第１導体及び第２導体を介して、前記ＲＦＩＣ素子の前記第１入出力端子および前記第２入出力端子にそれぞれ接続されている、
    樹脂成型体。
  11. 無線ＩＣデバイスを備えた通信端末装置であって、
    前記無線ＩＣデバイスは、
    第１主面と前記第１主面に対向する第２主面とを有する素体と、
    前記素体に埋設され、第１入出力端子と第２入出力端子とを備えたＲＦＩＣ素子を実装してなる回路基板と、
    前記素体に設けられる一方、一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続されたアンテナコイルと、
    を備え、
    前記アンテナコイルは、前記素体の前記第２主面に形成された２つの配線パターンを含み、
    前記２つの配線パターンは、前記回路基板から前記素体の前記第２主面に延設され、かつ、前記素体に埋設された第１導体及び第２導体を介して、前記ＲＦＩＣ素子の前記第１入出力端子および前記第２入出力端子にそれぞれ接続されている、
    通信端末装置。
JP2016177810A 2015-03-06 2016-09-12 無線ｉｃデバイス、それを備えた樹脂成型体、それを備えた通信端末装置 Active JP6222319B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015045170 2015-03-06
JP2015045170 2015-03-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016532012A Division JP6008069B1 (ja) 2015-03-06 2016-02-04 無線ｉｃデバイス、それを備えた樹脂成型体、それを備えた通信端末装置、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016219059A true JP2016219059A (ja) 2016-12-22
JP6222319B2 JP6222319B2 (ja) 2017-11-01

Family

ID=56879413

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016532012A Active JP6008069B1 (ja) 2015-03-06 2016-02-04 無線ｉｃデバイス、それを備えた樹脂成型体、それを備えた通信端末装置、及びその製造方法
JP2016177810A Active JP6222319B2 (ja) 2015-03-06 2016-09-12 無線ｉｃデバイス、それを備えた樹脂成型体、それを備えた通信端末装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016532012A Active JP6008069B1 (ja) 2015-03-06 2016-02-04 無線ｉｃデバイス、それを備えた樹脂成型体、それを備えた通信端末装置、及びその製造方法

Country Status (4)

Country Link
US (1) US10236264B2 (ja)
JP (2) JP6008069B1 (ja)
CN (1) CN106133761B (ja)
WO (1) WO2016143425A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615918B2 (en) 2017-06-19 2023-03-28 Murata Manufacturing Co., Ltd. Method for manufacturing a coil element assembly

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5370581B2 (ja) * 2010-03-24 2013-12-18 株式会社村田製作所 Ｒｆｉｄシステム
KR20170008617A (ko) * 2015-07-14 2017-01-24 삼성전기주식회사 무선 전력 수신 장치 및 그 제조방법
WO2017141597A1 (ja) * 2016-02-19 2017-08-24 株式会社村田製作所 無線通信デバイス及びその製造方法、並びに、樹脂成型体
WO2017141771A1 (ja) * 2016-02-19 2017-08-24 株式会社村田製作所 無線通信デバイス及びその製造方法、並びに、樹脂成型体
JP6160796B1 (ja) * 2016-02-19 2017-07-12 株式会社村田製作所 無線通信デバイス及びその製造方法、並びに、樹脂成型体
WO2017145505A1 (ja) * 2016-02-25 2017-08-31 株式会社村田製作所 無線ｉｃデバイスおよび無線ｉｃデバイスの製造方法
JP6251770B2 (ja) * 2016-04-15 2017-12-20 株式会社エスケーエレクトロニクス Ｒｆｉｄタグ
US10621484B2 (en) * 2016-06-29 2020-04-14 Joint-Stock Company “Pay-Ring” Contactless smart card
DE102018117364A1 (de) * 2018-07-18 2020-01-23 Infineon Technologies Ag Verfahren und Vorrichtung zum Trimmen einer auf einem Träger aufgebrachten Antenne, Verfahren zum Herstellen einer Trägerstruktur, Trägerstruktur und Chipkarte
JP6610849B1 (ja) * 2018-09-05 2019-11-27 株式会社村田製作所 Ｒｆｉｃモジュール、ｒｆｉｄタグ及び物品
KR20210131477A (ko) 2020-04-23 2021-11-03 삼성전자주식회사 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008133018A1 (ja) * 2007-04-13 2008-11-06 Murata Manufacturing Co., Ltd. 磁界結合型アンテナ、磁界結合型アンテナモジュールおよび磁界結合型アンテナ装置、ならびにこれらの製造方法
WO2009145218A1 (ja) * 2008-05-28 2009-12-03 株式会社村田製作所 無線ｉｃデバイス用部品および無線ｉｃデバイス
JP2013077237A (ja) * 2011-09-30 2013-04-25 Toshiba Corp Ｉｃカード
JP2014093675A (ja) * 2012-11-05 2014-05-19 Murata Mfg Co Ltd コイルアンテナ
WO2016143426A1 (ja) * 2015-03-06 2016-09-15 株式会社村田製作所 無線ｉｃデバイス、それを備えた樹脂成型体、それを備えた通信端末装置、及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3754446B2 (ja) * 2005-08-04 2006-03-15 ニッタ株式会社 磁気シールドシートおよび通信装置
JP4826195B2 (ja) 2005-09-30 2011-11-30 大日本印刷株式会社 Ｒｆｉｄタグ
JP5499443B2 (ja) * 2008-04-16 2014-05-21 パナソニック株式会社 複合磁性物およびそれを備えた無線通信装置
CN102792520B (zh) 2010-03-03 2017-08-25 株式会社村田制作所 无线通信模块以及无线通信设备
JP5716891B2 (ja) 2010-11-10 2015-05-13 横浜ゴム株式会社 情報取得装置
JP5472153B2 (ja) * 2010-12-24 2014-04-16 株式会社村田製作所 アンテナ装置、アンテナ付きバッテリーパックおよび通信端末装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008133018A1 (ja) * 2007-04-13 2008-11-06 Murata Manufacturing Co., Ltd. 磁界結合型アンテナ、磁界結合型アンテナモジュールおよび磁界結合型アンテナ装置、ならびにこれらの製造方法
WO2009145218A1 (ja) * 2008-05-28 2009-12-03 株式会社村田製作所 無線ｉｃデバイス用部品および無線ｉｃデバイス
JP2013077237A (ja) * 2011-09-30 2013-04-25 Toshiba Corp Ｉｃカード
JP2014093675A (ja) * 2012-11-05 2014-05-19 Murata Mfg Co Ltd コイルアンテナ
WO2016143426A1 (ja) * 2015-03-06 2016-09-15 株式会社村田製作所 無線ｉｃデバイス、それを備えた樹脂成型体、それを備えた通信端末装置、及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615918B2 (en) 2017-06-19 2023-03-28 Murata Manufacturing Co., Ltd. Method for manufacturing a coil element assembly

Also Published As

Publication number Publication date
JPWO2016143425A1 (ja) 2017-04-27
US20160351514A1 (en) 2016-12-01
WO2016143425A1 (ja) 2016-09-15
JP6222319B2 (ja) 2017-11-01
CN106133761A (zh) 2016-11-16
US10236264B2 (en) 2019-03-19
JP6008069B1 (ja) 2016-10-19
CN106133761B (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
JP6222319B2 (ja) 無線ｉｃデバイス、それを備えた樹脂成型体、それを備えた通信端末装置
JP6414621B2 (ja) 無線ｉｃデバイス
US10122068B2 (en) Wireless IC device, molded resin article, and method for manufacturing coil antenna
JP2006262054A (ja) アンテナモジュール及びこれを備えた携帯情報端末
JP6090533B2 (ja) Ｒｆｉｄタグおよびこれを備える通信装置
JP5930137B1 (ja) 無線ｉｃデバイス、樹脂成型体およびその製造方法
JP6888999B2 (ja) Ｒｆｉｄ用基板およびｒｆｉｄタグ
JP6222398B2 (ja) 無線ｉｃデバイス、それを備えた樹脂成型体、それを備えた通信端末装置、及びその製造方法
JP5668894B2 (ja) 無線ｉｃデバイス及び無線通信端末
JP2017135481A (ja) コイルデバイスおよび無線ｉｃデバイス
JP5746543B2 (ja) 非接触通信媒体
JP5736949B2 (ja) 高周波回路モジュール
JP6376308B2 (ja) 無線ｉｃデバイスおよび無線ｉｃデバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170918

R150 Certificate of patent or registration of utility model

Ref document number: 6222319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150