JP6202392B2 - 透明導電膜の製造方法、及び透明導電膜の製造装置 - Google Patents

透明導電膜の製造方法、及び透明導電膜の製造装置 Download PDF

Info

Publication number
JP6202392B2
JP6202392B2 JP2013273001A JP2013273001A JP6202392B2 JP 6202392 B2 JP6202392 B2 JP 6202392B2 JP 2013273001 A JP2013273001 A JP 2013273001A JP 2013273001 A JP2013273001 A JP 2013273001A JP 6202392 B2 JP6202392 B2 JP 6202392B2
Authority
JP
Japan
Prior art keywords
transparent conductive
substrate
conductive film
film
film formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013273001A
Other languages
English (en)
Other versions
JP2015127443A (ja
Inventor
幸亮 大野
幸亮 大野
高橋 明久
明久 高橋
達己 宇佐美
達己 宇佐美
佳樹 磯
佳樹 磯
賢治 東條
賢治 東條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2013273001A priority Critical patent/JP6202392B2/ja
Publication of JP2015127443A publication Critical patent/JP2015127443A/ja
Application granted granted Critical
Publication of JP6202392B2 publication Critical patent/JP6202392B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)

Description

本発明は、低温成膜において低い比抵抗を有する透明導電膜の製造方法、及び透明導電膜の製造装置に関する。
近年、液晶表示装置(LCD)等のフラットパネルディスプレイ(FPD)の進歩と共に、このフラットパネルディスプレイ(FPD)の表示面に設けられるタッチパネルにおいても新しい要求が高まっている。これらの要求を実現するために新たな技術が開発され提案されている。
このタッチパネルの一種として、抵抗膜方式タッチパネルが知られている。この抵抗膜方式タッチパネルにおいては、主面に透明導電膜が成膜された一対の透明基体が、これらの透明導電膜が互いに対向するように所定の間隔をおいて対向して配置されている。また、これらの透明導電膜の間には、複数個の絶縁性スペーサがマトリックス状に配置されている。このタッチパネルは、視認側の透明基体上の所望の位置が表示面に向けて押圧された際に、この所望の位置にて一対の透明導電膜を電気的に接続し、この所望の位置の情報を電気信号として外部へ出力する機能を有する。
従来、この抵抗膜方式タッチパネルにおいては、透明導電膜の材料として酸化インジウム(In)に酸化スズ(SnO)を1〜40質量%添加したスズ添加酸化インジウム(ITO:Indium Tin Oxide)がタッチセンサーとして利用されている(例えば、特許文献1参照)。
近年、タッチパネルの需要拡大に伴いOn−Cell型、In−Cell型、またはOGS(One Glass Solution)型の高機能製品が求められている(例えば、非特許文献1)。これら高機能製品に求められるのは高い応答性であったり、デザイン性であったり、薄い・軽い等の形状上の性能などがある。
On−Cell型やIn−Cell型のようなカラーフィルターに隣接してタッチセンサーが形成されるものでは、タッチセンサーとしてITOを利用する場合、カラーフィルターの耐熱性の問題があり、一般的にITOを低抵抗化することのできる高温成膜のプロセスを採用することが難しい。
一方、OSG型は、カバーガラスの上にタッチセンサーを作りこむ方式であり、成膜対象がガラスであるため、高温成膜も対応が可能であるが、別の要求から成膜時の温度に制約が出てきている。
すなわち、最近ではデザインへの要求が高まり、パネル縁辺部に形成されるベゼル(額縁)の色のバリエーション増の需要も多くなってきている。従来、ベゼルはBlackMatrixと呼ばれる黒い額縁が採用されてきたが、近年、ベゼルの色として白や青などの他の色の要求もあり、これらの色の塗料の耐熱性上の制約から、高温プロセスを採用することが難しくなってきている。つまり、高機能製品には低温で良品を作り出す新たなプロセス開発が必須であるが、従来の技術では低温成膜において十分に抵抗の低い透明導電膜を製造することが困難であった。
特開2008−071531号公報
服部励治、"筐体電圧印加法タッチセンサーパネル"、平成25年10月8日、新技術説明会(九州大学 産学連携センター)、[online]、[平成25年12月16日検索]、インターネット<URL:http://jstshingi.jp/abst/p/13/1329/kyudai_1.pdf>
本発明は、このような従来の実情に鑑みて考案されたものであり、低温成膜において低い比抵抗を有する透明導電膜が得られる、透明導電膜の製造方法を提供することを第一の目的とする。
また、本発明は、低温成膜において低い比抵抗を有する透明導電膜が得られる、透明導電膜の製造装置を提供することを第二の目的とする
本発明の請求項1に記載の透明導電膜の製造方法は、成膜時間帯αと非成膜時間帯βとを交互に繰り返すことにより、透明導電膜を基体にスパッタ法を用いて形成する工程Aと、前記基体上に形成された透明導電膜に後加熱処理を施す工程Bと、を含み、前記成膜時間帯αにおける前記基体は時間と共に上昇する温度プロファイル、前記非成膜時間帯βにおける前記基体は時間と共に下降する温度プロファイル、となるように前記基体の温度を制御する際に、前記非成膜時間帯βにおける前記基体の温度プロファイルとするために、強制冷却手段を用い、前記成膜時間帯αにおける前記基体の最高温度Td[℃]は60℃未満とする、ことを特徴とする。
本発明の請求項2に記載の透明導電膜の製造方法は、請求項1において、前記工程Aにおいて、成膜時間帯αと非成膜時間帯βとを交互に繰り返す回数が、2以上であることを特徴とする。
本発明の請求項3に記載の透明導電膜の製造方法は、請求項1又は2において、前記工程Aにおいて、前記透明導電膜を形成する前に、前記基体上に金属膜を形成する成膜時間帯αと、非成膜時間帯βとを備えることを特徴とする
発明の請求項に記載の透明導電膜の製造方法は、請求項1乃至のいずれか一項において、前記工程Aは、ガラスからなる前記基体上に、ITOからなるターゲットを用いて前記透明導電膜を形成する、ことを特徴とする
発明の請求項に記載の透明導電膜の製造方法は、請求項1において、前記後加熱処理の温度をTa[℃]と定義した場合、前記Tdは、関係式Td≦Ta/2を満たす、ことを特徴とする。
本発明の請求項に記載の透明導電膜の製造方法は、請求項1において、前記成膜時間帯αごとに形成される極薄の前記透明導電膜の厚さ[Å]と前記基体の搬送速度[m/min]との積[Å・m/min]は、720以下であることを特徴とする。
本発明の請求項に記載の透明導電膜の製造方法は、請求項1において、極薄の前記透明導電膜の厚さ[Å]は、175以上350以下であることを特徴とする。
本発明の請求項に記載の透明導電膜の製造装置は、スパッタ法を用いて基体上に透明導電膜を形成する製造装置であって、真空容器と、前記真空容器内において、前記基体を加熱する手段と、前記真空容器内において、前記基体が進行する方向に沿って成膜空間と非成膜空間とが交互に存在するように、前記成膜空間に配されるターゲットと、前記ターゲットにスパッタ電圧を印加する電源と、を含み、前記真空容器は、前記成膜空間に向けてプロセスガスを導入する手段を有するとともに、前記真空容器内において、前記非成膜空間に配される前記基体の強制冷却手段を備え、前記強制冷却手段は、成膜時間帯αにおける前記基体の最高温度Td[℃]が60℃未満となるように制御する、ことを特徴とする
本発明の透明導電膜の製造方法では、工程Aにおいて、成膜時間帯αと非成膜時間帯βとを交互に繰り返してスパッタ法を用いて透明導電膜を形成することにより、成膜中における透明導電膜自体の最高温度を低温に保つことができる(つまり、低温成膜が可能となる)。これにより、堆積された透明導電膜は成膜中の微結晶化が抑制され、アモルファスとなる。その後、工程Bにおいて後加熱処理を施すことにより、前記透明導電膜の結晶化が図れる。これにより、比抵抗が大幅に低減された透明導電膜を製造することができる。
本発明の透明導電膜の製造装置では、スパッタ法を用いて(透明)基体上に透明導電膜を形成する製造装置であって、前記成膜空間において、基体が進行する方向に沿って成膜空間と非成膜空間とが交互に存在するように、ターゲットが配されている。これにより、基体は成膜空間と非成膜空間とを交互に繰り返して通過するので、基体が1つの成膜空間を通過する際に上昇する基板温度を抑えることにより、低温成膜が可能な透明導電膜の製造装置を提供することができる。
本発明の透明導電膜を有する、透明導電膜付き基板の一例を示す図。 成膜時間帯αと非成膜時間帯βにおける、基体温度の時間変化を示す図。 本発明の製造方法において、透明導電膜の特性メカニズムを示す図。 本発明の製造装置の一例を示す概略構成図。 図4の製造装置において、成膜室の主要部の一例を示す断面図。 本発明の製造装置の他の一例を示す概略構成図。 基体を冷却した際の温度プロファイルを示す図。 本発明の透明導電膜を有する、透明導電膜付き基板の他の一例を示す図。 成膜時の酸素流量と透明導電膜の比抵抗との関係を示す図。
以下では、本発明に係る透明導電膜の製造方法、透明導電膜の製造装置、並びに透明導電膜の一実施形態について、図面に基づいて説明する。
図1は、本発明の透明導電膜を有する、透明導電膜付き基板の一構成例を模式的に示す図である。
透明導電膜付き基板1A(1)は、基体2上に、透明導電膜3が形成されてなる。
基体2としては、例えばガラス基板のような、透明な基体2が好適に用いられる。
図1(および後述する図9)では、透明導電膜3は、第一の透明導電膜3a〜第八の透明導電膜3hの、8層の極薄の透明導電膜が積層されてなる場合を例に挙げて示しているが、本発明の透明導電膜3は、特に限定されるものではなく、1層のみであっても、2層以上の極薄の透明導電膜が積層されてなるものであってもよい。
このような透明導電膜3は、後述する、本発明の透明導電膜の製造方法を用いて形成されることにより、低い比抵抗を有する。
本発明の透明導電膜の製造方法は、成膜時間帯と非成膜時間帯とを交互に繰り返すことにより、透明導電膜3を基体2にスパッタ法を用いて形成する工程Aと、前記基体2上に形成された透明導電膜3に後加熱処理を施す工程Bと、を含むことを特徴とする。
図2に示すように、本発明の透明導電膜の製造方法では、前記成膜時間帯における前記基体2は時間と共に上昇する温度プロファイル、前記非成膜時間帯における前記基体2は時間と共に下降する温度プロファイル、となるように前記基体2の温度を制御する。
具体的には後述するが、本発明では、例えば基体2の最高温度Td[℃]が、60℃未満となるように、比較的低温で成膜する。
図3は、透明導電膜3の特性メカニズムを模式的に示す図である。
例えば透明導電膜3を、酸化インジウム(In)に酸化スズ(SnO)を1〜10質量%添加したスズ添加酸化インジウム(ITO)をターゲットとして用いて、スパッタ法により成膜する場合を例として挙げる。
プラズマ入熱により例えば80℃のように、中途半端に温度がかかったような条件で成膜すると、酸化インジウム(In)が微結晶化してしまう。そのため、後工程で加熱処理した時に、不純物として添加されているSnと、Inとの置換がうまく行われないと考えられる。すなわち、キャリア密度が低下し、低抵抗化を妨げる要因になると考えられる。
これに対し、本発明のように、比較的低温(60℃未満)とすることにより、成膜中の酸化インジウムの微結晶化が抑制され、アモルファス状態で存在する。
さらに、本発明では、成膜時間帯と非成膜時間帯とを交互に繰り返して透明導電膜3を成膜することにより、透明導電膜3は、極薄の透明導電膜3(第一の透明導電膜3a〜第八の透明導電膜3h)の多層構成となり、各極薄膜における成膜中の結晶成長を抑制することができる。
したがって、後工程として加熱処理(アニール処理)を行った際に、不純物として添加されているSnとInとの置換が好適に行われることにより、キャリア密度の低下が抑制されて、透明導電膜3の低抵抗化を実現することができる。
以下、具体的に説明する。
まず、本発明の透明導電膜の製造方法において、透明導電膜3を形成するのに好適な製造装置の一例を説明する。
(スパッタ装置)
図4は、本発明の透明導電膜の製造方法に用いられるスパッタ装置(製造装置)の一例を示す概略構成図である。また、図5は同スパッタ装置の成膜室の主要部を示す断面図である。
スパッタ装置10は、インターバック式のスパッタ装置であり、例えば、無アルカリガラス基板からなる基体2および基体2を搭載したトレイ18を搬入/搬出する仕込み/取出し室(L/UL)11と、基体2を熱処理する加熱室(H)12と、加熱室12から搬出された熱処理後の基体2を成膜室14へ移動させるための前室として機能するスパッタ搬入室(Sin)13と、スパッタ搬入室(Sin)13から供給された基体2に透明導電膜3をスパッタ法により形成する成膜室(S)14と、を少なくとも備えている。
仕込み/取出し室11には、板状の基体2を縦型(基体2の板厚をなす面が鉛直方向となるように基体2が支持され、後段の加熱・成膜処理などが基体2の主面に対して行われるタイプ)に保持・搬送するためのトレイ18が、移動可能に配置されている。
加熱室12には、基体2を加熱するヒータ19が縦型に設けられている(図4は基体2の両面に対向して個別に設置した例であり、片面側のみ設けても構わない)。
仕込み/取出し室11には、この室内を粗真空引きするロータリーポンプ等の粗引き排気手段11Pが設けられている。
スパッタ搬入室13は、加熱室12から搬出された熱処理後の基体2を成膜室14へ移動させる前に、基体2を冷却するとともに、後段の成膜室へ搬送するにあたり、スパッタ搬入室13の内部を排気手段13Pにより高真空とする。
そのために、スパッタ搬入室13には、この室内を高真空引きするターボ分子ポンプ等の排気手段13Pが設けられている。
また、基体2を積極的に冷却するために、電源21Diに接続された強制冷却手段21iを備える構成としてもよい。
成膜室14の内部には、一方の側面14aに、必要に応じて基体2の温度を調整するための温度調整手段31が縦型に設けられ、他方の側面14bには、ITO材料のターゲット32を保持し所望のスパッタ電圧を印加するスパッタカソード機構33が縦型に設けられており、成膜室14の外部には、スパッタカソード機構33にスパッタ電圧を供給する電源34が配されている。
また、成膜室14には、この室内を高真空引きするターボ分子ポンプ等の高真空排気手段14P、及びこの室内にプロセスガスを導入するガス導入手段35が設けられている。ガス導入手段35は、各種ガスを導入可能なポート(不図示)に接続されている。
スパッタカソード機構33は、板状の金属プレートからなるもので、ターゲット32を口ウ材等でボンディングにより固定するためのものである。電源34は、ターゲット32に直流電圧をスパッタ電圧として印加するためのものであり、直流電源が好適に用いられる。
ガス導入手段35は、プロセスガスを構成する各種ガスを導入可能なポートに接続されており、各種ガスとしては、例えば不活性ガス(代表的にはArガス)、水素ガス、酸素ガス、水蒸気が挙げられる。
なお、このガス導入手段35は、各種ガスの供給源に接続された各ポートを備えており、必要に応じて自由に選択して使用すればよい。例えば、水素ガスと酸素ガス、水素ガスと水蒸気、のように2つのポートに同時に接続する構成としてもよい。
図5は、本発明に係る透明導電膜の製造方法に用いられるスパッタ装置の他の一例を示す概略構成図であり、即ちインターバック式のマグネトロンスパッタ装置の成膜室の主要部を示す断面図である。
スパッタカソード機構33は、ターゲット32をロウ材等でボンディング(固定)した背面プレート(不図示)と、背面プレート(不図示)の裏面に沿って配置された磁気回路(不図示)とを備えている。この磁気回路(不図示)は、ターゲット32の表面に水平磁界を発生させるものであり、ターゲット32の表面に所望の水平磁界が発生するように、磁石の形状や配置などを適宜調整したものである。
このような図5に示す製造装置においては、成膜室14の一方の側面14bに所望の磁界を発生するスパッタカソード機構33を縦型に設けたので、スパッタ電圧を250V以下とし、ターゲット32の表面における水平磁界強度の最大値を1000ガウス以上とすることにより、結晶格子の整った透明導電膜3を成膜することができる。
次に、本発明の透明導電膜の製造方法の一例として、図4、5に示すスパッタ装置10を用いて、透明導電膜3を透明基体2に成膜する方法について例示する。
まず、成膜時間帯αと非成膜時間帯βとを交互に繰り返すことにより、透明導電膜3を基体2にスパッタ法を用いて形成する(工程A)。
使用するターゲット材としては、酸化インジウムに酸化スズを1〜10質量%添加したスズ添加酸化インジウム(ITO)が挙げられ、中でも、比抵抗の低い薄膜を成膜することができる点で、酸化インジウムに酸化スズを1〜10質量%添加したITOが好ましい。
次いで、例えばガラスからなる透明基体2(以下、基体2とも呼ぶ)を仕込み/取出し室11のトレイ18に搭載した状態で、仕込み/取出し室11から加熱室12に搬入する。この基体2を、所望の温度に保持された状態のヒータ19の前に配置して、基体2をヒータ19により所定の温度(例えば120℃)まで加熱する。
基体2が所定の温度まで加熱されたら、基体2を加熱室12から、所定の真空度(例えば0.27Pa(2.0mTorr))とされたスパッタ搬入室13に搬入する。
スパッタ搬入室13内に基体2を滞留させ、自然放熱により基体2を所定の温度(例えば20℃〜30℃)まで冷却する。その際、必要に応じて強制冷却手段21iおよび電源21Diを用い、冷却時間を短縮したり、冷却プロファイルを変更してもよい。
次いで、スパッタ搬入室13内において所定の温度まで冷却された基体2をトレイ18に搭載した状態で、スパッタ搬入室13から成膜室14に搬入する。その際、成膜室14は、スパッタ搬入室13とほぼ同じレベルの真空度(例えば0.27Pa(2.0mTorr))とする。
次いで、成膜室14を高真空排気手段14で高真空引きし、成膜室14が所定の高真空度、例えば2.7×10−4Pa(2.0×10−3mTorr)となった後に、成膜室14に、スパッタガス導入手段35によりAr等のスパッタガスを導入し、成膜室14内を所定の圧力(スパッタ圧力)とする。
次いで、電源34によりターゲット32にスパッタ電圧、例えば、直流電圧をスパッタ電圧として印加する。スパッタ電圧印加により、発生したプラズマにより励起されたAr等のスパッタガスのイオンがターゲット32に衝突し、このターゲット32からスズ添加酸化インジウム(ITO)を構成する原子を飛び出させる。この状態とされたターゲット32の前方空間内を通過するように、基体2が搭載されたトレイ18を図4中に示された点線矢印の方向へ移動させる。この操作により、基体2にITOからなる極薄の第一の透明導電膜3aを成膜する(成膜時間帯α)。
この成膜時間帯αにおける基体2の最高温度を、所定の温度未満(例えば60℃未満)とするために、ターゲット32と対向する位置に配置された温度調整手段31を、必要に応じて利用してもよい。
図2に示すように、成膜時間帯αにおける基体2は、時間と共に上昇する温度プロファイルとなるように基体2の温度を制御する。
その際、成膜時間帯αにおける基体2の最高温度Tdは、60℃未満が好ましい。
成膜時間帯αにおける基体2の温度が、例えば120℃と比較的高温である場合、後工程において加熱処理した後でもそれほど抵抗が下がらないが、基体2の温度を60℃未満と比較的低温に抑えることにより、後加熱処理した後の抵抗を低下させる効果が顕著になる。
成膜時間帯αごとに形成される「極薄の透明導電膜の厚さ[Å]」と「基体の搬送速度[m/min]」との積[Å・m/min]は、特に限定されるものではないが、例えば、720以下とすることが好ましい。基体がターゲットの前方を通過しながら成膜が行われる場合、この積は、「ダイナミックデポジションレート(通過成膜速度)」と呼ばれる数値である。
この積[Å・m/min]が、720を超えると、プラズマダメージが大きくなり、透明導電膜の膜質に影響を及ぼすことから芳しくない。ゆえに、この積[Å・m/min]としては、720以下の範囲が好適である。
極薄の透明導電膜(第一の透明導電膜3a〜第八の透明導電膜3h)のそれぞれの厚さ[Å]は、特に限定されるものではないが、例えば、175以上350以下とすることが好ましい。
極薄の透明導電膜が175[Å]よりも薄いと、成膜中に残留ガスなどの不純物を膜中に取り込み易くなり、膜質が劣化する。また、所望の膜厚を得るために積層する回数が増えることになり、スパッタカソード台数が増えるため、生産装置としては好ましくない。一方、極薄の透明導電膜が350[Å]よりも厚いと、成膜時に結晶化が進みやすくなる。ゆえに、極薄の透明導電膜(第一の透明導電膜3a〜第八の透明導電膜3h)のそれぞれの厚さ[Å]としては、175以上350以下の範囲が好適である。
また、トータルの透明導電膜3の厚さは、特に限定されるものではないが、例えば、350[Å]以上1600[Å]以下とすることが好ましい。
以上のようにして基体2上にITOからなる極薄の第一透明導電膜3aを成膜した後、基体2を、成膜室14から、スパッタ搬入室13へと移動する(図4に示す◆印の位置から◇印の位置へ戻す)。この時間帯は、成膜を行わない、すなわち非成膜時間帯となる。このとき、放熱することにより、基体2は温度が下がり、冷却される。すなわち、図2に示すように、非成膜時間帯において、基体2は時間と共に下降する温度プロファイル、となるように基体2の温度を制御する。
基体2が所定の温度(例えば20℃〜30℃)まで放熱により冷却されたら、基体2をスパッタ搬入室13から成膜室14に搬入する。
そして、上述した第一透明導電膜3aを成膜した場合と同様にして、第一透明導電膜3aの上に、第二透明導電膜3bを成膜する(成膜時間帯α)。この時、必要に応じて、成膜中の基体2を、温度調整手段31を用いて冷却してもよい。
第二透明導電膜3bを成膜した後、基体2を、成膜室14から、スパッタ搬入室13へと戻し、放熱する(非成膜時間帯β)。
基体2が所定の温度まで冷却(放熱)されたら、基体2をスパッタ搬入室13から成膜室14に搬入し、第二透明導電膜3bの上に、第三透明導電膜3cを成膜する(成膜時間帯α)。この時、必要に応じて、成膜中の基体2を、温度調整手段31を用いて冷却してもよい。
同様に、スパッタ搬入室13での放熱(非成膜時間帯β)と、成膜室14での成膜(成膜時間帯α)とを交互に繰り返すことにより、第四透明導電膜3d〜第八透明導電膜3hを、順次、成膜する。
このように、工程Aでは、成膜室14における成膜(成膜時間帯α)と、スパッタ搬入室13での放熱(非成膜時間帯β)とを交互に繰り返すことにより、基体2上に、第一透明導電膜3a〜第八透明導電膜3hを順次、成膜する。
成膜時間帯αと非成膜時間帯βとを交互に繰り返す回数は、2以上である。2以上とすることにより、成膜時間帯αの前後に非成膜時間帯βを設けることができる。特に、4回以上がより好ましく、8回以上とすることがより好ましい。成膜時間帯αと非成膜時間帯βとを交互に8回以上繰り返し、断続的にスパッタリングすることにより、透明導電膜3の膜厚を一定とした場合に、1回の成膜時間帯αによって作製される透明導電層をより極薄とし、より多層構造とした透明導電膜3の形成が可能であり、次いで後述する後加熱処理を施すことにより、比抵抗の改善(低減)効果を顕著にすることができる。
以上のようにして、基体2に、極薄の第一の透明導電膜3a〜第八の透明導電膜3hが、順次、積層成膜されることにより、透明導電膜3が形成される。
最後に、基体2を成膜室14からスパッタ搬入室13、仕込み/取出し室11へ搬送した後、この仕込み/取出し室11の真空を破り、このITOから成る透明導電膜3(第一透明導電膜3a〜第8透明導電膜3)が形成された基体2を取り出す。
つぎに、基体2に形成された透明導電膜3に後加熱処理を施す(工程B)。形成された透明導電膜3に対する後加熱処理は、大気中にて行われるが、必要に応じて真空中(減圧下)で行ってもよい。この後加熱処理により、不純物として添加されているSnとInとの置換が好適に行われるとともに、ITOが結晶化する。その結果、キャリア密度の低下が抑制されて、低抵抗を有する透明導電膜3が得られる。
このときの後加熱処理の温度をTa[℃]と定義した場合、成膜時間帯における基体2の最高温度Tdは、関係式Td≦Ta/2を満たすことが好ましい。例えば、後加熱処理の温度Taは120[℃]の場合は、基体2の最高温度Tdが60[℃]未満とすればよい。この関係が満たされることにより、透明導電膜3の安定した結晶化が得られる。
このようにして、基体2にITOからなる透明導電膜3が形成されてなる透明導電膜付き基板1A(1)が得られる。
本発明では、例えば60℃未満という低温成膜でも、低抵抗を有する透明導電膜3を成膜(製造)することができる。この製法は、ガラス基板(単体)からなる基体2の他に、ガラス基板に他の薄膜が既に形成されている基体2であっても、高温による割れや薄膜に悪影響を与えることなく、比抵抗の低い優れた透明導電膜3を成膜できる。
他の薄膜が既に形成されている基体2としては、透明導電膜3の導電特性に影響を及ぼさない金属膜が予め配置された基体2が好適である。本発明は、従来プロセス(低くても80℃、通常は100℃以上の成膜温度とされるプロセス)に比べて、より低温域(60℃未満)において透明導電膜3を形成できるので、基体2に金属膜、透明導電膜を順に積層しても、高温による割れや薄膜(界面、膜中)への悪影響(密着性、内部応力)が著しく解消される。
上述した成膜装置及び成膜方法では、基体2を搭載したトレイ18が、ターゲットの前を通過することにより成膜が行われるとして説明したが、基体2のみを移動させる手段が備わっている場合には、トレイ18は不要となる。この場合、基体2は自重のみとなるので、高速搬送が可能となる利点がある。
一方、基体2を搭載したトレイ18を用いる場合には、トレイ18の材料や形状などを工夫することにより、基体2から温度を奪い取り、基体2の温度上昇を抑制できるという利点がある。
図6は、透明導電膜の製造装置の他の構成例を示す図である。
図4に示した製造装置10では、基体2を搭載したトレイ18が、成膜室14とスパッタ搬入室13とを繰り返し往復することにより、成膜時間帯と非成膜時間帯とを繰り返していた。
これに対し、図6に示す製造装置100では、成膜室14内に、複数のターゲット132a〜132d(132)とこれに対応する複数のスパッタカソード機構133a〜133d(133)からなるユニットが設けられている。
また、図7においては、各ユニットを構成するスパッタカソード機構133には各々電源134a〜134d(134)を設けた場合を例示しているが、必ずしも個別に電源を配置せず、複数ユニットに1つの電源となるように配置してもよい。
そして、この製造装置100では、基体2を搭載したトレイ18が、成膜室14内を移動することにより、成膜時間帯αと非成膜時間帯βとを繰りかえして成膜する。基体2がスパッタカソード機構133と対向しているとき(すなわち、各ターゲット132a〜132d(132)の前を通過する位置にあるとき)には成膜が行われ(成膜時間帯α)、スパッタカソード機構133と次のスパッタカソード機構133との間(例えば、133aと133bとの間)を移動するときに、基体2から放熱が行われる(非成膜時間帯β)。
このとき、非成膜空間である、隣に位置する各スパッタカソード機構133の間に、強制冷却手段121を設けることが好ましい。強制冷却手段121を設けて基体2を強制冷却することにより、非成膜時間帯βにおいて、基体2から熱を急速に奪い取り、ひいては基体2が時間と共に急峻に下降する温度プロファイル、となるように基体2の温度を効率よく制御することができる。
このような強制冷却手段21としては、特に限定されるものではないが、例えばクライオパネルを利用した冷却パネルが好適に用いられる。
低温領域においてパネル温度調節が可能な冷却パネルを用いることにより、放射冷却により成膜後の基体温度を急速に低下させることができる。パネル温度を150K程度にて温度調節することにより、水蒸気の排気も可能である。
図7は、成膜後の基体2を冷却した際の温度プロファイルを示す概略説明図である。図7には、強制冷却手段121を用いず、自然放熱により基体2を冷却した場合の温度プロファイル(点線)と、強制冷却手段121を用いて強制的に基体2を冷却した場合の温度プロファイル(実線)と一緒に示している。
強制冷却手段121のない場合(点線)でも、自然放熱により基体2の温度は時間と共に下降する温度プロファイルを示す。しかしながら、強制冷却手段121を用いる(実線)ことにより、基体2が時間と共に下降する温度プロファイルを、より急峻で、かつより低温まで降下するものに変えることができる。ゆえに、強制冷却手段121のある場合(実線)には、より短時間で、より低温まで基体2の温度を低下させることができるので、強制冷却手段121は基体2の温度を効率よく制御するために有効である。
このような製造装置(スパッタ装置)100を用いて、基体2に、ITOからなる極薄の第一の透明導電膜3a〜第八の透明導電膜3hを、順次、積層成膜することにより、透明導電膜3を形成する(工程A)場合について説明する。
スパッタ装置100は、インライン式のスパッタ装置であり、例えば、無アルカリガラス基板からなる基体2および基体2を搭載したトレイ118を搬入する仕込み室(L)111と、基体2を熱処理する加熱室(H)112と、加熱室112から搬出された熱処理後の基体2を成膜室114へ移動させるための前室として機能するスパッタ搬入室(Sin)113と、スパッタ搬入室(Sin)113から供給された基体2に透明導電膜3をスパッタ法により形成する成膜室(S)114と、成膜室114から成膜処理後の基体2を搬出するためのスパッタ搬出室(Sout )115と、スパッタ搬出室(Sout )115から移動した基体2を大気圧下に搬出する取出し室(UL)116と、を少なくとも備えている。
スパッタ装置100において、仕込み室111から、加熱室112を通り、スパッタ搬入室113へ至る際の基体2の温度プロファイルは、上述したスパッタ装置10にける温度プロファイルと同様にすればよい。
例えば、加熱室112において熱処理(例えば120℃)された基体2は、スパッタ搬入室113へ搬入され、スパッタ搬入室113内に基体2を滞留させることにより、自然放熱により基体2を所定の温度(例えば20℃〜30℃)まで冷却する。その際、必要に応じて強制冷却手段121iおよび電源121Diを用い、冷却時間を短縮したり、冷却プロファイルを変更してもよい。
次に、所定の温度(例えば20℃〜30℃)まで冷却された基体2は、スパッタ搬入室113から成膜室114へ搬入される。
次いで、成膜室114内にガス導入手段135によりプロセスガス(Ar等のスパッタガス)を導入し所定の圧力に設定した後、電源134a(134)によりスパッタカソード機構133a(133)のターゲット132a(132)にスパッタ電圧、例えば、直流電圧をスパッタ電圧として印加する。スパッタ電圧の印加により、発生したプラズマにより励起されたAr等のスパッタガスのイオンがターゲット132a(132)に衝突し、このターゲット132a(132)からスズ添加酸化インジウム(ITO)を構成する原子を飛び出させる。この状態とされたターゲット132a(132)の前方空間内を通過するように、基体2が搭載されたトレイ118を図6に示した点線矢印の方向へ移動させる。この操作により、基体2にITOからなる極薄の第一の透明導電膜3aを成膜する(成膜時間帯α)。
この成膜時間帯αにおける基体2の最高温度を、所定の温度未満(例えば60℃未満)とするために、ターゲット132a(132)と対向する位置に配置された温度調整手段131(131a)を、必要に応じて利用してもよい。
なお、必要に応じて、各ターゲット132a〜132d(132)の対面する位置に、温度制御手段131a〜131d(131)を配置してもよい。なお、図6では4つの温度制御手段および4つのユニットを設けた場合を例示しているが、これに限定されず、極薄の透明導電膜の層数に対応する数だけ設ければよい。例えば第一の透明導電膜3a〜第八の透明導電膜3hを積層形成する場合、8つのユニットを設ければよい。
基体2上にITOからなる極薄の第一透明導電膜3aを成膜した後、基体2を、スパッタカソード機構133a(133)と対向する位置から、スパッタカソード機構133b(133)と対向する位置へと移動させる。この間の時間帯は、成膜を行わない、(1回目の)非成膜時間帯βとなり、基体2は自然放熱される。
この非成膜時間帯βに相当する位置に、すなわち、スパッタカソード機構133aとスパッタカソード機構133bとの間の位置に、強制冷却手段121を配置することによって、積極的に基体2の温度を下げるように構成してもよい。
第一透明導電膜3aを成膜(第一の成膜時間帯α)した後、非成膜時間帯βを過ごした基体2を、スパッタカソード機構133b(133)の前を通過させることにより、第一透明導電膜3aの上に第二の透明導電膜3bを成膜する(第二の成膜時間帯α)。
基体2に設けた第一透明導電膜3aの上に第二透明導電膜3bを成膜した後、基体2を、スパッタカソード機構133b(133)と対向する位置から、スパッタカソード機構133c(133)と対向する位置へと移動させる。この間の時間帯は、成膜を行わない、(2回目の)非成膜時間帯βとなる。
この非成膜時間帯βに相当する位置に、すなわち、スパッタカソード機構133aとスパッタカソード機構133bとの間の位置に、強制冷却手段121b(121)を配置することによって、積極的に基体2の温度を下げるように構成してもよい。
同様に基体2を、スパッタカソード機構133c(133)とスパッタカソード機構133d(133)の前を順に移動させることにより、第三透明導電膜3cと第四透明導電膜3dを積層形成する。つまり、第三透明導電膜3cと第四透明導電膜3dについても、スパッタカソード機構32での成膜(成膜時間帯α)と、基体2が自然冷却あるいは強制冷却手段21による放熱(非成膜時間帯β)とを交互に繰り返すことになる。
さらに、基体2が同じ操作、すなわち、スパッタカソード機構133での成膜(成膜時間帯α)と、基体2が自然冷却あるいは強制冷却手段21による放熱(非成膜時間帯β)とを交互に繰り返す操作を行うことにより、第四透明導電膜3d〜第八透明導電膜3hを順次、形成する。
成膜時間帯αにおける基体2の移動速度(搬送速度)を変えることにより、1層分の膜厚あるいは「ダイナミックデポジションレート(通過成膜速度)[Å・m/min]」を制御することができる。
以上のようにして、基体2に、極薄の第一の透明導電膜3a〜第八の透明導電膜3hが、順次、積層形成されることにより、図1に示した透明導電膜3が形成される。
基体2を製造装置から取り出した後、形成された透明導電膜3に対して、大気中にて後加熱処理を施す(工程B)。これにより、透明導電膜3は、低抵抗を有するものとなる。
図8は、透明導電膜付き基板の他の一構成例を模式的に示す図である。
透明導電膜付き基板1B(1)は、基体2に前もって、金属膜4が形成されており、この金属膜4上に、複数の極薄の透明導電膜3(第一の透明導電膜3a〜第八の透明導電膜3hが積層された透明導電膜3)が形成されてなる構成例である。
金属膜4としては、特に限定されるものではないが、例えば、反射防止機能を有するインデックスマッチング層を形成する場合であれば、酸化ニオブや酸化シリコン等の金属酸化物等が挙げられる。
また、金属膜4は単層であってもよいし、多層であってもよく、限定されない。
なお、図8には、金属膜4上に、複数の極薄の透明導電膜3(第一の透明導電膜3a〜第八の透明導電膜3hが積層された透明導電膜3)が形成される例を示したが、透明導電膜3は単層(すなわち、金属膜4上に最初に形成する第一の透明導電膜3aのみ)であってもよい。つまり、第一の透明導電膜3aを形成する前に、金属膜4を予め設けた基体2に対して、自然冷却あるいは強制冷却手段21による放熱(非成膜時間帯β)が行われ、次いで第一の透明導電膜3aの形成(成膜時間帯α)が行われるならば、本発明の作用・効果を発揮させることが可能である。
特に、このような作用・効果を安定に得るために、例えば図4や図6に示した製造装置において、透明導電膜3用の成膜室の前段として、金属膜4用の成膜室を設けてなる装置構成としてもよい。つまり、透明導電膜付き基板1B(1)を形成する場合、工程Aにおいて、透明導電膜3を形成する前に、基体2上に金属膜4を形成する成膜時間帯αと、非成膜時間帯βとを備えることになる。
(実験例)
以下、本発明の効果を確認するために行った、実験例について説明する。
図4に示したような製造装置10を用いて、成膜室14(◆印の位置)とスパッタ搬入室13(◇印の位置)との間で基体2を往復させて、成膜(成膜時間帯α)と放熱(非成膜時間帯β)とを繰り返すことにより、基体に、複数の極薄の透明導電膜を積層形成した。
このときの成膜時間帯αと非成膜時間帯βとを交互に繰り返す回数を変えて透明導電膜の特性を評価した。
(サンプル1)
まず、スパッタカソード機構33に、ターゲット32を取り付けた。ターゲット32には、Inに不純物としてSnOを5質量%添加した材料(ITO)を用いた。その後、仕込み/取出し室11から加熱室12に向けて無アルカリガラス基板(基体2)を移動させて、基体2をヒータ19により熱処理した。
基体2を加熱室12からスパッタ搬入室13に搬入した。スパッタ搬入室13内に基体2を滞留させ、自然放熱により基体2を所定の温度(例えば20℃〜30℃)まで冷却した。
そして、所定の温度(例えば20℃〜30℃)になった基体2を、成膜室14に搬送した。このとき、成膜室14内は高真空排気手段14Pにより所定の真空度に保たれている。
スパッタガス導入手段35から、Arガスをプロセスガスとして導入し、コンダクタンスバルブ(不図示)により所望のスパッタ圧力に調圧した後、スパッタカソード機構33にDC電源34により2.0[W/cm]で電力を印加することにより、スパッタカソード機構33に取り付けたITOターゲット32がスパッタされる放電状態とした。そして、この放電状態とされたターゲット32の前を通過するように、基体2を移動させることにより、第一の透明導電膜3aを形成した(成膜時間帯α)。
このときの電圧値は230[V]であり、電流値は27[A]であった。また、基板の搬送速度は1980[mm/min]であった。
なお、成膜時間帯αにおける基体温度の測定には、ヒートラベル(ミクロン(株)製、タイプ「6R−40」:http://www.microncorp.co.jp/heat_6r.htmlの表1に示されるヒートラベル)を用いた。このヒートラベルの温度レンジは、「40−43−46−49−54−60[℃]」である。
このヒートラベルを用いて成膜実験を行ったところ、「40−43−46−49−54」のラベルは変色する場合があったが、「60」のラベルは変色しなかった。すなわち、基体2の最高温度Tdは、「60℃より低い(60℃未満である)」ことが確認された。
このようにして、基体2に、極薄の第一の透明導電膜3aを175[Å]の厚さに形成した(成膜時間帯α)。
その後、基体2を、成膜室14から、スパッタ搬入室13へと移動する(◆印の位置から◇印の位置へ戻す)とともに、スパッタ搬入室13内に基体2を滞留させて基体2から放熱させることにより、基体2の温度を下げた(非成膜時間帯β)。
基体2が所定の温度(例えば20℃〜30℃)まで冷却(放熱)されたら、基体2をスパッタ搬入室13から成膜室14に搬入し、放電状態にあるターゲット32の前を通過させることにより、第一の透明導電膜3aの上に、第二透明導電膜3bを成膜した(成膜時間帯α)。
これらの作業を一連のフローとして、8パス繰り返す(すなわち、成膜時間帯αと非成膜時間帯βとを8回繰り返す)ことにより、極薄の第一の透明導電膜3a〜第八の透明導電膜3hを、順次、積層成膜して、合計膜厚が1400[Å]となるように透明導電膜3を、基体2に形成した。その後、取り出し室から基体2を取り出した。
最後に、基体2に形成された透明導電膜3に対して、120[℃]にて1時間の、後加熱処理を施すことにより、サンプル1を得た。
なお、サンプル1の製造条件とした場合、「ダイナミックデポジションレート(通過成膜速度)」は、350[Å・m/min]であった。
(サンプル2)
サンプル2では、成膜時間帯αと非成膜時間帯βとを交互に繰り返す回数を4回とした。
その際、基体2の搬送速度を1060[mm/min]としたこと以外は、サンプル1と同様にして、極薄の第一の透明導電膜3a〜第四の透明導電膜3dを、順次、積層成膜して、合計膜厚が1400[Å]となるように透明導電膜3を形成したところ、成膜膜時間帯αにおける基体2の温度は60℃未満であった。成膜後、基体2に形成された透明導電膜3に対して、サンプル1と同様に、120[℃]にて1時間の、後加熱処理を施した。
なお、サンプル2の製造条件とした場合、「ダイナミックデポジションレート(通過成膜速度)」は、370[Å・m/min]であった。
(サンプル3)
サンプル3では、成膜時間帯αと非成膜時間帯βとを交互に繰り返す回数を1回(1パス)とした。
その際、所望の合計膜厚(1400[Å])を1回(1パス)で形成したところ、成膜膜時間帯αにおける基体2の温度は82℃であった。基体2の搬送速度は255[mm/min]とした。これら以外は、サンプル1と同様にして、膜厚が1400[Å]となるように透明導電膜3を形成した。成膜後、基体2に形成された透明導電膜3に対して、サンプル1と同様に、120[℃]にて1時間の、後加熱処理を施した。
なお、サンプル3の製造条件とした場合、「ダイナミックデポジションレート(通過成膜速度)」は、360[Å・m/min]であった。
(サンプル4)
サンプル4では、成膜時間帯αにおいて、スパッタカソード機構33に印加する電力を4.0[W/cm]、基体2の搬送速度を2060[mm/min]とし、所望の合計膜厚(1400[Å])を4回(4パス)で形成したところ、成膜膜時間帯αにおける基体2の温度は60℃未満であった。これら以外は、サンプル2と同様にして、膜厚が1400[Å]となるように透明導電膜3を形成した。成膜後、基体2に形成された透明導電膜3に対して、サンプル1と同様に、120[℃]にて1時間の、後加熱処理を施した。
なお、サンプル4の製造条件とした場合、「ダイナミックデポジションレート(通過成膜速度)」は、720[Å・m/min]であった。
(サンプル5)
サンプル5では、成膜時間帯αにおいて、スパッタカソード機構33に印加する電力を4.0[W/cm]、基体2の搬送速度を477[mm/min]とし、所望の合計膜厚(1400[Å])を1回(1パス)で形成したところ、成膜膜時間帯αにおける基体2の温度は77℃であった。これら以外は、サンプル3と同様にして、膜厚が1400[Å]となるように透明導電膜3を形成した。成膜後、基体2に形成された透明導電膜3に対して、サンプル1と同様に、120[℃]にて1時間の、後加熱処理を施した。
なお、サンプル5の製造条件とした場合、「ダイナミックデポジションレート(通過成膜速度)」は、670[Å・m/min]であった。
以上のようにして形成された透明導電膜3について、比抵抗[μΩ・cm]を測定した。その結果を表1に示す。
Figure 0006202392
以下の点が、表1から明らかとなった。
(1A)成膜時間帯αと非成膜時間帯βとの繰り返し回数(パス数)が1回→4回→8回と増えるにつれて、アニール後の透明導電膜の比抵抗は何れも低下する(サンプル番号:3、2、1を比較)。その低下率を「比抵抗の相対値」で表すと、パス数が4回の場合は約9%低下(0.913)、パス数が8回の場合は約16%低下(0.838)であることが分かった。
(1B)印加電力を2倍にした場合も、同様の傾向があることが分かった(サンプル番号:5、4を比較)。
上記(1A)〜(1B)の結果より、比抵抗を低下させる因子として、パス数(成膜時間帯αと非成膜時間帯βを交互に設ける回数)が重要であることが判明した。
図9は、成膜時の酸素流量と透明導電膜の比抵抗との関係を示す図である。以下の点が、図9から明らかとなった。図9において、□印はサンプル1(8パス)の結果を、◇印はサンプル2(4パス)の結果を、○印はサンプル3(1パス)の結果を、それぞれ表している。
(2A)パス数に依存せず、比抵抗が極小となる酸素流量が存在する。サンプル1(図中の□印)、サンプル2(図中の◇印)では、酸素流量が2[sccm]のときに、より低い比抵抗が得られた。
(2B)パス数が増えるほど、比抵抗が極小となる酸素流量値は、増大する傾向を示す。同時に、比抵抗の極小が、低下する傾向を示す。
(2C)パス数が8回(サンプル1:図中の□印)の場合、酸素流量が2〜3[sccm]の範囲において、350[μΩ/cm]以下の比抵抗が得られた。
上記(2A)〜(2C)からも、比抵抗を低下させる因子として、パス数(成膜時間帯αと非成膜時間帯βを交互に設ける回数)が重要であることが分かる。
また、上述したサンプル1〜5の作製において、「成膜時間帯αごとに形成される前記極薄の透明導電膜の厚さ[Å]と前記基体の搬送速度[m/min]との積[Å・m/min]」、すなわち「ダイナミックデポジションレート(通過成膜速度)」は、720以下とすれば良いことが判明した。この積[Å・m/min]が、720を超えると、プラズマダメージが大きくなり、透明導電膜の膜質に影響を及ぼすことが分かった。ゆえに、この積[Å・m/min]としては、720以下の範囲が好適である。
以上、本発明の透明導電膜の製造方法、透明導電膜の製造装置、並びに透明導電膜について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
例えば、図4に示した製造装置では、非成膜時間帯βにおいて、スパッタ搬入室で自然放熱することにより基体温度を下げていたが、本発明はこれに限定されず、スパッタ搬入室内に、強制冷却手段を設けることにより、基体を冷却してもよい。
また、上述した実施形態では、ITOからなる透明導電膜を成膜した場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば酸化亜鉛系の透明導電膜を成膜する際にも適用可能である。
本発明は、透明導電膜の製造方法、透明導電膜の製造装置、並びに透明導電膜に広く適用可能である。このような透明導電膜は、例えばタッチパネル製品全体に好適に用いられる。
1A,1B(1) 透明導電膜付き基板、2 基体、 3 透明導電膜、3a〜3h 第一の透明導電膜〜第八の透明導電膜、4 金属膜。

Claims (8)

  1. 成膜時間帯αと非成膜時間帯βとを交互に繰り返すことにより、透明導電膜を基体にスパッタ法を用いて形成する工程Aと、
    前記基体上に形成された透明導電膜に後加熱処理を施す工程Bと、
    を含み、
    前記成膜時間帯αにおける前記基体は時間と共に上昇する温度プロファイル、前記非成膜時間帯βにおける前記基体は時間と共に下降する温度プロファイル、となるように前記基体の温度を制御する際に、
    前記非成膜時間帯βにおける前記基体の温度プロファイルとするために、強制冷却手段を用い、
    前記成膜時間帯αにおける前記基体の最高温度Td[℃]は60℃未満とする
    ことを特徴とする透明導電膜の製造方法。
  2. 前記工程Aにおいて、成膜時間帯αと非成膜時間帯βとを交互に繰り返す回数が、2以上であることを特徴とする請求項1に記載の透明導電膜の製造方法。
  3. 前記工程Aにおいて、前記透明導電膜を形成する前に、前記基体上に金属膜を形成する成膜時間帯αと、非成膜時間帯βとを備えることを特徴とする請求項1又は2に記載の透明導電膜の製造方法。
  4. 前記工程Aは、ガラスからなる前記基体上に、ITOからなるターゲットを用いて前記透明導電膜を形成する、ことを特徴とする請求項1乃至のいずれか一項に記載の透明導電膜の製造方法。
  5. 前記後加熱処理の温度をTa[℃]と定義した場合、
    前記Tdは、関係式Td≦Ta/2を満たす、ことを特徴とする請求項1に記載の透明導電膜の製造方法。
  6. 前記成膜時間帯αごとに形成される極薄の前記透明導電膜の厚さ[Å]と前記基体の搬送速度[m/min]との積[Å・m/min]は、720以下であることを特徴とする請求項1に記載の透明導電膜の製造方法。
  7. 薄の前記透明導電膜の厚さ[Å]は、175以上350以下であることを特徴とする請求項1に記載の透明導電膜の製造方法。
  8. スパッタ法を用いて基体上に透明導電膜を形成する製造装置であって、
    真空容器と、
    前記真空容器内において、前記基体を加熱する手段と、
    前記真空容器内において、前記基体が進行する方向に沿って成膜空間と非成膜空間とが交互に存在するように、前記成膜空間に配されるターゲットと、
    前記ターゲットにスパッタ電圧を印加する電源と、を含み、
    前記真空容器は、前記成膜空間に向けてプロセスガスを導入する手段を有するとともに、前記真空容器内において、前記非成膜空間に配される前記基体の強制冷却手段を備え、
    前記強制冷却手段は、成膜時間帯αにおける前記基体の最高温度Td[℃]が60℃未満となるように制御する
    ことを特徴とする透明導電膜の製造装置。
JP2013273001A 2013-12-27 2013-12-27 透明導電膜の製造方法、及び透明導電膜の製造装置 Active JP6202392B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013273001A JP6202392B2 (ja) 2013-12-27 2013-12-27 透明導電膜の製造方法、及び透明導電膜の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013273001A JP6202392B2 (ja) 2013-12-27 2013-12-27 透明導電膜の製造方法、及び透明導電膜の製造装置

Publications (2)

Publication Number Publication Date
JP2015127443A JP2015127443A (ja) 2015-07-09
JP6202392B2 true JP6202392B2 (ja) 2017-09-27

Family

ID=53837567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013273001A Active JP6202392B2 (ja) 2013-12-27 2013-12-27 透明導電膜の製造方法、及び透明導電膜の製造装置

Country Status (1)

Country Link
JP (1) JP6202392B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6418708B2 (ja) * 2016-09-12 2018-11-07 株式会社アルバック 透明導電膜付き基板の製造方法、透明導電膜付き基板の製造装置、及び透明導電膜付き基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210809A (ja) * 1985-07-08 1987-01-19 日本板硝子株式会社 基板表面に透明導電膜を形成する方法
JPH0843841A (ja) * 1994-07-27 1996-02-16 Toppan Printing Co Ltd 透明導電膜の形成方法
JP3766453B2 (ja) * 1995-07-25 2006-04-12 大日本印刷株式会社 透明導電膜およびその製造方法
US20100214230A1 (en) * 2007-10-30 2010-08-26 Jau-Jier Chu ITO layer manufacturing process & application structure
JP5190554B1 (ja) * 2011-10-05 2013-04-24 日東電工株式会社 透明導電性フィルム
JPWO2013118693A1 (ja) * 2012-02-10 2015-05-11 東洋紡株式会社 透明導電性フィルム
JP2013229242A (ja) * 2012-04-26 2013-11-07 Ulvac Japan Ltd 構造体の製造方法

Also Published As

Publication number Publication date
JP2015127443A (ja) 2015-07-09

Similar Documents

Publication Publication Date Title
KR101238926B1 (ko) 투명 도전막의 성막 방법 및 성막 장치
JP5726752B2 (ja) 透明導電膜の製造方法、透明導電膜の製造装置、スパッタリングターゲット及び透明導電膜
WO2011086868A1 (ja) 薄膜形成装置システムおよび薄膜形成方法
WO2000051139A1 (fr) Stratifie conducteur transparent, son procede de fabrication, et dispositif d'affichage comprenant ce stratifie conducteur transparent
TWI409540B (zh) 觸控面版的製造方法及成膜裝置
TW201422836A (zh) 附透明電極的基板的製造方法及附透明電極的基板
JP2009293097A (ja) スパッタリング複合ターゲット、これを用いた透明導電膜の製造方法及び透明導電膜付基材
JP6202392B2 (ja) 透明導電膜の製造方法、及び透明導電膜の製造装置
US20090252591A1 (en) In-line apparatus
JP2017193755A (ja) 透明導電膜の製造方法、及び透明導電膜
JP5193232B2 (ja) 液晶表示装置の製造方法
JP5123785B2 (ja) 反射防止膜の成膜方法及び反射防止膜
CN105278736B (zh) 透明导电性基板和透明导电性基板的制造方法及触控面板
JP2005113190A (ja) スパッタリングターゲット材料、その製造方法、及びそれを用いた透明導電膜の製造方法
JP6075611B2 (ja) 成膜装置
JP7478721B2 (ja) 透明電極付き基板の製造方法
JP2002339061A (ja) 薄膜形成方法
JP2017214606A (ja) 透明導電膜付き基板及びその製造方法
JPWO2009025285A1 (ja) カラーフィルタの製造方法、カラーフィルタ、液晶表示装置、製造装置
JP2688999B2 (ja) 透明導電膜の製造方法
JP6852996B2 (ja) 酸化亜鉛化合物膜の成膜方法、および、酸化亜鉛化合物膜
JPH0384816A (ja) 透明導電膜の処理方法
JP2016072036A (ja) 透明積層基材および素子
CN115161609A (zh) 半导体工艺设备和磁控溅射工艺
CN113699499A (zh) 一种靶材结构及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170817

R150 Certificate of patent or registration of utility model

Ref document number: 6202392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250