JP6195979B2 - 半導体デバイスおよびその製作方法 - Google Patents

半導体デバイスおよびその製作方法 Download PDF

Info

Publication number
JP6195979B2
JP6195979B2 JP2016517130A JP2016517130A JP6195979B2 JP 6195979 B2 JP6195979 B2 JP 6195979B2 JP 2016517130 A JP2016517130 A JP 2016517130A JP 2016517130 A JP2016517130 A JP 2016517130A JP 6195979 B2 JP6195979 B2 JP 6195979B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
shape control
control layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016517130A
Other languages
English (en)
Other versions
JP2016524817A (ja
Inventor
凱 程
凱 程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enkris Semiconductor Inc
Original Assignee
Enkris Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enkris Semiconductor Inc filed Critical Enkris Semiconductor Inc
Publication of JP2016524817A publication Critical patent/JP2016524817A/ja
Application granted granted Critical
Publication of JP6195979B2 publication Critical patent/JP6195979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体技術分野に関し、特に半導体デバイスおよびその製作方法に関する。
半導体デバイスでは、デバイスの破壊電圧を向上させてデバイスの信頼性を改善するために、電界強度をどのように分布させるか、局所的な電界強度が大きすぎることをどのように避けるかが、半導体デバイス設計において考慮しなければならない課題の１つである。電界の分布は、多数の手法によって制御することができ、例えば、能動領域に対して変調ドープを行ったり、フィールドプレートを追加して電界の最大値を減少させたりして、電極の形状を制御することにより電界の分布を制約してもよい。
例えば、窒化ガリウム基の高電子移動度トランジスタは、平面チャネル電界効果トランジスタに属し、そのゲートの形状の制御が、非常に重要なデバイス製造プロセスの１つである。高電子移動度トランジスタの平面構造は、電界強度の不均一分布を引き起こすことになり、特にソースとドレインとの間の電圧が高い場合に、ドレインに近いゲートのエッジには、極めて高い電界強度が生じることになる。図１には、窒化ガリウム基の高電子移動度トランジスタの動作時のソースとドレインとの間の電界強度分布が示されており、ドレインに近いゲートのエッジには、電界強度がとても高く、一旦、このピーク電界が窒化ガリウム材料の臨界電界を超えると、デバイスは、破壊されてしまうことになる。デバイスの耐電圧がゲートとドレインとの間の電界の積分であるので、均一に分布された電界に対して、ゲートのエッジの電界が高いほど、デバイスが耐える電圧は小さくなる。このような現象は、デバイスの動作性能を大幅に低下させ、例えば、デバイスの破壊電圧の低下およびデバイスの信頼性の低下などを招くことになる。
ショットキーダイオードにとっても、その電極のエッジの電界に１つの局所的な極大値が存在し、電界の分布を改善するために、１つのフィールドプレートを構築し、または、エッジに空乏層を形成する必要がある。
平面構造のＬＤＭＯＳ、および、例えばＵＭＯＳのような垂直構造を有するＭＯＳＦＥＴについても、電極のエッジにピーク電界が存在し、電界の分布を改善するために、同様に、電極の形状への制御、またはエッジにおけるフィールドプレートの追加などの方法が必要になる。垂直構造を有するＵＭＯＳまたはＶＤＭＯＳに対しても、同様に、エッジにおける電界を制御する必要がある。
電界強度の分布を変更してデバイスの動作性能を改善するために、電界の分布は、多数の手法によって制御することができ、例えば、能動領域に対して変調ドープを行ったり、フィールドプレートを用いて電界の最大値を減少させたりして、電極の形状を制御することにより電界の分布を制約してもよい。
フィールドプレートは、平面デバイスの能動領域に対する垂直空乏化によって、平面デバイスの水平空乏領域を拡張し、平面デバイスの電界強度分布の変更を引き起こすものである。フィールドプレートの位置は、ソース、ゲート、またはドレインにあってもよく、電界強度の分布を変更して、ドレインに近いゲートのエッジにおける最大電界強度を低下させるために、デバイスにおいて、単一または複数のフィールドプレートを採用してもよい。
Ｔ型ゲート（Ｔ−ｇａｔｅ）は、ゲートの形状をＴ型に製作することにより、Ｔ型ゲート自身の形状特徴を利用して、ゲートにおける電界分布を変更する。
フィールドプレートおよびＴ型ゲートを製作するプロセス過程において、誘電体層が必要不可欠なものであり、最も常用する誘電体層は、窒化ケイ素である。製作プロセスの制限を受けるため、複雑な形状のフィールドプレートは、プロセス上、実現が困難であり、製作プロセスが複雑であるか、あるいは、ぜんぜん実現することができないかである。製作プロセスの制限を受けるため、ゲートの形状もずっと単一であり、多種の形状のゲートは、同様に、製作が困難であり、製作プロセスが複雑であるか、あるいは、同様にぜんぜん実現することができないかである。従って、複雑な形状のフィールドプレートおよび多種の形状のゲートを実現するために、新たな製作プロセスを開発する必要が差し迫っている。
そこで、上記の技術的課題に対して、半導体デバイスおよびその製作方法を提供する必要がある。
これに鑑み、本発明の目的は、新たな製作プロセスを採用することにより、多種の形状の電極の実現を可能にする新たな半導体デバイスおよびその製作方法を提供することにある。
本発明は、電極形状制御層を掲示している。この電極形状制御層は、アルミニウム元素を含有し、該層におけるアルミニウム元素の含有量が調節可能であり、電極形状制御層がエッチングされる際に、横方向および縦方向のエッチング速度がアルミニウム元素の含有量につれて変化し、このように、エッチング断面の形状を制御することが可能になり、異なる形状のエッチング断面が設計・製作され、電極の堆積後、相応の形状の電極が製作され、電極の形状を制御する目的が達成される。
電極形状制御層におけるアルミニウム元素の含有量が下から上へ漸次減少するように調節し、例えば、減少が線形傾向にある場合、溝の側面が斜面であり、エッチング断面の形状が台形であり、電極の堆積後、電極の断面も台形となり、電界のピーク値の分布が分散され、減少が減速傾向にある場合、溝の側面が両側に凹む円弧状のスロープであり、エッチング断面の形状がＵ型であり、電極の堆積後、電極の断面もＵ型となり、電極のエッジの電界分布に相応の変化が発生し、電界分布が緩やかにされ、減少が加速傾向にある場合、溝の側面が中央に突出する円弧状のスロープであり、電極の堆積後、電極の断面も溝の断面と同様になり、電極のエッジの電界分布に相応の変化が発生し、電界分布が緩やかにされる。
上記の目的を達成するために、本発明の実施例で提供された解決手段は、以下の通りである。
半導体デバイスであって、
半導体デバイス能動領域と、電極形状制御層と、電極と、を含み、
前記電極形状制御層は、前記半導体デバイス能動領域上に位置し、アルミニウム元素を含有し、全部または一部の前記電極形状制御層におけるアルミニウム元素の含有量が、半導体デバイス能動領域から、下から上へ漸次減少し、前記電極形状制御層には電極領域が設けられ、前記電極領域には、半導体デバイス能動領域に延びて縦方向に前記電極形状制御層を貫通する溝が設けられ、前記溝の側面の全部または一部が、斜面、または両側に凹む円弧状のスロープ、または中央に突出する円弧状のスロープであり、
前記電極は、全部または一部が前記電極領域における溝内に位置し、形状が溝の形状に対応するように設定され、底部が半導体デバイス能動領域に接触する。
本発明のさらなる改善として、前記電極形状制御層は、半導体層、第１誘電体層のうちの１つまたは２つの組み合わせである。
本発明のさらなる改善として、前記半導体デバイス能動領域および電極形状制御層における半導体層は、３族窒化物、シリコン、ゲルマニウム、ゲルマニウム・シリコン、III−∨族化合物、酸化物のうちの１つまたは複数の組み合わせである。
本発明のさらなる改善として、前記第１誘電体層は、ＳｉＮ、ＳｉＡｌＮ、ＳｉＡｌＧａＮ、ＳｉＡｌＯｘ、ＡｌＭｇＯＮ、ＨｆＡｌＯｘのうちの１つまたは複数の組み合わせを含む。
本発明のさらなる改善として、前記電極形状制御層が半導体層および第１誘電体層である場合、第１誘電体層が半導体層の上方に位置し、前記半導体層におけるいずれかの箇所のアルミニウム元素の含有量が、第１誘電体層におけるいずれかの箇所のアルミニウム元素の含有量より高い。
本発明のさらなる改善として、全部または一部の前記電極形状制御層におけるアルミニウム元素の含有量が、半導体デバイス能動領域から、下から上へ、線形的に減少し、または、加速的に減少し、または、減速的に減少し、または、まず線形的に減少してから変わらないように保持し、または、まず減速的に減少してから変わらないように保持し、または、まず加速的に減少してから変わらないように保持する。
本発明のさらなる改善として、前記電極形状制御層における溝部分は、半導体デバイス能動領域内まで延びている。
本発明のさらなる改善として、前記電極形状制御層における溝の内壁および電極形状制御層の表面の全部または一部には、第２誘電体層が堆積され、前記電極の全部または一部が前記第２誘電体層上に位置する。
本発明のさらなる改善として、前記第２誘電体層は、Ａｌ２Ｏ３、ＡｌＯＮ、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、ＨｆＡｌＯｘ、ＨｆＯ２のうちの１つまたは複数の組み合わせを含む。
本発明のさらなる改善として、前記半導体デバイスは、ダイオードおよびトライオードを含み、前記電極は、ダイオードのアノードおよびカソード、並びに、トライオードのソース、ドレイン、およびゲートを含む。
本発明のさらなる改善として、前記半導体デバイス能動領域は、窒化アルミニウムガリウム／窒化ガリウムのヘテロ接合からなる高電子移動度トランジスタ、窒化アルミニウムインジウムガリウム／窒化ガリウムのヘテロ接合からなる高電子移動度トランジスタ、窒化アルミニウム／窒化ガリウムのヘテロ接合からなる高移動度トライオード、窒化ガリウムＭＯＳＦＥＴ、インジウム窒化ガリウム／窒化ガリウムの多重量子井戸構造が含まれるデバイス、ｐ型窒化物からなる発光ダイオード、ＵＶ−ＬＥＤ、光電検出器、水素発生器、太陽電池、ＬＤＭＯＳ、ＵＭＯＳＦＥＴ、ショットキーダイオード、またはアバランシェダイオードを含む。
これに相応して、半導体デバイスの製造方法であって、
半導体デバイス能動領域を提供するステップＳ１と、
前記半導体デバイス能動領域上に電極形状制御層を形成し、前記電極形状制御層は、アルミニウム元素を含有し、全部または一部の前記電極形状制御層におけるアルミニウム元素の含有量が、半導体デバイス能動領域から、下から上へ漸次減少し、前記電極形状制御層には電極領域が設けられるステップＳ２と、
前記電極領域に、半導体デバイス能動領域に延びて縦方向に前記電極形状制御層を貫通する溝を形成し、前記溝の側面の全部または一部が、斜面、または両側に凹む円弧状のスロープ、または中央に突出する円弧状のスロープであるステップＳ３と、
前記電極領域における溝内に電極を形成し、前記電極は、全部または一部が電極領域における溝内に位置し、形状が溝の形状に対応するように設定され、底部が半導体デバイス能動領域に接触するステップＳ４と、を含む。
本発明のさらなる改善として、前記ステップＳ３およびステップＳ４は、具体的に、
前記電極形状制御層に第１マスク層を塗布し、フォトエッチングを行って、電極領域を露出させるステップＳ３１と、
前記電極領域をエッチングして、半導体デバイス能動領域に延びる溝を形成するステップＳ３２と、
第１マスク層を除去するＳ３３と、
前記電極形状制御層に第２マスク層を塗布し、フォトエッチングを行って、電極領域を露出させるステップＳ４１と、
電極を堆積し、第２マスク層を除去して、電極を形成するステップＳ４２と、を含む。
本発明のさらなる改善として、前記ステップＳ２における電極形状制御層は、半導体層、第１誘電体層のうちの１つまたは２つの組み合わせであり、第１誘電体層の成長方式は、ＭＯＣＶＤ、ＰＥＣＶＤ、ＬＰＣＶＤ、ＭＢＥ、ＣＶＤ、またはＧＣＩＢを含む。
本発明のさらなる改善として、前記ステップＳ４の前に、
前記電極形状制御層における溝の内壁および電極形状制御層の表面の全部または一部に第２誘電体層を堆積し、第２誘電体層は、Ａｌ２Ｏ３、ＡｌＯＮ、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、ＨｆＡｌＯｘ、ＨｆＯ２のうちの１つまたは複数の組み合わせを含む、ことをさらに含む。
本発明の有益な効果は、以下の通りである。本発明の半導体デバイスおよびその製作方法は、半導体デバイスにおける能動領域に電極形状制御層が用いられ、電極形状制御層におけるアルミニウム元素の含有量が厚さの変化に応じて変化し、電極形状制御層における前記元素の含有量の変化を制御することにより、エッチング過程における横方向と縦方向とのエッチング速度の比例を制御して、エッチング過程におけるエッチング断面の形状を変更し、電極形成過程における電極の形状への制御を達成し、プロセスにより、多種の電極の形状への制御が実現される。
エッチング速度が材料の材質によって制御され、エッチング過程におけるプロセスパラメーターを変更する必要がないので、制御性、重複性が良く、簡単で容易に実行できる。また、若干の特殊な形状を実現でき、これは、普通のエッチングプロセスで実現できない。電極の形状を制御することにより、電極付近の電界強度の分布を変更し、半導体デバイスの破壊電圧および信頼性などの性能を向上させる。
窒化ガリウム基の高電子移動度トランジスタの動作時のソースとドレインとの間の電界強度分布の模式図である。 本発明の実施例１における半導体デバイスの構成の模式図である。 本発明の実施例１における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例１における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例１における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例１における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例１における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例１における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例１における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例１における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例２における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例２における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例２における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例２における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例２における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例２における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例２における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例２における半導体デバイスの製作方法のフローの模式図である。 本発明の実施例３における半導体デバイスの模式図である。 本発明の実施例４における半導体デバイスの模式図である。 本発明の実施例５における半導体デバイスの模式図である。 本発明の実施例６における半導体デバイスの模式図である。 本発明の実施例７における半導体デバイスの模式図である。 本発明の実施例８における半導体デバイスの模式図である。 本発明の実施例９における半導体デバイスの模式図である。 本発明の実施例１０における半導体デバイスの模式図である。
本発明の実施例または従来技術における構成をさらに明確に説明するために、以下、実施例または従来技術の説明に使用すべき図面を簡単的に紹介する。明らかに、以下の説明における図面は、本発明に記載された若干の実施例にすぎず、当業者にとっては、創造的な労働をしない前提で、これらの図面から他の図面を得ることもできる。
以下、図面に示す具体的な実施形態を参照しながら、本発明を詳しく説明する。しかし、これらの実施形態は、本発明を制限するものではなく、当業者がこれらの実施形態に基づいて行った、構成、方法、または機能上の変換は、全て、本発明の保護範囲に含まれる。
また、異なる実施例において、重複な符号またはマーキングを使用する可能性がある。これらの重複なものは、簡単で明確に本発明を説明するためのものにすぎず、係る異なる実施例および／または構成の間に何らかの関連性があることを意味するものではない。
本発明の実施例は、半導体デバイスを開示している。この半導体デバイスは、
半導体デバイス能動領域と、電極形状制御層と、電極と、を含み、
電極形状制御層は、半導体デバイス能動領域上に位置し、アルミニウム元素を含有し、全部または一部の電極形状制御層におけるアルミニウム元素の含有量が、半導体デバイス能動領域から、下から上へ漸次減少し、電極形状制御層には電極領域が設けられ、電極領域には、半導体デバイス能動領域に延びて縦方向に電極形状制御層を貫通する溝が設けられ、溝の側面の全部または一部が、斜面、または両側に凹む円弧状のスロープ、または中央に突出する円弧状のスロープであり、
電極は、全部または一部が電極領域における溝内に位置し、形状が溝の形状に対応するように設定され、底部が半導体デバイス能動領域に接触する。
これに相応して、本発明は、半導体デバイスの製作方法も開示している。この方法は、
半導体デバイス能動領域を提供するステップＳ１と、
半導体デバイス能動領域上に電極形状制御層を形成し、電極形状制御層は、アルミニウム元素を含有し、全部または一部の電極形状制御層におけるアルミニウム元素の含有量が、半導体デバイス能動領域から、下から上へ漸次減少し、電極形状制御層には電極領域が設けられるステップＳ２と、
電極領域に、半導体デバイス能動領域に延びて縦方向に前記電極形状制御層を貫通する溝を形成し、溝の側面の全部または一部が、斜面、または両側に凹む円弧状のスロープ、または中央に突出する円弧状のスロープであるステップＳ３と、
電極領域における溝内に電極を形成し、電極は、全部または一部が電極領域における溝内に位置し、形状が溝の形状に対応するように設定され、底部が半導体デバイス能動領域に接触するステップＳ４と、を含む。
以下、各種の異なる実施例を参照して、本発明をさらに説明する。
＜実施例１＞
本実施例における半導体デバイスの構成は、図２に示す通りである。この半導体デバイスは、
半導体デバイス能動領域１と、半導体デバイス能動領域１上における電極形状制御層２と、電極５と、を含み、
電極形状制御層は、アルミニウム元素を含有し、アルミニウム元素の含有量が、半導体デバイス能動領域から、下から上へ漸次減少し、減少が線形傾向にあり、電極形状制御層２には電極領域が定義され、電極領域には、半導体デバイス能動領域に延びて縦方向に電極形状制御層を貫通する溝が設けられ、溝は、逆台形であり、側面が斜面であり、
電極５は、電極領域における溝内に位置し、形状が溝の形状に対応するように設定され、半導体デバイス能動領域１に接触する。本実施例において、電極５は、一部が溝内にあり、一部が溝の上方に位置する。
図３Ａ〜３Ｇに示すように、本実施形態における半導体デバイスの製作方法は、
図３Ａに示すように、半導体デバイス能動領域１を提供し、
図３Ｂに示すように、半導体デバイス能動領域１上に電極形状制御層２を形成し、電極形状制御層２におけるアルミニウム元素の含有量が下から上へ漸次減少し、減少が線形傾向にあり、電極形状制御層には電極領域が定義され、
図3Ｃに示すように、電極形状制御層２に第１マスク層３を塗布し、フォトエッチングによって、電極領域を露出させ、
電極領域をエッチングして、半導体デバイス能動領域に延びる溝を形成し、溝が少なくとも部分的に電極形状制御層を貫通し、溝の形状が電極形状制御層２におけるアルミニウム元素の含有量の変化に応じて変化し、溝の最小加工寸法がエッチングプロセスによって調節でき、フォトエッチングの最小加工寸法に比べると、溝の最小加工寸法を、それぞれ、図３Ｄ１および図３Ｄ２に示すように、フォトエッチングの最小加工寸法より、少し大きく、または少し小さくすることができ、
図３Ｅに示すように、第１マスク層３を除去し、
図３Ｆに示すように、第２マスク層４を塗布し、フォトエッチングによって、電極領域を露出させ、
図３Ｇに示すように、電極を堆積し、第２マスク層４を除去して、電極５を形成する、ことを含む。
本実施形態では、電極形状制御層におけるアルミニウム元素の含有量が下から上へ漸次減少し、減少が線形傾向にある場合、溝の側面が斜面であり、エッチング断面の形状が台形であり、電極の堆積後、電極の断面も台形となり、このように、電極のエッジの電界分布が線形的に変化し、電界のピーク値の分布が分散される。
本実施形態における電極形状制御層２は、半導体層、第１誘電体層のうちの１つまたは２つの組み合わせであってもよい。半導体デバイスは、半導体層が３族窒化物、シリコン、ゲルマニウム、ゲルマニウム・シリコン、III−∨族化合物、酸化物のうちの１つまたは複数の組み合わせであり、第１誘電体層がＳｉＮ、ＳｉＡｌＮ、ＳｉＡｌＧａＮ、ＳｉＡｌＯｘ、ＡｌＭｇＯＮ、ＨｆＡｌＯｘのうちの１つまたは複数の組み合わせを含む。第１誘電体層の成長方式は、ＭＯＣＶＤ、ＰＥＣＶＤ、ＬＰＣＶＤ、ＭＢＥ、ＣＶＤ、またはＧＣＩＢであってもよい。
電極形状制御層２が半導体層および第１誘電体層である場合、第１誘電体層が半導体層の上方に位置し、半導体層におけるいずれかの箇所のアルミニウム元素の含有量が、第１誘電体層におけるいずれかの箇所のアルミニウム元素の含有量より高く、全体として電極形状制御層におけるアルミニウム元素の含有量が、半導体デバイス能動領域から、下から上へ漸次線形的に減少する。
本実施形態における半導体デバイス能動領域は、窒化アルミニウムガリウム／窒化ガリウムのヘテロ接合からなる高電子移動度トランジスタ、窒化アルミニウムインジウムガリウム／窒化ガリウムのヘテロ接合からなる高電子移動度トランジスタ、窒化アルミニウム／窒化ガリウムのヘテロ接合からなる高移動度トライオード、窒化ガリウムＭＯＳＦＥＴ、インジウム窒化ガリウム／窒化ガリウムの多重量子井戸構造が含まれるデバイス、ｐ型窒化物からなる発光ダイオード、ＵＶ−ＬＥＤ、光電検出器、水素発生器、または太陽電池を含み、ＬＤＭＯＳ、ＵＭＯＳＦＥＴ、ダイオード、ショットキーダイオード、アバランシェダイオードなどであってもよい。
さらに、電極形状制御層２における溝の内壁および電極形状制御層２の表面の全部または一部には、第２誘電体層が堆積され、電極の全部または一部が第２誘電体層上に位置する。第２誘電体層は、Ａｌ２Ｏ３、ＡｌＯＮ、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、ＨｆＡｌＯｘ、ＨｆＯ２のうちの１つまたは複数の組み合わせであってもよく、堆積の方法は、ＰＥＣＶＤ、ＬＰＣＶＤ、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、またはＰＶＤである。
＜実施例２＞
図４Ｈは、実施例２で説明される半導体デバイスの構成の模式図であり、その構成は、実施例１で説明された半導体デバイスとほぼ同じであり、相違点は、溝部分が半導体デバイス能動領域内まで延びていることにある。
該実施例に対応する製作方法は、図４Ａ〜４Ｈに示す通りであり、具体的な製作手順は、以下の通りである。
図４Ａに示すように、半導体デバイス能動領域１を提供し、
図４Ｂに示すように、半導体デバイス能動領域１上に電極形状制御層２を形成し、電極形状制御層２におけるアルミニウム元素の含有量が下から上へ漸次減少し、減少が線形傾向にあり、電極形状制御層には電極領域が定義され、
図４Ｃに示すように、電極形状制御層２に第１マスク層３を塗布し、フォトエッチングによって、電極領域を露出させ、
電極形状制御層２における電極領域をエッチングして、電極形状制御層２を貫通した溝を形成し、溝の形状が電極形状制御層２におけるアルミニウム元素の含有量の変化に応じて変化し、溝の最小加工寸法がエッチングプロセスによって調節でき、フォトエッチングの最小加工寸法に比べると、溝の最小加工寸法を、フォトエッチングの最小加工寸法より、少し大きく、または少し小さくすることができ、図４Ｄに示すように、少し大きくする場合であり、
図４Ｅに示すように、溝における半導体デバイス能動領域をエッチングして、半導体デバイス能動領域１内まで延びている溝を形成し、
図４Ｆに示すように、第１マスク層３を除去し、
図４Ｇに示すように、第２マスク層４を塗布し、フォトエッチングによって、電極領域を露出させ、
図４Ｈに示すように、電極を堆積し、第２マスク層４を除去して、電極５を形成する。
それ以外の構成および製作方法は、全て実施例１と同様であり、ここで説明を省略する。
＜実施例３＞
図５に示されたのは、実施例３で説明される半導体デバイスの模式図である。
本実施形態では、電極形状制御層２におけるアルミニウム元素の含有量が下から上へ漸次減少し、減少が加速傾向にある。それ以外は、実施例１と同様であり、ここで説明を省略する。
本実施例では、電極形状制御層におけるアルミニウム元素の含有量が下から上へ漸次減少し、減少が加速傾向にある場合、溝の側面が中央に突出する突出する円弧状のスロープであり、電極の堆積後、電極の断面も溝の断面と同様になり、電極のエッジの電界分布に相応の変化が発生し、電界分布が緩やかにされる。
＜実施例４＞
図６に示されたのは、実施例４で説明される半導体デバイスの模式図である。
本実施形態では、電極形状制御層２におけるアルミニウム元素の含有量が下から上へ漸次減少し、減少が減速傾向にある。それ以外は、実施例１と同様であり、ここで説明を省略する。
本実施例では、電極形状制御層におけるアルミニウム元素の含有量が下から上へ漸次減少し、減少が減速傾向にある場合、溝の側面が両側に凹む円弧状のスロープであり、エッチング断面の形状がＵ型であり、電極の堆積後、電極の断面もＵ型となり、電極のエッジの電界分布に相応の変化が発生し、電界分布が緩やかにされる。
＜実施例５＞
図７に示されたのは、実施例５で説明される半導体デバイスの模式図である。
本実施例では、電極形状制御層２におけるアルミニウム元素の含有量が、下から上へ、まず線形的に減少してから変わらないように保持する。それ以外は、実施例１と同様であり、ここで説明を省略する。
本実施例では、電極形状制御層におけるアルミニウム元素の含有量が、まず線形的に減少してから変わらないように保持し、溝は、線形的に減少する部分において台形であり、変わらないように保持する部分において長方形であり、エッチング断面の形状は、上方が長方形であり、下方が台形であり、電極の堆積後、電極の断面がエッチング断面と同様となる。
＜実施例６＞
図８に示されたのは、実施例６で説明される半導体デバイスの模式図である。
本実施例では、電極形状制御層２におけるアルミニウム元素の含有量が、下から上へ、まず減速的に減少してから変わらないように保持する。それ以外は、実施例１と同様であり、ここで説明を省略する。
本実施例では、電極形状制御層におけるアルミニウム元素の含有量が、まず減速的に減少してから変わらないように保持し、溝は、減速的に減少する部分においてＵ型であり、変わらないように保持する部分において長方形であり、エッチング断面の形状は、上方が長方形であり、下方がＵ型であり、電極の堆積後、電極の断面がエッチング断面と同様となる。
＜実施例７＞
図９に示されたのは、実施例７で説明される半導体デバイスの模式図である。
本実施形態において、半導体デバイス能動領域は、窒化物高電子移動度トランジスタであり、任意の種類の基板１１上に成長した核形成層１２と、核形成層１２上に成長した窒化物バッファ層１３と、窒化物バッファ層１３上に成長した窒化物チャネル層１４と、窒化物チャネル層１４上に成長した窒化物バリア層１５と、窒化物バリア層１５上に成長した窒化物キャップ層１６と、を含む。
電極５１は、ゲート電極であり、電極５２および電極５３は、それぞれ、オーム接触しているソースおよびドレインである。ここで、電極形状制御層２におけるアルミニウム元素の含有量が下から上へ漸次減少し、減少が加速傾向にある。そのため、電極５１は、電極形状制御層２において、中央に突出する円弧状の構造である。
＜実施例８＞
図１０に示されたのは、実施例８で説明される半導体デバイスの模式図である。
本実施例において、半導体デバイス能動領域は、Ｎチャネルエンハンスメント型ＭＯＳＦＥＴであり、Ｐ型基板１１上における２つの高ドープのＮ＋領域１２および１３を含み、電極形状制御層２は、誘電体層であり、その中のアルミニウム元素の含有量が下から上へ漸次減少し、減少が線形傾向にあり、電極５１はゲートであり、電極５２はソースであり、電極５３はドレインである。
＜実施例９＞
図１１に示されたのは、実施例９で説明される半導体デバイスの模式図である。
本実施例において、半導体デバイス能動領域は、普通のＣＭＯＳプロセスで製作されたショットキーダイオードであり、Ｐ型基板１１上におけるＮ型層１２と、Ｎ型層１２におけるＮ＋カソード層１３と、を含み、電極形状制御層２は、誘電体層であり、その中のアルミニウム元素の含有量が下から上へ漸次減少し、減少が線形傾向にあり、電極５１はアノードであり、電極５２はカソードである。
＜実施例１０＞
図１２に示されたのは、実施例１０における半導体デバイスの模式図である。
本実施例において、半導体デバイス能動領域は、垂直構造のＰＩＮダイオードであり、基板１１上における半導体Ｎ＋層１２と、半導体Ｎ＋層１２上における半導体Ｉ層１３と、半導体Ｉ層１３上における半導体Ｐ＋層１４と、を含み、電極形状制御層２は、誘電体層であり、その中のアルミニウム元素の含有量が下から上へ漸次減少し、減少が線形傾向にあり、電極５１はアノードであり、電極５２はカソードである。
上記の実施形態から分かるように、本発明の半導体デバイスおよびその製作方法は、半導体デバイスにおける能動領域に電極形状制御層が用いられ、電極形状制御層におけるアルミニウム元素の含有量が厚さの変化に応じて変化し、電極形状制御層における前記元素の含有量の変化を制御することにより、エッチング過程における横方向と縦方向とのエッチング速度の比例を制御して、エッチング過程におけるエッチング断面の形状を変更し、電極形成過程における電極の形状への制御を達成し、プロセス上、多種の電極の形状への制御が実現される。
エッチング速度が材料の材質によって制御され、エッチング過程におけるプロセスパラメーターを変更する必要がないので、制御性、重複性が良く、簡単で容易に実行できる。また、若干の特殊な形状を実現でき、これは、普通のエッチングプロセスで実現できない。電極の形状を制御することにより、電極付近の電界強度の分布を変更し、半導体デバイスの破壊電圧および信頼性などの性能を向上させる。
当業者にとって明らかなように、本発明は、上記の模範的実施例の細部に限られるものではなく、かつ、本発明の精神または基本的な特徴から背離しない場合に、他の具体的な形式で本発明を実現することが可能である。従って、いずれにしても、実施例を模範的で非制限的なものと見なすべきであり、本発明の範囲は、上述した説明によって限定されることなく、付加される請求の範囲によって限定されるので、請求の範囲と同等な要件の意味および範囲内に落ちる全ての変化を本発明に含ませることを旨とする。請求項におけるいかなる符号についても、係る請求項を制限するものと見なしてはならない。
また、理解すべきものとして、本明細書では実施形態ごとに説明しているが、各実施形態それぞれに１つのみの独立した構成が含まれることではなく、明細書のこのような説明方式は、明確にするためのものにすぎず、当業者は、明細書を１つの全体とすべきであり、各実施例における構成は、適宜組み合わせられて、当業者に理解できる他の実施形態とされることもできる。
１ 半導体デバイス能動領域
２ 電極形状制御層
３ 第１マスク層
４ 第２マスク層
５，５１，５２，５３ 電極
１１ 基板

Claims (15)

  1. 半導体デバイスであって、
    半導体デバイス能動領域と、電極形状制御層と、電極と、を含み、
    前記電極形状制御層は、前記半導体デバイス能動領域上に位置し、アルミニウム元素を含有し、全部または一部の前記電極形状制御層におけるアルミニウム元素の含有量が、半導体デバイス能動領域から、下から上へ漸次に減少し、前記電極形状制御層には電極領域が設けられ、前記電極領域には、半導体デバイス能動領域に延びて縦方向に前記電極形状制御層を貫通する溝が設けられ、溝の形状が電極形状制御層におけるアルミニウム元素の含有量の変化に応じて変化し、アルミニウム元素の含有量の減少が線形傾向にあるとき、溝は逆台形であり、側面が斜面であり、アルミニウム元素の含有量の減少が減速傾向にあるとき、溝の側面が両側に凹む円弧状のスロープであり、アルミニウム元素の含有量の減少が加速傾向にあるとき、溝の側面が中央に突出する円弧状のスロープであり、
    前記電極は、全部または一部が前記電極領域における溝内に位置し、形状が溝の形状に対応するように設定され、底部が半導体デバイス能動領域に接触する、
    ことを特徴とする半導体デバイス。
  2. 前記電極形状制御層は、半導体層、第１誘電体層のうちの１つまたは２つの組み合わせである、ことを特徴とする請求項１に記載の半導体デバイス。
  3. 前記半導体デバイス能動領域および電極形状制御層における半導体層は、３族窒化物、シリコン、ゲルマニウム、ゲルマニウム・シリコン、III−∨族化合物、酸化物のうちの１つまたは複数の組み合わせである、ことを特徴とする請求項２に記載の半導体デバイス。
  4. 前記第１誘電体層は、ＳｉＮ、ＳｉＡｌＮ、ＳｉＡｌＧａＮ、ＳｉＡｌＯｘ、ＡｌＭｇＯＮ、ＨｆＡｌＯｘのうちの１つまたは複数の組み合わせを含む、ことを特徴とする請求項２に記載の半導体デバイス。
  5. 前記電極形状制御層が半導体層および第１誘電体層である場合、第１誘電体層が半導体層の上方に位置し、前記半導体層におけるいずれかの箇所のアルミニウム元素の含有量が、第１誘電体層におけるいずれかの箇所のアルミニウム元素の含有量より高い、ことを特徴とする請求項２に記載の半導体デバイス。
  6. 全部または一部の前記電極形状制御層におけるアルミニウム元素の含有量が、半導体デバイス能動領域から、下から上へ、線形的に減少し、または、加速的に減少し、または、減速的に減少し、または、まず線形的に減少してから変わらないように保持し、または、まず減速的に減少してから変わらないように保持し、または、まず加速的に減少してから変わらないように保持する、ことを特徴とする請求項１に記載の半導体デバイス。
  7. 前記電極形状制御層における溝部分は、半導体デバイス能動領域内まで延びている、ことを特徴とする請求項１に記載の半導体デバイス。
  8. 前記電極形状制御層における溝の内壁および電極形状制御層の表面の全部または一部には、第２誘電体層が堆積され、前記電極の全部または一部が前記第２誘電体層上に位置する、ことを特徴とする請求項１に記載の半導体デバイス。
  9. 前記第２誘電体層は、Ａｌ２Ｏ３、ＡｌＯＮ、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、ＨｆＡｌＯｘ、ＨｆＯ２のうちの１つまたは複数の組み合わせを含む、ことを特徴とする請求項８に記載の半導体デバイス。
  10. 前記半導体デバイスは、ダイオードおよびトライオードを含み、前記電極は、ダイオードのアノードおよびカソード、並びに、トライオードのソース、ドレイン、およびゲートを含む、ことを特徴とする請求項１に記載の半導体デバイス。
  11. 前記半導体デバイス能動領域は、窒化アルミニウムガリウム／窒化ガリウムのヘテロ接合からなる高電子移動度トランジスタ、窒化アルミニウムインジウムガリウム／窒化ガリウムのヘテロ接合からなる高電子移動度トランジスタ、窒化アルミニウム／窒化ガリウムのヘテロ接合からなる高移動度トライオード、窒化ガリウムＭＯＳＦＥＴ、インジウム窒化ガリウム／窒化ガリウムの多重量子井戸構造が含まれるデバイス、ｐ型窒化物からなる発光ダイオード、ＵＶ−ＬＥＤ、光電検出器、水素発生器、太陽電池、ＬＤＭＯＳ、ＵＭＯＳＦＥＴ、ショットキーダイオード、またはアバランシェダイオードを含む、ことを特徴とする請求項１０に記載の半導体デバイス。
  12. 請求項１に記載の半導体デバイスの製造方法であって、
    半導体デバイス能動領域を提供するステップＳ１と、
    前記半導体デバイス能動領域上に電極形状制御層を形成し、前記電極形状制御層は、アルミニウム元素を含有し、全部または一部の前記電極形状制御層におけるアルミニウム元素の含有量が、半導体デバイス能動領域から、下から上へ漸次減少し、前記電極形状制御層には電極領域が設けられるステップＳ２と、
    前記電極領域に、半導体デバイス能動領域に延びて縦方向に前記電極形状制御層を貫通する溝を形成し、前記溝の側面の全部または一部が、斜面、または両側に凹む円弧状のスロープ、または中央に突出する円弧状のスロープであるステップＳ３と、
    前記電極領域における溝内に電極を形成し、前記電極は、全部または一部が電極領域における溝内に位置し、形状が溝の形状に対応するように設定され、底部が半導体デバイス能動領域に接触するステップＳ４と、を含む、
    ことを特徴とする半導体デバイスの製造方法。
  13. 前記ステップＳ３およびステップＳ４は、具体的に、
    前記電極形状制御層に第１マスク層を塗布し、フォトエッチングを行って、電極領域を露出させるステップＳ３１と、
    前記電極領域をエッチングして、半導体デバイス能動領域に延びる溝を形成するステップＳ３２と、
    第１マスク層を除去するＳ３３と、
    前記電極形状制御層に第２マスク層を塗布し、フォトエッチングを行って、電極領域を露出させるステップＳ４１と、
    電極を堆積し、第２マスク層を除去して、電極を形成するステップＳ４２と、を含む、
    ことを特徴とする請求項１２に記載の半導体デバイスの製造方法。
  14. 前記ステップＳ２における電極形状制御層は、半導体層、第１誘電体層のうちの１つまたは２つの組み合わせであり、第１誘電体層の成長方式は、ＭＯＣＶＤ、ＰＥＣＶＤ、ＬＰＣＶＤ、ＭＢＥ、ＣＶＤ、またはＧＣＩＢを含む、ことを特徴とする請求項１２に記載の半導体デバイスの製造方法。
  15. 前記ステップＳ４の前に、
    前記電極形状制御層における溝の内壁および電極形状制御層の表面の全部または一部に第２誘電体層を堆積し、第２誘電体層は、Ａｌ２Ｏ３、ＡｌＯＮ、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、ＨｆＡｌＯｘ、ＨｆＯ２のうちの１つまたは複数の組み合わせを含む、ことをさらに含む、
    ことを特徴とする請求項１２に記載の半導体デバイスの製造方法。
JP2016517130A 2013-06-06 2014-01-06 半導体デバイスおよびその製作方法 Active JP6195979B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310223571.7 2013-06-06
CN201310223571.7A CN103311284B (zh) 2013-06-06 2013-06-06 半导体器件及其制作方法
PCT/CN2014/070150 WO2014194669A1 (zh) 2013-06-06 2014-01-06 半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
JP2016524817A JP2016524817A (ja) 2016-08-18
JP6195979B2 true JP6195979B2 (ja) 2017-09-13

Family

ID=49136305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016517130A Active JP6195979B2 (ja) 2013-06-06 2014-01-06 半導体デバイスおよびその製作方法

Country Status (8)

Country Link
US (1) US9640624B2 (ja)
EP (1) EP3010043B1 (ja)
JP (1) JP6195979B2 (ja)
KR (1) KR101780890B1 (ja)
CN (1) CN103311284B (ja)
DK (1) DK3010043T3 (ja)
SG (1) SG11201510008UA (ja)
WO (1) WO2014194669A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311284B (zh) * 2013-06-06 2015-11-25 苏州晶湛半导体有限公司 半导体器件及其制作方法
US9881857B2 (en) 2014-06-12 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9824990B2 (en) 2014-06-12 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9812562B1 (en) * 2016-06-03 2017-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure, HEMT structure and method of forming the same
JP2018157141A (ja) * 2017-03-21 2018-10-04 株式会社東芝 半導体装置及び半導体装置の製造方法
CN109935630B (zh) * 2017-12-15 2021-04-23 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN112349773A (zh) * 2019-08-07 2021-02-09 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN111952360B (zh) * 2020-08-19 2023-02-21 深圳方正微电子有限公司 场效应管及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235639B1 (en) 1998-11-25 2001-05-22 Micron Technology, Inc. Method of making straight wall containers and the resultant containers
KR100403454B1 (ko) * 2000-06-20 2003-11-01 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR20020002700A (ko) * 2000-06-30 2002-01-10 박종섭 금속 배선 형성 방법
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7749911B2 (en) * 2004-11-30 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an improved T-shaped gate structure
US7141486B1 (en) 2005-06-15 2006-11-28 Agere Systems Inc. Shallow trench isolation structures comprising a graded doped sacrificial silicon dioxide material and a method for forming shallow trench isolation structures
JP2007165446A (ja) 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
CN101162695A (zh) 2006-10-09 2008-04-16 西安能讯微电子有限公司 氮化镓hemt器件表面钝化及提高器件击穿电压的工艺
CN101312207B (zh) 2007-05-21 2011-01-05 西安捷威半导体有限公司 增强型hemt器件及其制造方法
CN103441144B (zh) * 2007-06-06 2016-09-14 苏州捷芯威半导体有限公司 Hemt器件及其制造方法
JP2008306083A (ja) * 2007-06-11 2008-12-18 Nec Corp Ｉｉｉ−ｖ族窒化物半導体電界効果型トランジスタおよびその製造方法
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
JP2010067690A (ja) 2008-09-09 2010-03-25 Toshiba Corp 化合物半導体装置およびその製造方法
JP5496635B2 (ja) * 2008-12-19 2014-05-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN102130158B (zh) * 2011-01-05 2012-07-25 西安电子科技大学 阶梯型凹槽栅高电子迁移率晶体管
US8716141B2 (en) * 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
CN103311284B (zh) * 2013-06-06 2015-11-25 苏州晶湛半导体有限公司 半导体器件及其制作方法

Also Published As

Publication number Publication date
US20160126325A1 (en) 2016-05-05
CN103311284B (zh) 2015-11-25
EP3010043B1 (en) 2019-03-06
DK3010043T3 (da) 2019-05-06
JP2016524817A (ja) 2016-08-18
KR101780890B1 (ko) 2017-09-21
KR20160013218A (ko) 2016-02-03
EP3010043A4 (en) 2017-03-08
EP3010043A1 (en) 2016-04-20
WO2014194669A1 (zh) 2014-12-11
CN103311284A (zh) 2013-09-18
SG11201510008UA (en) 2016-01-28
US9640624B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
JP6195979B2 (ja) 半導体デバイスおよびその製作方法
CN109920854B (zh) Mosfet器件
US10276666B2 (en) Semiconductor device
US10439060B2 (en) Semiconductor device and method of manufacturing semiconductor device
EP2824711A2 (en) Vertical transistors having p-type gallium nitride current barrier layers and methods of fabricating the same
TW202213770A (zh) 半導體裝置
US10396149B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9209298B2 (en) Metal-oxide-semiconductor field-effect transistor with extended gate dielectric layer
JP5833277B1 (ja) 半導体装置
CN110148625B (zh) 一种氧化镓垂直结型场效应晶体管及其制备方法
US20180040690A1 (en) Semiconductor device and method of manufacturing semiconductor device
TWI830172B (zh) GaN垂直溝槽MOSFET及其製造方法
US9748393B2 (en) Silicon carbide semiconductor device with a trench
CN106952957B (zh) 一种纵向型氮化镓基半导体器件及制造方法
CN218274610U (zh) 一种混合栅型GaN基的高电子迁移率晶体管
CN112993007A (zh) 超结结构及超结器件
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法
CN113380877A (zh) 一种双结型场板的功率器件
CN114695506A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
KR102335328B1 (ko) 반도체 소자의 제조 방법
US20230387284A1 (en) Enhancement mode switching devices and manufacturing methods thereof
US20220199823A1 (en) Semiconductor device
US20230307501A1 (en) Silicon carbide semiconductor device
KR102125386B1 (ko) 전력 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170816

R150 Certificate of patent or registration of utility model

Ref document number: 6195979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250