JP6188281B2

JP6188281B2 - 光電変換装置

Info

Publication number: JP6188281B2
Application number: JP2012118613A
Authority: JP
Inventors: 享裕黒田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-05-24
Filing date: 2012-05-24
Publication date: 2017-08-30
Anticipated expiration: 2032-05-24
Also published as: US9236406B2; US20130313622A1; JP2013247182A

Description

本発明は、光電変換装置に関する。

近年、複写機等の画像読取装置には、ＣＣＤイメージセンサや、ＣＭＯＳイメージセンサをはじめとする光電変換装置が用いられ、良好な画像を得るための技術が開示されている（例えば、特許文献１参照）。この様な光電変換装置は、光信号を電気信号に変換する光電変換素子を有しており、解像度の向上に伴い、光信号に対する光電変換素子の感度を向上させることが求められている。また、感度を向上させるために、光電変換素子を配した撮像領域の配線層を減らすための技術が開示されている（例えば、特許文献２参照）。

特開２００６−２１１３６３号公報特開２００４−１８６４０７号公報

特許文献１に開示されている技術において、信号を読み出すための回路は、光電変換素子間に配置されている。そのため、光電変換素子の面積を確保しつつ、撮像領域の配線層を減らすことができないという課題がある。特許文献２に開示されている技術においては、撮像領域の金属配線層を一層のみで構成することが可能である。しかし、光電変換素子に蓄積された電荷を読み出すための転送制御信号線と、光電変換素子に蓄積された電荷をリセットするためのリセット制御信号線をポリシリコン層で配線しなければならない。そのため、解像度向上に伴う高速化に対応できないという課題がある。

本発明は、上記課題を鑑みてなされたものであり、読み出し速度を妨げることなく、第１及び第２の方向にそれぞれ延在した金属配線を同一の高さの配線に設けることができる光電変換装置を提供することを目的とする。

本発明の光電変換装置は、複数の画素が配された画素アレイ領域と前記画素アレイ領域外に配された読み出し回路領域とを有する撮像領域と、周辺回路を有する周辺回路領域とを有し、前記複数の画素の各々は、光電変換により電荷を生成する光電変換素子と、不純物拡散領域と、前記光電変換素子の電荷を前記不純物拡散領域へ転送するゲート電極と、前記ゲート電極に電気的に接続され、第１の方向に延在し、第１の配線層に配された複数のゲート制御線とを有し、前記第１の方向に沿って配された複数の第１の画素には、第１のゲート制御線が接続され、前記第１の方向に沿って配された複数の第２の画素には、第２のゲート制御線が接続され、前記第１の方向とは異なる第２の方向に沿って、前記第１の画素、前記第２の画素、前記読み出し回路領域、前記周辺回路領域が、この順で配され、前記読み出し回路領域には、前記不純物拡散領域の電圧変化に基づく信号を増幅する増幅部と、前記不純物拡散領域にリセット電圧を供給するリセット部と、が配され、前記増幅部のソースと前記周辺回路とを電気的に接続し、前記第２の方向に延在した金属配線が第２の配線層に配され、前記第１の配線層と前記第２の配線層とが、同一の高さの配線層であることを特徴とする。

第１及び第２の方向にそれぞれ延在した金属配線を同一の高さの配線に設けることが可能である。これにより、光電変換装置の読み出し速度を妨げることなく、光の入射面から画素までの距離を短縮することができ、光に対する光電変換素子の感度を向上させることが可能となる。

第１の実施形態による光電変換装置の撮像領域範囲を示す図である。第１の実施形態による光電変換装置の構成例を示す図である。第１の実施形態による光電変換装置の積層構造を示す断面図である。第２の実施形態による光電変換装置の撮像領域範囲を示す図である。第２の実施形態による光電変換装置の積層構造を示す断面図である。第３の実施形態による光電変換装置の撮像領域範囲を示す図である。

（第１の実施形態）
図１は、本発明の第１の実施形態による光電変換装置の一部の拡大図である。図１の水平方向が主走査方向（第１の方向）であり、図１の垂直方向が副走査方向（第２の方向）である。副走査方向は、主走査方向に対して異なる方向（垂直方向）である。光電変換装置は、複数の画素１、２及び３が配された画素アレイ領域と、読み出し回路領域５とを有する。複数の画素１、２及び３は、光電変換素子１１、２１及び３１と、ゲート電極１２、２２及び３２と、ゲート制御線１３、２３及び３３と、不純物拡散領域１０とを有する。ゲート制御線１３、２３及び３３は、主走査方向に延在している。ゲート制御線は金属配線で形成され、ゲート制御線１３、２３及び３３はコンタクトプラグ１４、２４及び３４によりゲート電極１２、２２及び３２とそれぞれ電気的に接続されている。複数の画素１、２及び３の不純物拡散領域１０は、全部が相互に共通接続されている。例えば、全部が相互に共通接続された構成とは、複数の画素１、２及び３の不純物拡散領域１０の全部もしくはいくつかが、同一の活性領域に配された構成である。５は画素１、２及び３の読み出し回路が配される読み出し回路領域である。読み出し回路領域５は、ゲート電極５１をゲートとする増幅トランジスタと、ゲート電極５５をゲートとするリセットトランジスタとが配される。読み出し回路領域５は、複数の画素１、２及び３の中で副走査方向に対して最も外側に配置されている画素３よりも外側に配置されている。増幅トランジスタのゲート電極５１は、画素アレイ領域外で、金属配線５２及びコンタクトプラグにより不純物拡散領域１０と電気的に接続され、ドレインは画素アレイ領域外に配された金属配線で形成された電源線５３と電気的に接続されている。増幅トランジスタのソースは、画素アレイ領域外に配された金属配線５４により不図示の周辺回路と電気的に接続される。周辺回路としてはノイズ除去回路、増幅回路などである。リセットトランジスタのゲート電極５５は画素アレイ領域外に配された金属配線で形成されたリセット制御線５６と電気的に接続され、ドレインは画素アレイ領域外に配された電源線５３と電気的に接続されている。また、リセットトランジスタのソースは、不純物拡散領域１０と共通接続されている。例えば、リセットトランジスタのソースと、不純物拡散領域１０とが共通接続された構成とは、リセットトランジスタのソースと不純物拡散領域１０の一部が同一の活性領域に配された構造である。

図２は、本発明の第１の実施形態による光電変換装置の構成例を示す回路図である。１、２及び３は画素であり、図１の画素１、２及び３に相当する。５は、画素１、２及び３の読み出し回路領域であり、図１の読み出し回路領域５に配された素子が相当する。画素１、２及び３は、光電変換素子７１、７４及び７７と、転送トランジスタ７２、７５及び７８と、ゲート制御線７３、７６及び７９とを有する。転送トランジスタ７２、７５及び７８のゲートは、図１のゲート電極１２、２２及び３２に相当する。ゲート制御線７３、７６及び７９は、図１におけるゲート制御線１３、２３及び３３にそれぞれ相当する。接続線７０は、図１の不純物拡散領域１０に相当する。また、読み出し回路領域５は、増幅トランジスタ（増幅部）８０、リセットトランジスタ（リセット部）８３、電源線８１及びリセット制御線８４とを有する。電源線８１は、増幅トランジスタ８０及びリセットトランジスタ８３のドレインと電気的に接続されている。リセット制御線８４は、リセットトランジスタ８３のゲートに電気的に接続されている。電源線８１及びリセット制御線８４は、それぞれ、図１の電源線５３及びリセット制御線５６に相当する。増幅トランジスタ８０のゲートは、リセットトランジスタ８３のソースと電気的に接続されており、更に、接続線７０により画素１、２及び３と接続されている。増幅トランジスタ８０は、ゲートに電気的に接続される不純物拡散領域１０（接続線７０）の電圧変化に基づく信号を増幅する。

光電変換素子７１、７４及び７７は、光電変換により、入射光量に応じた電荷を生成する。光電変換素子７１、７４及び７７に生じた電荷は、転送トランジスタ７２、７５及び７８を駆動回路９０で制御することにより、不純物拡散領域１０（接続線７０）に転送される。不純物拡散領域１０は、電荷を蓄積する。増幅トランジスタ８０に、電流源８２からバイアス電流が供給され、ソースフォロアとして動作する。これにより、画素１、２及び３より読み出された電荷を、電気信号として読み出すことが可能である。読み出された電気信号は、信号処理回路９１に入力され、出力端子９２より出力される。リセットトランジスタ８３は、ゲートを駆動回路９０で電圧制御することにより、不純物拡散領域１０（接続線７０）にリセット電圧を供給し、不純物拡散領域１０の電圧を予め定められたリセット電圧にリセットする。更に、同時に転送トランジスタ７２、７５及び７８を駆動回路９０で制御してもよい。これにより、リセットトランジスタ８３は、光電変換素子７１、７４及び７７にリセット電圧を供給することにより、光電変換素子７１、７４及び７７に蓄積された電荷をリセットすることが可能である。

図３は、本実施形態による光電変換装置の積層構造を示す断面図である。図３における符号ＡからＢで示される部分は、図１における符号ＡからＢで示される部分に相当する。撮像領域は、図１及び図２の複数の画素１、２及び３と、読み出し回路領域５とを有する。１００は半導体基板を示し、その表層部に、光電変換素子１０１及びトランジスタの活性化領域１０３が形成されている。光電変換素子１０１及びトランジスタの活性化領域１０３は、素子分離層１０２により互いに分離されている。図２のリセットトランジスタ８３のソースは、トランジスタの活性化領域１０３に相当し、複数の光電変換素子１〜３の不純物拡散領域１０は、半導体基板１００に形成された活性化領域１０３で相互に接続される。半導体基板１００上には、トランジスタのゲート電極１０４が形成され、更に第１の金属配線層１０５が積層されている。第１の金属配線装置１０５は、図１のゲート制御線１３、２３及び３３に相当する。図３における撮像領域において、第１の金属配線層１０５の上方に、カラーフィルタ１０８、１０９及び１１０とマイクロレンズ１１１が積層されている。すなわち、カラーフィルタ１０８、１０９及び１１０とマイクロレンズ１１１は、光電変換素子１０１の上方に設けられる。一例として、原色カラーフィルタを用いた場合、赤（第１の色）、緑（第２の色）及び青（第３の色）のカラーフィルタが、それぞれカラーフィルタ１０８、１０９及び１１０に相当する。主走査方向には同色のカラーフィルタが配列され、副走査方向には異なる色のカラーフィルタが配列される。すなわち、主走査方向に沿って同じ波長領域の光を透過する複数のカラーフィルタが配され、副走査方向に沿って異なる波長領域の光を透過する複数のカラーフィルタが隣接して配される。また、図３における周辺回路領域では、第１の金属配線層１０５上に、第２の金属配線層１０６及び第３の金属配線層１０７が積層されている。

本実施形態では、上述したように、副走査方向に配置された画素１〜３の不純物拡散領域１０が共通接続され、画素１〜３の読み出し回路領域５が副走査方向に対して最も外側に配置されている画素３より更に外側に配置されている。これにより、周辺回路の信号処理回路９１に電気的に接続される増幅トランジスタ８０の出力を除いて、撮像領域における金属配線１０５を全て主走査方向に沿って配置することができる。その結果、複数の画素１〜３の金属配線層は、同一の高さに配された複数の配線により構成された単一の配線層のみであり、ゲート制御線１３、２３及び３３の金属配線を含む一層のみである。さらに、読み出し回路領域の金属配線も、同一の高さに配された複数の配線により構成された単一の配線層のみであり、金属配線５２、５４、電源線５３、リセット制御線５６を含む単一の配線層（一層）のみである。よって、光電変換素子１０１からカラーフィルタ１０８〜１１０及びマイクロレンズ１１１までの距離を縮小することができ、多層配線に起因する光の損失を抑制することができる。従って、光電変換装置の読み出し速度を妨げることなく、光の入射位置から画素までの距離を短縮することができ、入射光に対する光電変換素子の感度を向上させることが可能となる。

また、本実施形態では、画素１〜３の読み出し回路領域５を撮像領域内に配置した場合を例にとって説明している。撮像領域と周辺回路領域の境界では、積層構造において、金属配線層の違いによる段差が生じる。そのため、所望のカラーフィルタ１０８〜１１０及びマイクロレンズ１１１を形成するためには、画素１〜３と周辺回路領域との間に距離を設ける必要がある。従って、画素１〜３の読み出し回路領域５を周辺回路領域に配置した場合と比較して、不純物拡散領域１０の配線長を短くすることができ、寄生容量の影響を低減することができる。また、段差を緩和するための領域に画素１〜３の読み出し回路領域５を配置するため、半導体チップサイズを小さくすることが可能である。

（第２の実施形態）
図４は、本発明の第２の実施形態による光電変換装置の撮像領域範囲の構成例を示す図である。図４において、図１と同じ番号で示した部位は、図１と同様である。以下、本実施形態が第１の実施形態と異なる点を説明する。コンタクトプラグ１５、２５、３５及び５７は、不純物拡散領域１０、２０、３０及びリセットトランジスタのドレイン領域４０と、増幅トランジスタのゲート電極５１から延在するポリシリコン配線とが、それぞれ接触するように形成され、電気的に導通する。即ち、複数の画素１、２及び３の不純物拡散領域１０、２０及び３０は、コンタクトプラグ１５、２５及び３５を介して、増幅トランジスタのゲート電極５１から延在するポリシリコン配線により相互に電気的に接続される。これにより、画素１、２及び３の不純物拡散領域１０、２０及び３０と読み出し回路領域５とが、互いに共通接続されている。コンタクトプラグ１５、２５、３５及び５７は複数の部材に対して共有されているため、シェアードコンタクトとよぶ。

図５は、図４における符号Ｃ及びＤで示された部分の積層構造を示す断面図である。１００は半導体基板を示し、その表層部に、光電変換素子１０１及び不純物拡散領域１１２が形成されている。画素２は、素子分離層１０２により互いに分離されている。１１３は、半導体基板上に形成されたゲート電極であり、図４におけるゲート電極２２に相当する。１１４は、ポリシリコン配線であり、図４における増幅トランジスタのゲート電極５１から延在する部分に相当する。１１５は、シェアードコンタクトであり、不純物拡散領域１１２とポリシリコン配線１１４とに接触するように形成されている。１０９はカラーフィルタ、１１１はマイクロレンズを示している。

本実施形態によれば、副走査方向に配置された画素１、２及び３の不純物拡散領域１０、２０及び３０とリセットトランジスタのドレイン領域４０をポリシリコン配線で電気的に接続する。これにより、半導体基板表層部で接続する場合と比べて、配線の寄生容量を低減することができる。不純物拡散領域１０、２０及び３０に転送された電荷を電気信号に変換する際、その信号電圧は不純物拡散領域１０、２０及び３０の容量値に反比例する。従って、光電変換効率を向上させることができ、光電変換装置の出力信号振幅を拡大することが可能である。

なお、上述した実施形態において、副走査方向に３つの画素１〜３を配置する場合を例にとって説明したが、これに限るものではない。例えば、補色カラーフィルタを用いた場合、副走査方向に４つの画素を配置する必要があるが、４つの画素を共有接続した場合でも、同様の効果を得ること可能である。

（第３の実施形態）
図６は、本発明の第３の実施形態による光電変換装置の撮像領域範囲の構成例を示す図である。本実施形態では、副走査方向に４つの画素１〜４を配置し、画素１、２と読み出し回路領域５とが不純物拡散領域１０で共通接続され、画素３、４と読み出し回路領域６とが不純物拡散領域４０で共通接続された構成を示している。複数の画素１〜４の不純物拡散領域１０及び４０は、一部が相互に接続される。複数の画素１〜４は、副走査方向に対して４個配される。２個ずつの画素１，２及び画素３，４の不純物拡散領域１０及び４０は、それぞれ相互に接続されている。図４において、図１と同じ番号で示した部位は、図１と同様である。以下、本実施形態が第１の実施形態と異なる点を説明する。図６において、画素４は、光電変換素子４１と、ゲート電極４２と、ゲート制御線４３と、不純物拡散領域４０とを有する。ゲート制御線４３は金属配線で形成され、コンタクト４４によりゲート電極４２と電気的に接続されている。ゲート制御線４３は、主走査方向に配列された画素（不図示）のゲート制御線と共通接続されている。６は画素３及び４の読み出し回路領域であり、ゲート電極６１をゲートとする増幅トランジスタと、ゲート電極６５をゲートとするリセットトランジスタとを有する。読み出し回路領域６は、副走査方向に対して最も外側に配置されている画素４より更に外側に配置されている。増幅トランジスタのゲート電極６１は、金属配線６２により不純物拡散領域４０と電気的に接続され、ドレインは金属配線で形成された電源線６３と電気的に接続されている。リセットトランジスタのゲート電極６５は金属配線で形成されたリセット制御線６６と電気的に接続され、ドレインは電源線６３と電気的に接続されている。また、リセットトランジスタのソースは、不純物拡散領域４０と共通接続されている。更に、増幅トランジスタのソースに電気的に接続されている金属配線６４は、周辺回路領域と電気的に接続される。

本実施形態によれば、不純物拡散領域が共通接続されている画素の数が上記の実施形態より少ないため、不純物拡散領域１０及び４０の容量値を低減することができる。従って、光電変換効率を向上させることができ、光電変換装置の出力信号振幅を拡大することが可能である。また、読み出し回路領域５及び６から同時に信号の読み出しができるため、光電変換装置の高速読み出しが可能となる。

第１〜第３の実施形態によれば、光電変換装置は、複数の画素の不純物拡散領域で相互に共通接続しているため、光電変換素子の面積を確保しつつ効率よく配置することが可能である。更に、撮像領域における画素のゲート制御線を金属配線で形成し、かつ、撮像領域の金属配線を単一の配線層のみで形成することが可能である。これにより、光電変換装置の読み出し速度を妨げることなく、光の入射面から画素までの距離を短縮することができ、光に対する光電変換素子の感度を向上させることが可能となる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１，２，３画素、５読み出し回路領域、１０不純物拡散領域、１１，２１，３１光電変換素子、１２，２２，３２ゲート電極、１３，２３，３３ゲート制御線、８０増幅トランジスタ、８３リセットトランジスタ、１０８，１０９，１１０カラーフィルタ

Claims

複数の画素が配された画素アレイ領域と前記画素アレイ領域外に配された読み出し回路領域とを有する撮像領域と、
周辺回路を有する周辺回路領域とを有し、
前記複数の画素の各々は、
光電変換により電荷を生成する光電変換素子と、
不純物拡散領域と、
前記光電変換素子の電荷を前記不純物拡散領域へ転送するゲート電極と、
前記ゲート電極に電気的に接続され、第１の方向に延在し、第１の配線層に配された複数のゲート制御線とを有し、
前記第１の方向に沿って配された複数の第１の画素には、第１のゲート制御線が接続され、
前記第１の方向に沿って配された複数の第２の画素には、第２のゲート制御線が接続され、
前記第１の方向とは異なる第２の方向に沿って、前記第１の画素、前記第２の画素、前記読み出し回路領域、前記周辺回路領域が、この順で配され、
前記読み出し回路領域には、
前記不純物拡散領域の電圧変化に基づく信号を増幅する増幅部と、
前記不純物拡散領域にリセット電圧を供給するリセット部と、が配され、
前記増幅部のソースと前記周辺回路とを電気的に接続し、前記第２の方向に延在した金属配線が第２の配線層に配され、
前記第１の配線層と前記第２の配線層とが、同一の高さの配線層であることを特徴とする光電変換装置。
前記複数の画素の前記不純物拡散領域は、半導体基板に形成された活性化領域で相互に接続されていることを特徴とする請求項１記載の光電変換装置。
前記複数の画素の前記不純物拡散領域は、ポリシリコン配線により相互に接続されていることを特徴とする請求項１記載の光電変換装置。
前記不純物拡散領域及び前記ポリシリコン配線は、シェアードコンタクトにより電気的に接続されていることを特徴とする請求項３記載の光電変換装置。
撮像領域は、前記複数の画素及び前記読み出し回路領域を有し、
前記撮像領域の金属配線層は、前記ゲート制御線の金属配線を含む一層のみであることを特徴とする請求項１〜４のいずれか１項に記載の光電変換装置。
前記複数の画素は、前記第２の方向に対して４個配され、
２個ずつの前記画素の前記不純物拡散領域は相互に接続されていることを特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。
前記光電変換装置は、前記周辺回路領域と、前記周辺回路に配される複数の金属配線層とをさらに有し、
前記撮像領域と前記周辺回路領域は半導体基板に形成され、
前記複数の金属配線層のうちの前記半導体基板に最近接する金属配線層と、前記画素アレイ領域に配される金属配線層の高さが同一であることを特徴とする請求項１〜６のいずれか１項に記載の光電変換装置。