JP2020005001A - 固体撮像素子および撮像装置 - Google Patents
固体撮像素子および撮像装置 Download PDFInfo
- Publication number
- JP2020005001A JP2020005001A JP2019181107A JP2019181107A JP2020005001A JP 2020005001 A JP2020005001 A JP 2020005001A JP 2019181107 A JP2019181107 A JP 2019181107A JP 2019181107 A JP2019181107 A JP 2019181107A JP 2020005001 A JP2020005001 A JP 2020005001A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- photoelectric conversion
- pixel
- electrodes
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
1.第1の実施の形態(画素より広いピッチで貫通電極を配置した例)
2.第2の実施の形態(浮遊拡散層を配置した角の対角周辺に貫通電極を配置した例)
3.第3の実施の形態(埋め込みゲートを設け、画素より広いピッチで貫通電極を配置した例)
4.第4の実施の形態(イオン注入プラグを設け、画素より広いピッチで貫通電極を配置した例)
5.第5の実施の形態(絶縁部で列を分離し、画素より広いピッチで貫通電極を配置した例)
6.第6の実施の形態(絶縁部で画素を分離し、画素より広いピッチで貫通電極を配置した例)
[固体撮像素子の構成例]
図1は、第1の実施の形態における固体撮像素子100の一構成例を示すブロック図である。この固体撮像素子100は、画像を撮像するものであり、垂直走査回路110、画素アレイ部120、CDS(Correlated Double Sampling)部130および水平走査回路140を備える。また、この固体撮像素子100は、カメラや、撮像機能を持つ携帯電話装置などの各種の電子装置に設けられる。
図2は、第1の実施の形態における画素アレイ部120の上面図の一例である。この上面図は、画素アレイ部120におけるシリコン層の両面のうち光が照射される方の面を上面として示す。
図4は、第1の実施の形態におけるX1およびX2を結ぶ線分に沿った画素201の断面図の一例である。同図に例示するように、画素201は、マイクロレンズ211、カラーフィルタ212、パッシベーション層213、上部電極214、光電変換膜215および下部電極216を備える。また、画素201は、シリコン層220、配線層230、貫通電極240、増幅トランジスタ281および転送トランジスタ282を備える。シリコン層220には、絶縁部241と、フォトダイオード250と、270とが設けられる。配線層230には、複数の配線231が設けられる。
上述の第1の実施の形態では、垂直走査回路110が順に選択する行方向(X軸方向)において、電極ピッチを画素ピッチよりも広くしていたが、行方向に垂直な列方向(Y軸方向)において、電極ピッチを画素ピッチより広くしてもよい。この第1の実施の形態の変形例の固体撮像素子100は、Y軸方向において、画素ピッチより広い電極ピッチで貫通電極240を配置した点において第1の実施の形態と異なる。
上述の第1の実施の形態では、Y軸方向において画素ピッチより狭い電極ピッチで貫通電極240を配置していたために、Y軸方向において、貫通電極240の間にトランジスタ等を配置することが困難になるおそれがある。このため、Y軸方向においても電極ピッチを広くすることが望ましい。この第2の実施の形態の固体撮像素子100は、X軸方向に加えてY軸方向においても電極ピッチを広くした点において第1の実施の形態と異なる。
上述の第1の実施の形態では、転送トランジスタ282の直上にフォトダイオード250を形成していた。しかし、この構成では、フォトダイオード250の下方のスペースが小さくなり、転送トランジスタ282以外の素子を配置することができなくなる。この第3の実施の形態の固体撮像素子100は、フォトダイオード250の下方のスペースを大きくした点において第1の実施の形態と異なる。
上述の第1の実施の形態では、転送トランジスタ282の直上にフォトダイオード250を形成していた。しかし、この構成では、フォトダイオード250の下方のスペースが小さくなり、転送トランジスタ282以外の素子を配置することができなくなる。この第4の実施の形態の固体撮像素子100は、フォトダイオード250の下方のスペースを大きくした点において第1の実施の形態と異なる。また、第4の実施の形態の画素アレイ部120の上面図のレイアウトは、図7に例示した第2の実施の形態と同様であるものとする。
上述の第1の実施の形態では絶縁部241を貫通電極240の周囲にのみ形成していたが、この構成では、画素201を微細化するほど絶縁部241の領域が狭くなり、製造が困難となるおそれがある。この第5の実施の形態の固体撮像素子100は、絶縁部241の形成を容易にした点において第1の実施の形態と異なる。
上述の第1の実施の形態では絶縁部241を貫通電極240の周囲にのみ形成していたが、この構成では、画素201を微細化するほど絶縁部241の領域が狭くなり、製造が困難となるおそれがある。この第6の実施の形態の固体撮像素子100は、絶縁部241の形成を容易にした点において第1の実施の形態と異なる。
(1)二次元格子状に配列された複数の画素のそれぞれにおいて所定波長の光を光電変換して前記所定波長と異なる波長の光を透過する光電変換膜と、
前記複数の画素のそれぞれにおいて前記光電変換膜を透過した光を光電変換する光電変換部と、
前記複数の画素のうち隣接する所定数の画素からなる画素ブロックにおいて前記所定数の画素のそれぞれの前記光電変換部により光電変換された電荷を蓄積する電荷蓄積部と、
前記画素ブロックにおいて前記所定数の画素の画素ピッチより広い間隔で配置された複数の貫通電極と、
前記複数の貫通電極を介して前記光電変換膜に接続された配線層と
を具備する固体撮像素子。
(2)所定の走査方向に沿って配列された前記画素からなる複数のラインを順に選択する走査回路をさらに具備する
前記(1)記載の固体撮像素子。
(3)前記複数の貫通電極は、前記所定の走査方向において前記画素ピッチより広い間隔で配置される
前記(2)記載の固体撮像素子。
(4)前記複数の貫通電極は、前記所定の走査方向に垂直な方向において前記画素ピッチより広い間隔で配置される
前記(2)記載の固体撮像素子。
(5)前記電荷蓄積部は前記複数の画素のそれぞれの対角の一方に配置され、
前記複数の貫通電極は前記対角の他方の周囲に設けられる
前記(1)記載の固体撮像素子。
(6)前記光電変換部から前記電荷蓄積部に前記電荷を転送する転送トランジスタをさらに具備し、
前記光電変換部は、シリコン層に設けられ、
前記転送トランジスタは、前記シリコン層内部に埋め込まれた埋め込みゲート領域を有する前記(1)から(5)のいずれかに記載の固体撮像素子。
(7)前記光電変換部の前記配線層側に形成されたイオン注入プラグをさらに具備する
前記(1)から(6)のいずれかに記載の固体撮像素子。
(8)所定の方向に沿って配列された前記画素からなる複数のラインを互いに絶縁するライン間絶縁部をさらに具備し、
前記複数の貫通電極は、前記光電変換膜から前記ライン間絶縁部を貫通して前記配線層に接続される
前記(1)から(7)のいずれかに記載の固体撮像素子。
(9)前記複数の画素を互いに絶縁する画素間絶縁部をさらに具備し、
前記複数の貫通電極は、前記画素間絶縁部を貫通して前記光電変換膜および前記配線層に接続される
前記(1)から(8)のいずれかに記載の固体撮像素子。
(10)二次元格子状に配列された複数の画素のそれぞれにおいて所定波長の光を光電変換して前記所定波長と異なる波長の光を透過する光電変換膜と、
前記複数の画素のそれぞれにおいて前記光電変換膜を透過した光を光電変換する光電変換部と、
前記複数の画素のうち隣接する所定数の画素からなる画素ブロックにおいて前記所定数の画素のそれぞれの前記光電変換部により光電変換された電荷を蓄積する電荷蓄積部と、
前記画素ブロックにおいて前記所定数の画素の画素ピッチより広い間隔で配置された複数の貫通電極と、
前記複数の貫通電極を介して前記光電変換膜に接続された配線層と、
前記蓄積された電荷の量に応じた電圧の画素信号を処理する処理部と
を具備する撮像装置。
110 垂直走査回路
120 画素アレイ部
130 CDS部
140 水平走査回路
201 画素
205 画素ブロック
211 マイクロレンズ
212 カラーフィルタ
213 パッシべーション層
214 上部電極
215 光電変換膜
216 下部電極
220 シリコン層
230 配線層
231 配線
240 貫通電極
241、242、243 絶縁部
250 フォトダイオード
251 イオン注入プラグ
270 浮遊拡散層
281 増幅トランジスタ
282、284 転送トランジスタ
283 選択トランジスタ
Claims (10)
- 二次元格子状に配列された複数の画素のそれぞれにおいて所定波長の光を光電変換して前記所定波長と異なる波長の光を透過する光電変換膜と、
前記複数の画素のそれぞれにおいて前記光電変換膜を透過した光を光電変換する光電変換部と前記複数の画素のうち隣接する所定数の画素からなる画素ブロックにおいて前記所定数の画素のそれぞれの前記光電変換部により光電変換された電荷を蓄積する電荷蓄積部と前記画素ブロックにおいて前記所定数の画素の画素ピッチより広い間隔で配置された複数の貫通電極とが形成されたシリコン層と、
前記複数の貫通電極を介して前記光電変換膜に接続された配線層と
を具備し、
前記複数の貫通電極は、前記シリコン層を貫通する
固体撮像素子。 - 複数のラインを順に選択する走査回路をさらに具備し、
前記複数のラインのそれぞれは、所定の走査方向に沿って配列された前記画素の集合である
請求項1記載の固体撮像素子。 - 前記複数の貫通電極は、前記所定の走査方向において前記画素ピッチより広い間隔で配置される
請求項2記載の固体撮像素子。 - 前記複数の貫通電極は、前記所定の走査方向に垂直な方向において前記画素ピッチより広い間隔で配置される
請求項2記載の固体撮像素子。 - 前記電荷蓄積部は前記複数の画素のそれぞれの対角の一方に配置され、
前記複数の貫通電極は前記対角の他方の周囲に設けられる
請求項1記載の固体撮像素子。 - 前記光電変換部から前記電荷蓄積部に前記電荷を転送する転送トランジスタをさらに具備し、
前記転送トランジスタは、前記シリコン層内部に埋め込まれた埋め込みゲート領域を有する
請求項1記載の固体撮像素子。 - 前記光電変換部の前記配線層側に形成されたイオン注入プラグをさらに具備する
請求項1記載の固体撮像素子。 - 複数のラインを互いに絶縁するライン間絶縁部をさらに具備し、
前記複数のラインのそれぞれは、所定の走査方向に沿って配列された前記画素の集合であり、
前記複数の貫通電極は、前記光電変換膜から前記ライン間絶縁部を貫通して前記配線層に接続される
請求項1記載の固体撮像素子。 - 前記複数の画素を互いに絶縁する画素間絶縁部をさらに具備し、
前記複数の貫通電極は、前記画素間絶縁部を貫通して前記光電変換膜および前記配線層に接続される
請求項1記載の固体撮像素子。 - 二次元格子状に配列された複数の画素のそれぞれにおいて所定波長の光を光電変換して前記所定波長と異なる波長の光を透過する光電変換膜と、
前記複数の画素のそれぞれにおいて前記光電変換膜を透過した光を光電変換する光電変換部と前記複数の画素のうち隣接する所定数の画素からなる画素ブロックにおいて前記所定数の画素のそれぞれの前記光電変換部により光電変換された電荷を蓄積する電荷蓄積部と前記画素ブロックにおいて前記所定数の画素の画素ピッチより広い間隔で配置された複数の貫通電極とが形成されたシリコン層と、
前記複数の貫通電極を介して前記光電変換膜に接続された配線層と、
前記蓄積された電荷の量に応じた電圧の画素信号を処理する処理部と
を具備し、
前記複数の貫通電極は、前記シリコン層を貫通する
撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019181107A JP6876109B2 (ja) | 2019-10-01 | 2019-10-01 | 固体撮像素子および撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019181107A JP6876109B2 (ja) | 2019-10-01 | 2019-10-01 | 固体撮像素子および撮像装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015106941A Division JP6595804B2 (ja) | 2015-05-27 | 2015-05-27 | 固体撮像素子および撮像装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020005001A true JP2020005001A (ja) | 2020-01-09 |
JP2020005001A5 JP2020005001A5 (ja) | 2020-03-05 |
JP6876109B2 JP6876109B2 (ja) | 2021-05-26 |
Family
ID=69100828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019181107A Active JP6876109B2 (ja) | 2019-10-01 | 2019-10-01 | 固体撮像素子および撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6876109B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008258474A (ja) * | 2007-04-06 | 2008-10-23 | Sony Corp | 固体撮像装置および撮像装置 |
JP2011029337A (ja) * | 2009-07-23 | 2011-02-10 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
JP2011049240A (ja) * | 2009-08-25 | 2011-03-10 | Toshiba Corp | 固体撮像装置及びその製造方法 |
JP2011238658A (ja) * | 2010-05-06 | 2011-11-24 | Toshiba Corp | 固体撮像装置 |
JP2015050331A (ja) * | 2013-09-02 | 2015-03-16 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
-
2019
- 2019-10-01 JP JP2019181107A patent/JP6876109B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008258474A (ja) * | 2007-04-06 | 2008-10-23 | Sony Corp | 固体撮像装置および撮像装置 |
JP2011029337A (ja) * | 2009-07-23 | 2011-02-10 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
JP2011049240A (ja) * | 2009-08-25 | 2011-03-10 | Toshiba Corp | 固体撮像装置及びその製造方法 |
JP2011238658A (ja) * | 2010-05-06 | 2011-11-24 | Toshiba Corp | 固体撮像装置 |
JP2015050331A (ja) * | 2013-09-02 | 2015-03-16 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP6876109B2 (ja) | 2021-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6595804B2 (ja) | 固体撮像素子および撮像装置 | |
KR101068698B1 (ko) | 고체 촬상 장치 | |
TWI497702B (zh) | Solid state camera device | |
JP4946147B2 (ja) | 固体撮像装置 | |
JP6188281B2 (ja) | 光電変換装置 | |
US20090021629A1 (en) | Solid state imaging device | |
US7932943B2 (en) | Solid state imaging device | |
US20060119715A1 (en) | CMOS image sensor sharing readout circuits between adjacent pixels | |
US20160205359A1 (en) | Solid state imaging device, imaging device, and electronic device | |
KR20100130148A (ko) | 고체 촬상 장치, 그 제조 방법, 및 전자기기 | |
KR100837454B1 (ko) | 고체 촬상 장치 | |
JP2004273951A (ja) | Ccd型カラー固体撮像装置 | |
JP2008072098A (ja) | 半導体イメージセンサ | |
US10529763B2 (en) | Imaging pixels with microlenses | |
JP2013038312A (ja) | Mos型固体撮像素子及び撮像装置 | |
JP2007294552A (ja) | 固体撮像装置 | |
JP6876109B2 (ja) | 固体撮像素子および撮像装置 | |
JP2015005699A (ja) | 撮像装置、および、撮像システム | |
WO2018207345A1 (ja) | 固体撮像装置 | |
JP5094182B2 (ja) | 固体撮像素子 | |
JP4444990B2 (ja) | 固体撮像装置 | |
JP2014239183A (ja) | 光電変換装置 | |
JP2007208139A (ja) | 固体撮像素子の製造方法、固体撮像素子 | |
JP2006323018A (ja) | 光学モジュール | |
JP2011254090A (ja) | 半導体イメージセンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200923 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210423 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6876109 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |