JP6174902B2

JP6174902B2 - 固体撮像装置及びカメラ

Info

Publication number: JP6174902B2
Application number: JP2013101712A
Authority: JP
Inventors: 豊口　銀二郎; 銀二郎豊口; 伸菊池
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-09-14
Filing date: 2013-05-13
Publication date: 2017-08-02
Anticipated expiration: 2033-05-13
Also published as: US20140078354A1; JP2014075776A; US9124833B2

Description

本発明は固体撮像装置及びカメラに関する。

画素がアレイ状に配置された画素アレイを有し、画素アレイの各画素で得られた画素信号を列ごとに読み出し、各列の信号をＣＤＳ回路などで処理して画像信号に変換する固体撮像装置が提案されている。この固体撮像装置では出力信号が列ごと、又は出力信号経路ごとにばらつくことにより、縦筋状の固定パターンノイズが発生する場合がある。特許文献１は、有効画素と同等の特性を有するダミー画素の出力信号を縦筋ノイズ補正用データとして使用することで、縦筋ノイズを補正する構成を提案する。この構成では、有効画素とダミー画素とから同時に出力される信号の差分をとることによって、縦筋ノイズを効果的に補正できる。

また、近年の固体撮像装置において、多画素化及び多線読み出しによるレイアウトの縮小化が進展している。そのため、列ごとに配置される読み出し回路は、寸法の縮小に伴い、列ごとの回路内および隣接する読み出し回路間の距離が短くなる傾向にある。その結果、読み出し回路において信号の干渉が起きやすくなり、この干渉はノイズの原因となる。特にダミー画素を参照データとして使用する構成では、有効画素とダミー画素との距離の縮小が顕著となるため、有効画素とダミー画素との間でクロストークが起こり、参照データとしての特性に影響を及ぼしている。

特開２００８−２７１２８０号公報

上述のように、特許文献１は有効画素からの信号とダミー画素からの信号との差分をとり、画素信号を出力する固体撮像装置を提案する。しかし、有効画素とダミー画素との間のクロストーク等の干渉を軽減する具体的なレイアウトに関して何ら提案していない。そこで、本発明は有効画素及びダミー画素を有する固体撮像装置において、有効画素とダミー画素との間の干渉を低減するレイアウトを提供することを目的とする。

本発明の一様態は、複数の有効画素がアレイ状に配置された画素アレイと、第１方向に並んだ複数の前記有効画素の信号が出力される有効信号線と、ダミー画素と、前記ダミー画素の信号が出力されるダミー信号線と、前記有効信号線及び前記ダミー信号線が接続され、前記有効信号線からの信号を前記ダミー信号線からの信号に基づいて補正する処理部とを備え、前記有効画素は、光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電圧に応じた信号を前記有効信号線に出力する出力部とを含み、前記ダミー画素は、電荷電圧変換部と、前記ダミー画素の前記電荷電圧変換部の電圧に応じた信号を前記ダミー信号線に出力する出力部とを含み、前記ダミー画素の前記電荷電圧変換部は、フローティングディフュージョンと、前記フローティングディフュージョンに電気的に接続された導電体とを含み、前記ダミー画素の前記電荷電圧変換部と前記有効信号線との間の最短距離は、前記ダミー画素の前記電荷電圧変換部と前記ダミー信号線との間の最短距離よりも長く、前記ダミー画素の前記出力部は、前記フローティングディフュージョンに電気的に接続されたゲート電極を有する増幅トランジスタを含み、前記ダミー画素は、前記フローティングディフュージョンをリセットするリセットトランジスタをさらに含み、前記フローティングディフュージョンと、前記増幅トランジスタのゲート電極と前記リセットトランジスタの電極とは、導電パターン及びプラグによって接続され、前記フローティングディフュージョンに電気的に接続された前記導電体は、前記導電パターン及び前記プラグを含むことを特徴とする固体撮像装置に関する。
また、本発明の別の一様態は、複数の有効画素がアレイ状に配置された画素アレイと、第１方向に並んだ複数の前記有効画素の信号が出力される有効信号線と、ダミー画素と、前記ダミー画素の信号が出力されるダミー信号線と、前記有効信号線が一方の端子に、前記ダミー信号線がもう一方の端子に接続されている作動増幅回路とを備え、前記有効画素は、光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電圧に応じた信号を前記有効信号線に出力する出力部とを含み、前記ダミー画素は、電荷電圧変換部と、前記ダミー画素の前記電荷電圧変換部の電圧に応じた信号を前記ダミー信号線に出力する出力部とを含み、前記ダミー画素の前記電荷電圧変換部は、フローティングディフュージョンと、前記フローティングディフュージョンに電気的に接続された導電体とを含み、前記ダミー画素の前記電荷電圧変換部と前記有効信号線との間の最短距離は、前記ダミー画素の前記電荷電圧変換部と前記ダミー信号線との間の最短距離よりも長く、前記ダミー画素の前記出力部は、前記フローティングディフュージョンに電気的に接続されたゲート電極を有する増幅トランジスタを含み、前記ダミー画素は、前記フローティングディフュージョンをリセットするリセットトランジスタをさらに含み、前記フローティングディフュージョンと、前記増幅トランジスタのゲート電極と前記リセットトランジスタの電極とは、導電パターン及びプラグによって接続され、前記フローティングディフュージョンに電気的に接続された前記導電体は、前記導電パターン及び前記プラグを含むことを特徴とする固体撮像装置に関する。
更に、本発明の一様態は、複数の有効画素がアレイ状に配置された画素アレイと、第１方向に並んだ複数の前記有効画素の信号が出力される有効信号線と、ダミー画素と、前記ダミー画素の信号が出力されるダミー信号線と、前記有効信号線及び前記ダミー信号線が接続され、前記有効信号線からの信号を前記ダミー信号線からの信号に基づいて補正する処理部とを備え、前記有効画素は、光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電圧に応じた信号を前記有効信号線に出力する出力部とを含み、前記ダミー画素は、電荷電圧変換部と、前記ダミー画素の前記電荷電圧変換部の電圧に応じた信号を前記ダミー信号線に出力する出力部とを含み、前記ダミー画素の前記電荷電圧変換部は、フローティングディフュージョンと、前記フローティングディフュージョンに電気的に接続された導電体とを含み、前記ダミー画素の前記電荷電圧変換部と前記有効信号線との間の最短距離は、前記ダミー画素の前記電荷電圧変換部と前記ダミー信号線との間の最短距離よりも長く、前記ダミー画素は、前記第１方向に並んだ複数の有効画素から前記第１方向とは異なる第２方向にずれて配置されることを特徴とする固体撮像装置に関する。
また、本発明の別の一様態は、複数の有効画素がアレイ状に配置された画素アレイと、第１方向に並んだ複数の前記有効画素の信号が出力される有効信号線と、
ダミー画素と、前記ダミー画素の信号が出力されるダミー信号線と、前記有効信号線が一方の端子に、前記ダミー信号線がもう一方の端子に接続されている作動増幅回路とを備え、前記有効画素は、光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電圧に応じた信号を前記有効信号線に出力する出力部とを含み、前記ダミー画素は、電荷電圧変換部と、前記ダミー画素の前記電荷電圧変換部の電圧に応じた信号を前記ダミー信号線に出力する出力部とを含み、前記ダミー画素の前記電荷電圧変換部は、フローティングディフュージョンと、前記フローティングディフュージョンに電気的に接続された導電体とを含み、前記ダミー画素の前記電荷電圧変換部と前記有効信号線との間の最短距離は、前記ダミー画素の前記電荷電圧変換部と前記ダミー信号線との間の最短距離よりも長く、前記ダミー画素は、前記第１方向に並んだ複数の有効画素から前記第１方向とは異なる第２方向にずれて配置されることを特徴とする固体撮像装置に関する。

上記手段により、有効画素及びダミー画素を有する固体撮像装置において、有効画素とダミー画素との間の干渉を低減するレイアウトが提供される。

本発明の実施形態の固体撮像装置１００のブロック図。本発明の固体撮像装置１００の一部の具体的な回路構成図。本発明の有効画素１１の具体的なレイアウト図。図３のＡ−Ａ´線断面図。本発明のダミー画素１２の具体的なレイアウト図。図５のＢ−Ｂ´線断面図。本発明の第１実施例に係る固体撮像装置１００の平面レイアウト図。本発明の第２実施例に係る固体撮像装置１００の平面レイアウト図。本発明の第３実施例に係る固体撮像装置１００の平面レイアウト図。本発明の第４実施例に係る固体撮像装置１００の平面レイアウト図。

添付の図面を参照しつつ本発明の実施形態について以下に説明する。様々な実施形態を通じて同様の要素には同一の参照符号を付して重複する説明を省略する。また、各実施形態は適宜変更、組み合わせが可能である。

図１は、本発明の一部の実施形態に係る固体撮像装置１００のブロック図の一例である。固体撮像装置１００は例えばＣＭＯＳイメージセンサでありうる。固体撮像装置１００は、画素部１、画素信号処理部４、水平走査回路５、垂直走査回路６、タイミング制御回路７及び出力回路８を備えうる。画素部１は、複数の有効画素がアレイ状に配置された画素アレイ２と、複数のダミー画素が１行に配置されたダミー画素部３とを備えうる。ダミー画素部３は画素アレイ２の外側に配置され、図１の例では画素アレイ２の１辺に沿って配置される。

画素アレイ２に含まれる有効画素は、当該有効画素における画素値を決定するための信号を画素信号処理部４へ出力する。以下、有効画素から出力される信号を有効信号と呼ぶ。ダミー画素部３に含まれるダミー画素は、有効画素で得られた信号におけるノイズを補正するための信号を画素信号処理部４へ出力する。以下、ダミー画素から出力される信号をノイズ信号と呼ぶ。画素信号処理部４は有効信号とノイズ信号との差分をとって出力する。以下、画素信号処理部４から出力される信号を画素信号と呼ぶ。

垂直走査回路６は例えばシフトレジスタやアドレスデコーダ等により構成され、画素アレイ２内の各有効画素を行単位で垂直方向(図１では上下方向)に走査することで、各行の画素の有効信号の読み出しを行う。水平走査回路５は例えばシフトレジスタやアドレスデコーダ等により構成され、画素信号処理部４から出力されている画素信号を水平方向（図１では左右方向）に順次走査する。

出力回路８は水平走査回路５からの画素信号を外部に出力する。出力回路８は画素信号処理部４から出力された画素信号をアナログ信号として出力してもよい。または、固体撮像装置１００がＡＤ（アナログ‐デジタル）変換機能を有するカラム回路を備える場合に、画素信号処理部４から出力された画素信号をデジタル信号として出力してもよい。タイミング制御回路７は垂直走査回路６及び水平走査回路５に対して、動作基準となるタイミング信号や制御信号を供給して、固体撮像装置１００の動作を制御する。

図２は、固体撮像装置１００の画素アレイ２、ダミー画素部３、画素信号処理部４及び出力回路８の具体的な回路構成例を説明する図である。画素アレイ２には有効画素１１がアレイ状に配置されている。それぞれの画素列（第１方向、すなわち図２では上下方向に並んだ有効画素１１の集合）に対して、画素列内の各画素が共通に接続される有効信号線３１が設けられている。有効画素１１からの有効信号は有効信号線３１に出力され画素信号処理部４へ供給される。また、それぞれの画素行（第２方向、すなわち図２では左右方向に並んだ有効画素１１の集合）に対して電源線２９及び駆動制御線が設けられている。以下では便宜的に第１方向を列方向、第２方向を行方向と呼ぶ。第１方向と第２方向とは異なる方向であればよく、互いに直交する方向でありうる。図２の例において、駆動制御線は転送制御線２７、リセット制御線２８及び選択制御線３０を含む。

ダミー画素部３にはダミー画素１２が行方向に配置され、有効画素１１の各列に対して１つのダミー画素１２が配置される。ダミー画素１２は有効画素１１と同じ特性を有しうる。それぞれのダミー画素１２に対してダミー信号線３２が設けられている。ダミー画素１２からのノイズ信号はダミー信号線３２に出力され画素信号処理部４へ供給される。また、ダミー画素１２の行に対して電源線２９及び駆動制御線が設けられている。有効画素１１への駆動制御線と同様に、ダミー画素１２への駆動制御線も転送制御線２７、リセット制御線２８及び選択制御線３０を含む。

画素信号処理部４は、画素列ごと、すなわち有効信号線３１ごとに差動増幅回路１４を備える。差動増幅回路１４の反転入力端子には有効信号線３１が接続され、有効信号が供給される。差動増幅回路１４の非反転入力端子には当該画素列に対応するダミー画素１２に接続されたダミー信号線３２が接続され、ノイズ信号が供給される。有効信号線３１、ダミー信号線３２はそれぞれ、電流源トランジスタ１３を介して接地に接続される。差動増幅回路１４は有効信号とノイズ信号との差分を増幅して画素信号として出力する。画素信号は図２のように２つの出力端子から出力されてもよいし、１つの出力端子から出力されてもよい。

画素信号処理部４は、有効信号とノイズ信号との差分処理を行う相関二重サンプリング回路（ＣＤＳ回路）を有してもよい。一般に、画素信号処理部４は有効信号とノイズ信号との差分に基づいて画素信号を出力できればどのような構成であってもよい。

図３は、図２に示す固体撮像装置１００の有効画素１１の具体的なレイアウト例を説明する図であり、図４は図３におけるＡ−Ａ線の断面図である。有効画素１１は、光電変換素子２０、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、選択トランジスタ２５及びフローティングディフュージョン３３を有しうる。光電変換素子２０及びフローティングディフュージョン３３は活性領域２１に形成されうる。これらの回路素子は活性領域２１に形成され、活性領域２１の周囲には素子分離領域３４が形成される。以下の例ではこれらのトランジスタとして例えばＮチャンネルのＭＯＳトランジスタを用いるが、ＰチャンネルのＭＯＳトランジスタを用いてもよいし、他のトランジスタを用いてもよい。

光電変換素子２０は入射光に応じた電荷を発生する光電変換部であり、例えばフォトダイオードで構成される。光電変換素子２０の一端は接地に接続され、他端は転送トランジスタ２２を介してフローティングディフュージョン３３に接続される。フローティングディフュージョン３３は電荷を蓄積可能な半導体領域であり、その電位はフローティング状態になりうる。転送トランジスタ２２は転送制御線２７を通じてゲート電極に転送信号が供給されると導通状態になる。

リセットトランジスタ２３は、電源線２９に接続されたドレイン電極と、フローティングディフュージョン３３に接続されたソース電極と、リセット制御線２８に接続されたゲート電極とを有する。具体的には、リセットトランジスタ２３のドレイン電極がコンタクトプラグやビアプラグ等のプラグ３５ａによって導電パターン２６に接続されるとともに、フローティングディフュージョン３３がプラグ３５ｂによって導電パターン２６に接続される。これにより、プラグ３５ａ、導電パターン２６及びプラグ３５ｂを通じてフローティングディフュージョン３３とリセットトランジスタ２３のソース電極とが電気的に接続される。リセットトランジスタ２３はリセット制御線２８を通じてゲート電極にリセット信号が供給されると導通状態になる。

増幅トランジスタ２４は、フローティングディフュージョン３３に電気的に接続されたゲート電極と、電源線２９に接続されたドレイン電極と、選択トランジスタ２５に接続されたソース電極とを有する。具体的には、増幅トランジスタ２４のゲート電極がプラグ３５ｃによって導電パターン２６に接続される。これにより、プラグ３５ｃ、導電パターン２６及びプラグ３５ｂを通じてフローティングディフュージョン３３と増幅トランジスタ２４のゲート電極とが電気的に接続される。増幅トランジスタ２４はソースフォロワとして機能する。

選択トランジスタ２５は、選択制御線３０に接続されたゲート電極と、有効信号線３１に接続されたソース電極と、増幅トランジスタ２４に接続されたドレイン電極とを有する。図３の例において、選択トランジスタ２５は増幅トランジスタ２４のソース電極と有効信号線３１との間に接続されるが、増幅トランジスタ２４のドレイン電極と電源線２９との間に接続されてもよい。選択トランジスタ２５は選択制御線３０を通じてゲート電極に転送信号が供給されると導通状態になる。増幅トランジスタ２４と選択トランジスタ２５とによって、フローティングディフュージョン３３の電位に応じた信号を有効信号線３１に出力する出力部が構成される。

図５は、図２に示す固体撮像装置１００のダミー画素１２の具体的なレイアウト例を説明する図であり、図６は図５におけるＢ−Ｂ´線の断面図である。有効画素１１とダミー画素１２とは、ダミー画素１２が活性領域２１に光電変換素子２０を有しておらず、ダミー画素１２の選択トランジスタ２５のソース電極は有効信号線３１ではなくダミー信号線３２に接続される点で相違する。ダミー画素１２は、それ以外の点では有効画素１１と同様の構成を有しうる。ダミー画素１２が光電変換素子２０を有しないので、ダミー画素１２が入射光の影響を受けず、より最適なノイズ信号の出力が可能になる。ダミー画素１２の各回路素子の形状が有効画素１１の対応する回路素子の形状と一致するようにダミー画素１２を形成してもよい。これにより、ダミー画素１２による有効画素１１におけるノイズの再現性が向上する。また、ダミー画素１２の各回路素子と、有効画素の対応する回路素子との方向が揃うようにダミー画素１２を形成して、ノイズの再現性を向上してもよい。さらに、ダミー画素１２を有効画素１１と同じプロセスで形成することで、ダミー画素１２の特性を有効画素１１の特性と同等にすることができ、ノイズの再現性が向上する。ただし、後述するようにダミー画素と有効画素とで光電変換素子の構造を異ならせる場合には、ダミー画素の転送トランジスタ２２は実質的にソース電極に該当する領域が存在しない。この場合には転送トランジスタに類似する転送ゲートを有するといえる。

有効画素１１及びダミー画素１２において、フローティングディフュージョン３３と、フローティングディフュージョン３３に電気的に接続された導電体とで構成される部分を電荷電圧変換部と呼ぶ。電荷電圧変換部の各部分は実質的に同電位とみなしうる。増幅トランジスタ２４は電荷電圧変換部の電圧に基づく信号を増幅して画素信号又はノイズ信号として出力する。図３に示される構成では、電荷電圧変換部は、フローティングディフュージョン３３と、リセットトランジスタ２３のソース電極と、増幅トランジスタ２４のゲート電極と、導電パターン２６と、プラグ３５ａ、３５ｂ、３５ｃとで構成される。

続いて、固体撮像装置１００の動作例を簡潔に説明する。固体撮像装置１００は、有効信号線３１からの有効信号をダミー信号線３２からのノイズ信号によって画素信号処理部４が補正を行えばどのように動作してもよく、例えば既存の方法で動作してもよい。以下では、画素アレイ２の１つの画素行から信号を読み出す場合の動作を説明する。この動作がすべての画素行に対して順に行われる。垂直走査回路６は、画素アレイ２の１つの画素行に含まれる有効画素１１と、ダミー画素部３に含まれるダミー画素１２とのそれぞれにおいて、転送トランジスタ２２を非導通状態に切り替えて、電荷の蓄積を開始する。この場合に、光電変換素子２０を有していないダミー画素１２には電荷が蓄積されない。一定時間（蓄積期間）が経過した後、リセットトランジスタ２３を導通状態に切り替える。これにより、有効画素１１とダミー画素１２とのそれぞれにおいて、電荷電圧変換部の電位が電源線２９の電位にリセットされる。

その後、垂直走査回路６は、有効画素１１とダミー画素１２とのそれぞれにおいて、選択トランジスタ２５を導通状態に切り替えて、電荷電圧変換部の電位に応じてリセットレベルの信号を有効信号線３１、３２へ出力する。水平走査回路５は画素信号処理部４からの出力を順に読み出して出力回路８へ出力する。次に、有効画素１１とダミー画素１２とのそれぞれにおいて、リセットトランジスタ２３及び選択トランジスタ２５を非導通状態に切り替える。その後、垂直走査回路６は、有効画素１１及びダミー画素１２において、転送トランジスタ２２を導通状態に切り替える。その後、垂直走査回路６は、有効画素１１とダミー画素１２とのそれぞれにおいて、選択トランジスタ２５を導通状態に切り替えて、電荷電圧変換部の電位に応じた信号を有効信号線３１、３２へ出力する。水平走査回路５は画素信号処理部４からの出力を順に読み出して出力回路８へ出力する。このように、同じタイミングで出力された有効画素１１からの有効信号とダミー画素１２からのダミー信号との差分に基づいて画素信号処理部４が画素信号を出力することによって、縦筋ノイズを効果的に低減できる。

上述の動作において、ダミー画素１２から出力されるノイズ信号は、有効画素１１から出力される画素信号からノイズ成分を除去するために用いられる。そのため、ノイズ信号が入射光の影響を受けないように固体撮像装置１００を構成する。上述の例では、ダミー画素１２に光電変換素子２０を形成しないことによって、入射光の影響を抑制する。ダミー画素１２に光電変換素子２０が形成される例では、固体撮像装置１００はダミー画素部３を遮光する遮光層を有してもよい。または、ダミー画素１２の光電変換素子２０を構成する半導体領域の不純物濃度を調整して光電変換素子２０に電荷が蓄積しないようにしてもよい。

具体的に、有効画素の光電変換素子が電子を蓄積する場合に、有効画素の光電変換素子が配される活性領域に対応するダミー画素の活性領域に配されるＮ型半導体領域の面積を小さくしてもよい。または、有効画素の光電変換素子が配される活性領域に対応するダミー画素の活性領域にＮ型半導体領域を設けなくてもよい。ただし、上述のダミー画素の活性領域にもＰ型半導体領域を設けてもよい。より一般的に言えば、有効画素の光電変換素子は、信号電荷と同極性の第１半導体領域と、これと反対導電型の第２半導体領域を有する。そして、有効画素の光電変換素子が配される活性領域に対応するダミー画素の活性領域に配される、第１半導体領域と同極性の半導体領域の面積は第１半導体領域の面積よりも小さい。または、有効画素の光電変換素子が配される活性領域に対応するダミー画素の活性領域に、第１半導体領域と同極性の半導体領域を設けない。ここで、有効画素の光電変換素子が配される活性領域に対応するダミー画素の活性領域とは、有効画素をダミー画素に平行移動させた場合に、有効画素の光電変換素子が配される活性領域と重なる活性領域を言う。または、有効画素の光電変換素子が配される活性領域に対応するダミー画素の活性領域とは、ダミー画素の転送ゲートを挟んでフローティングディフュージョンとは反対側の活性領域である。

また、ダミー画素１２は光電変換素子２０、転送トランジスタ２２及びリセットトランジスタ２３を有していなくてもよい。この場合に、ダミー画素１２の電荷電圧変換部は、フローティングディフュージョン３３と、増幅トランジスタ２４のゲート電極と、導電パターン２６と、プラグ３５ｂ、３５ｃとで構成される。このようにダミー画素１２を構成した場合に、例えば有効画素の暗電流ノイズに応じたノイズ信号が出力されうる。有効画素１１の電荷電圧変換部とダミー画素１２の電荷電圧変換部とが同一の構成を有することによって、ノイズ信号を用いて有効信号を効果的に補正できる。本発明は、同一の構成を有する場合に限られず、多少異なる構成を有する場合でも補正できる。例えば、ダミー画素１２の電荷電圧変換部は、フローティングディフュージョン３３と、フローティングディフュージョン３３に電気的に接続された導電体とを含んでいればよい。

続いて、固体撮像装置１００の製造方法の一例を説明する。固体撮像装置１００は上述の構成を実現できればどのような方法で形成されてもよく、例えば既存の方法を用いてもよい。まず、半導体基板に素子分離領域３４を形成する。その後、例えばポリシリコンを用いて各トランジスタのゲート電極を形成する。そして、光電変換素子２０をイオン注入によって形成し、ゲート電極にサイドウォールを形成する。その後、各トランジスタのソース電極及びドレイン電極やフローティングディフュージョン３３をイオン注入によって形成する。その後、この半導体基板の上にシリコン酸化膜からなる絶縁膜やアルミニウムなどの配線材料からなる導電パターン等を形成し、層内レンズ、カラーフィルタ、マイクロレンズなどを形成することで固体撮像装置１００が製造される。

上述のダミー画素部３は、複数のダミー画素１２が増幅トランジスタ２４を共有する構成であってもよい。この場合に、電荷電圧変換部は、あるダミー画素１２のフローティングディフュージョン３３と、別のダミー画素１２に配置された増幅トランジスタ２４とを電気的に接続する導電体（例えば、導電パターンとそれに接続されたプラグ）を含む。また、増幅トランジスタ２４を共有するダミー画素１２のフローティングディフュージョン同士の間にスイッチを設けて、フローティングディフュージョンで加算を行なう構成にしてもよい。

以下、有効画素１１及びダミー画素１２に注目して、上述の固体撮像装置１００の平面レイアウトの複数の実施例を説明する。これらの実施例では、ダミー画素１２は光電変換素子２０を有しないので、ダミー画素１２が入射光により受ける外乱を軽減でき、ダミー画素１２は、より優れた差動回路の参照電位を提供する。また、これら実施例では、例えば０．４５μｍの配線ルールを用い、有効画素１１とダミー画素１２とのサイズをそれぞれ１９μｍとする。これらの実施例は、ダミー画素１２の電荷電圧変換部と有効信号線３１との間の最短距離Ｌ２が、この電荷電圧変換部とダミー信号線３２との間の最短距離Ｌ１よりも長いという特徴を有する。この特徴を有することで、有効信号線３１とダミー画素１２の電荷電圧変換部との容量結合による寄生容量値を低減でき、有効信号線３１がダミー画素１２の電荷電圧変換部に与える影響を低減できる。その結果、ダミー画素１２からのノイズ信号は差動回路の参照電位として、より理想的な出力を与えることが可能になる。

図７は第１実施例に係る固体撮像装置１００の平面レイアウトを説明する図である。有効画素１１とダミー画素１２とは同等の構成を有する。例えば、有効画素１１において選択トランジスタ２５の右側に有効信号線３１が配置されており、ダミー画素１２において、同様に選択トランジスタ２５の右側にダミー信号線３２が配置されている。有効信号線３１及びダミー信号線３２はそれぞれ、画素信号処理部４へ向けて列方向に一直線に延びている。

ダミー画素１２は、対応する画素列から右方向に例えば半ピッチの９．５μｍだけずれて配置されており、有効信号線３１とダミー信号線３２とが交互に配置される。このようにずらすことによって、ダミー画素１２の電荷電圧変換部とダミー信号線３２との間の最短距離Ｌ１が、この電荷電圧変換部と有効信号線３１との間の最短距離Ｌ２よりも短くなる。図７の例では、ダミー画素１２の電荷電圧変換部とダミー信号線３２との間の最短距離Ｌ１は、ダミー画素１２の増幅トランジスタ２４のゲート電極とダミー信号線３２との間の最短距離に等しく、０．３μｍである。一方、ダミー画素１２の電荷電圧変換部と有効信号線３１との間の最短距離Ｌ２は、ダミー画素１２の増幅トランジスタ２４のゲート電極と有効信号線３１との間の最短距離に等しく、４．０μｍである。すなわち、最短距離Ｌ２は最短距離Ｌ１の約１３倍となる。

図８は第２実施例に係る固体撮像装置１００の平面レイアウトを説明する図である。有効画素１１とダミー画素１２とは同等の構成を有する。例えば、有効画素１１において選択トランジスタ２５の右側に有効信号線３１が配置されており、ダミー画素１２において、同様に選択トランジスタ２５の右側にダミー信号線３２が配置されている。ダミー信号線３２は画素信号処理部４へ向けて列方向に一直線に延びている。

有効信号線３１は画素信号処理部４へ向けて列方向に一直線に延び、ダミー画素１２の手前（画素アレイ２とダミー画素部３との間）で左方向に折れ、例えば半ピッチの９．５μｍだけ延びた後、再び画素信号処理部４へ向けて列方向に延びている。このように、有効信号線３１がダミー画素１２の電荷電圧変換部を迂回するように配置することによって、ダミー画素１２と有効画素１１の画素列とを一列に配置することができる。その結果、第１実施例と比較して、有効画素１１とダミー画素１２との特性を近づけることができる。有効信号線３１を迂回させることによって、ダミー画素１２の電荷電圧変換部とダミー信号線３２との間の最短距離Ｌ１が、この電荷電圧変換部と有効信号線３１との間の最短距離Ｌ２よりも短くなる。図８の例では、ダミー画素１２の電荷電圧変換部とダミー信号線３２との間の最短距離Ｌ１は、ダミー画素１２の増幅トランジスタ２４のゲート電極とダミー信号線３２との間の最短距離に等しく、０．３μｍである。一方、ダミー画素１２の電荷電圧変換部と有効信号線３１との間の最短距離Ｌ２は、ダミー画素１２の増幅トランジスタ２４のゲート電極と有効信号線３１との間の最短距離に等しく、４．０μｍである。すなわち、最短距離Ｌ２は最短距離Ｌ１の約１３倍となる。

図９は第３実施例に係る固体撮像装置１００の平面レイアウトを説明する図である。本実施例は平面レイアウトにおいて第１実施例と同様であるが、有効信号線３１とダミー信号線３２とが異なる配線層に形成される点で異なる。配線層とは、同一の高さに形成された導電パターンの集合又は同一の工程にて形成された導電パターンの集合である。有効信号線３１を含む配線層とダミー信号線３２を含む配線層との間には厚さが約１．６μｍの絶縁層が形成される。その結果、ダミー画素１２の電荷電圧変換部と有効信号線３１との間の最短距離Ｌ２を水平方向だけでなく垂直方向にも離すことができ、例えば最短距離Ｌ２は約５．６μｍとなる。すなわち、最短距離Ｌ２は最短距離Ｌ１の約１９倍となる。これにより、有効信号線３１とダミー画素１２との間のクロストークを第１実施例よりも低減できる。第２実施例についても第３実施例と同様に有効信号線３１とダミー信号線３２とを異なる配線層に形成してもよい。

図１０は第４実施例に係る固体撮像装置１００の平面レイアウトを説明する図である。この実施例では、画素アレイ２の対向する２辺にダミー画素部３が配置されており、２つのダミー画素部３によって画素アレイ２が挟まれる構成になっている。図示していないが、ダミー画素部３ごとに画素信号処理部４及び水平走査回路５が画素アレイ２とは反対側に配置される。画素アレイ２の１つの画素列に対して２本の有効信号線３１ａ、３１ｂが配置され、例えば奇数行に位置する有効画素１１は有効信号線３１ａに接続され、偶数行に位置する有効画素１１は有効信号線３１ｂに接続される。有効信号線３１ａは画素アレイ２の上部に配置された画素信号処理部４に接続され、有効信号線３１ｂは画素アレイ２の下部に配置された画素信号処理部４に接続される。このような構成により、多線読み出しによる高速化が実現される。

画素アレイ２の上部に配置されたダミー画素１２は偶数行の有効画素１１と同様の同等の構成を有し、画素アレイ２の下部に配置されたダミー画素１２は奇数行の有効画素１１と同様の同等の構成を有する。本実施例において、ダミー画素１２のレイアウトは上述の第１実施例から第３実施例の何れの構成を有してもよい。図１０では第１実施例のように、ダミー画素１２が有効画素１１の画素列から半ピッチの９．５μｍずれて配置されている。この構成により、ダミー画素１２の電荷電圧変換部とダミー信号線３２との間の最短距離Ｌ１が、この電荷電圧変換部と有効信号線３１ａ、３１ｂとの間の最短距離Ｌ２よりも短くなる。図１０の例では、ダミー画素１２の電荷電圧変換部と有効信号線３１ａ、３１ｂとの間の最短距離Ｌ２は、ダミー画素１２の増幅トランジスタ２４のゲート電極とダミー信号線３２ｂとの間の最短距離に等しく、３．０μｍである。

以下、上記の各実施形態に係る固体撮像装置の応用例として、この固体撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末等）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、この固体撮像装置から出力される信号を処理する信号処理部とを含む。この信号処理部は、例えば、Ａ／Ｄ変換器と、このＡ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサとを含みうる。

Claims

複数の有効画素がアレイ状に配置された画素アレイと、
第１方向に並んだ複数の前記有効画素の信号が出力される有効信号線と、
ダミー画素と、
前記ダミー画素の信号が出力されるダミー信号線と、
前記有効信号線及び前記ダミー信号線が接続され、前記有効信号線からの信号を前記ダミー信号線からの信号に基づいて補正する処理部とを備え、
前記有効画素は、光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電圧に応じた信号を前記有効信号線に出力する出力部とを含み、
前記ダミー画素は、電荷電圧変換部と、前記ダミー画素の前記電荷電圧変換部の電圧に応じた信号を前記ダミー信号線に出力する出力部とを含み、
前記ダミー画素の前記電荷電圧変換部は、フローティングディフュージョンと、前記フローティングディフュージョンに電気的に接続された導電体とを含み、
前記ダミー画素の前記電荷電圧変換部と前記有効信号線との間の最短距離は、前記ダミー画素の前記電荷電圧変換部と前記ダミー信号線との間の最短距離よりも長く、
前記ダミー画素の前記出力部は、前記フローティングディフュージョンに電気的に接続されたゲート電極を有する増幅トランジスタを含み、
前記ダミー画素は、前記フローティングディフュージョンをリセットするリセットトランジスタをさらに含み、
前記フローティングディフュージョンと、前記増幅トランジスタのゲート電極と前記リセットトランジスタの電極とは、導電パターン及びプラグによって接続され、
前記フローティングディフュージョンに電気的に接続された前記導電体は、前記導電パターン及び前記プラグを含むことを特徴とする固体撮像装置。
複数の有効画素がアレイ状に配置された画素アレイと、
第１方向に並んだ複数の前記有効画素の信号が出力される有効信号線と、
ダミー画素と、
前記ダミー画素の信号が出力されるダミー信号線と、
前記有効信号線が一方の端子に、前記ダミー信号線がもう一方の端子に接続されている作動増幅回路とを備え、
前記有効画素は、光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電圧に応じた信号を前記有効信号線に出力する出力部とを含み、
前記ダミー画素は、電荷電圧変換部と、前記ダミー画素の前記電荷電圧変換部の電圧に応じた信号を前記ダミー信号線に出力する出力部とを含み、
前記ダミー画素の前記電荷電圧変換部は、フローティングディフュージョンと、前記フローティングディフュージョンに電気的に接続された導電体とを含み、
前記ダミー画素の前記電荷電圧変換部と前記有効信号線との間の最短距離は、前記ダミー画素の前記電荷電圧変換部と前記ダミー信号線との間の最短距離よりも長く、
前記ダミー画素の前記出力部は、前記フローティングディフュージョンに電気的に接続されたゲート電極を有する増幅トランジスタを含み、
前記ダミー画素は、前記フローティングディフュージョンをリセットするリセットトランジスタをさらに含み、
前記フローティングディフュージョンと、前記増幅トランジスタのゲート電極と前記リセットトランジスタの電極とは、導電パターン及びプラグによって接続され、
前記フローティングディフュージョンに電気的に接続された前記導電体は、前記導電パターン及び前記プラグを含むことを特徴とする固体撮像装置。
複数の有効画素がアレイ状に配置された画素アレイと、
第１方向に並んだ複数の前記有効画素の信号が出力される有効信号線と、
ダミー画素と、
前記ダミー画素の信号が出力されるダミー信号線と、
前記有効信号線及び前記ダミー信号線が接続され、前記有効信号線からの信号を前記ダミー信号線からの信号に基づいて補正する処理部とを備え、
前記有効画素は、光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電圧に応じた信号を前記有効信号線に出力する出力部とを含み、
前記ダミー画素は、電荷電圧変換部と、前記ダミー画素の前記電荷電圧変換部の電圧に応じた信号を前記ダミー信号線に出力する出力部とを含み、
前記ダミー画素の前記電荷電圧変換部は、フローティングディフュージョンと、前記フローティングディフュージョンに電気的に接続された導電体とを含み、
前記ダミー画素の前記電荷電圧変換部と前記有効信号線との間の最短距離は、前記ダミー画素の前記電荷電圧変換部と前記ダミー信号線との間の最短距離よりも長く、
前記ダミー画素は、前記第１方向に並んだ複数の有効画素から前記第１方向とは異なる第２方向にずれて配置されることを特徴とする固体撮像装置。
複数の有効画素がアレイ状に配置された画素アレイと、
第１方向に並んだ複数の前記有効画素の信号が出力される有効信号線と、
ダミー画素と、
前記ダミー画素の信号が出力されるダミー信号線と、
前記有効信号線が一方の端子に、前記ダミー信号線がもう一方の端子に接続されている作動増幅回路とを備え、
前記有効画素は、光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電圧に応じた信号を前記有効信号線に出力する出力部とを含み、
前記ダミー画素は、電荷電圧変換部と、前記ダミー画素の前記電荷電圧変換部の電圧に応じた信号を前記ダミー信号線に出力する出力部とを含み、
前記ダミー画素の前記電荷電圧変換部は、フローティングディフュージョンと、前記フローティングディフュージョンに電気的に接続された導電体とを含み、
前記ダミー画素の前記電荷電圧変換部と前記有効信号線との間の最短距離は、前記ダミー画素の前記電荷電圧変換部と前記ダミー信号線との間の最短距離よりも長く、
前記ダミー画素は、前記第１方向に並んだ複数の有効画素から前記第１方向とは異なる第２方向にずれて配置されることを特徴とする固体撮像装置。
前記ダミー画素の前記出力部は、前記フローティングディフュージョンに電気的に接続されたゲート電極を有する増幅トランジスタを含み、
前記ダミー画素は、前記フローティングディフュージョンをリセットするリセットトランジスタをさらに含み、
前記フローティングディフュージョンと、前記増幅トランジスタのゲート電極と前記リセットトランジスタの電極とは、導電パターン及びプラグによって接続され、
前記フローティングディフュージョンに電気的に接続された前記導電体は、前記導電パターン及び前記プラグを含むことを特徴とする請求項３又は４に記載の固体撮像装置。
前記ダミー画素は、前記第１方向に並んだ複数の有効画素から前記第１方向とは異なる第２方向にずれて配置されることを特徴とする請求項１又は２に記載の固体撮像装置。
前記ダミー画素の前記出力部は、前記フローティングディフュージョンに電気的に接続されたゲート電極を有する増幅トランジスタを含み、
前記フローティングディフュージョンに電気的に接続された前記導電体は、前記増幅トランジスタの前記ゲート電極を含むことを特徴とする請求項２乃至４の何れか１項に記載の固体撮像装置。
前記ダミー画素は、前記フローティングディフュージョンをリセットするリセットトランジスタをさらに含み、
前記フローティングディフュージョンに電気的に接続された前記導電体は、前記フローティングディフュージョンに電気的に接続された前記リセットトランジスタの電極を含むことを特徴とする請求項２乃至５の何れか１項に記載の固体撮像装置。
前記アレイ状に配置された複数の有効画素は、
前記第２方向に所定のピッチで並んだ複数の有効画素を有し、
前記ダミー画素は、前記第１方向に並んだ複数の有効画素から前記第２方向に前記所定のピッチの半分ずれて配置されることを特徴とする請求項３、４及び６の何れか１項に記載の固体撮像装置。
前記有効信号線は、前記ダミー画素の前記電荷電圧変換部の上を通らないように当該電荷電圧変換部を迂回していることを特徴とする請求項１乃至９の何れか１項に記載の固体撮像装置。
前記有効信号線と前記ダミー信号線とは互いに異なる配線層に含まれることを特徴とする請求項１乃至１０の何れか１項に記載の固体撮像装置。
前記第１方向に並んだ複数の有効画素の一部に対する前記ダミー画素と、他の一部に対する前記ダミー画素とが前記画素アレイを挟んで反対側に配置されることを特徴とする請求項１乃至１１の何れか１項に記載の固体撮像装置。
前記有効画素の光電変換部は、信号電荷と同極性の第１半導体領域と、これと反対導電型の第２半導体領域を有し、前記有効画素の光電変換部が配される活性領域に対応する前記ダミー画素の活性領域に配される、前記第１半導体領域と同極性の半導体領域の面積は、前記第１半導体領域の面積よりも小さいことを特徴とする請求項１乃至１２の何れか１項に記載の固体撮像装置。
前記有効画素の光電変換部は、信号電荷と同極性の第１半導体領域と、これと反対導電型の第２半導体領域を有し、前記有効画素の光電変換部が配される活性領域に対応する前記ダミー画素の活性領域に、前記第１半導体領域と同極性の半導体領域が設けられないことを特徴とする請求項１乃至１２の何れか１項に記載の固体撮像装置。
前記有効画素の光電変換部は、前記第１半導体領域の上に前記反対導電型の第３半導体領域をさらに有し、前記ダミー画素は、前記第３半導体領域に対応する領域を有しないことを特徴とする請求項１４に記載の固体撮像装置。
請求項１乃至１５の何れか１項に記載の固体撮像装置と、
前記固体撮像装置によって得られた信号を処理する信号処理部と、
を備えることを特徴とするカメラ。