JP6532265B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP6532265B2
JP6532265B2 JP2015076378A JP2015076378A JP6532265B2 JP 6532265 B2 JP6532265 B2 JP 6532265B2 JP 2015076378 A JP2015076378 A JP 2015076378A JP 2015076378 A JP2015076378 A JP 2015076378A JP 6532265 B2 JP6532265 B2 JP 6532265B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
semiconductor region
conversion unit
region
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015076378A
Other languages
English (en)
Other versions
JP2016197644A (ja
Inventor
岳彦 曽田
岳彦 曽田
小林 昌弘
昌弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015076378A priority Critical patent/JP6532265B2/ja
Priority to US15/085,780 priority patent/US9659988B2/en
Publication of JP2016197644A publication Critical patent/JP2016197644A/ja
Application granted granted Critical
Publication of JP6532265B2 publication Critical patent/JP6532265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14641Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/703SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は撮像装置に関し、転送トランジスタのチャネル領域となる半導体領域に基準電圧を供給するコンタクトプラグを有する撮像装置に関する。
従来、デジタルビデオカメラやデジタルスチルカメラなどで用いられている撮像装置において、撮像面において焦点検出と撮像の両方をおこなう構成が提案されている。
特許文献1には、各画素が二つの光電変換部を有する構成が開示されている。そして、各画素は光電変換部の各々に対応した第1転送トランジスタおよび第2転送トランジスタと、各光電変換部の各々に対応したフローティングディフュージョンを有している。
特開2014−216536号公報
一般に画素のトランジスタのチャネル領域となる半導体領域には、コンタクトプラグを介して基準電圧が供給される。基準電圧を供給するコンタクトプラグと画素のトランジスタのゲート電極とが近い場所に配されるとこれらの間に寄生容量が生じる場合がある。
このトランジスタのゲート電極の電圧が変化すると、コンタクトプラグに供給されている基準電圧が変化するため、画素のトランジスタのチャネル領域となる半導体領域の電圧が変化する場合がある。転送トランジスタ、増幅トランジスタのチャネル領域となる半導体領域の電圧が変化すると、各トランジスタの閾値電圧が変化し、画素から出力される信号がその影響を受け、画質が低下する。
特許文献1の撮像装置は、その図4のように示されるように、1電荷蓄積期間に生じた信号を画素外に読み出す際に、各光電変換部からの信号の読出し回数が異なっている。読出し回数が多い方の転送トランジスタのゲート電極と上述のコンタクトプラグとの距離が近いと、チャネル領域となる半導体領域の電圧変化が複雑となり、画質に及ぼす影響が大きくなる場合がある。
本発明は上記課題に鑑み、チャネル領域となる半導体領域の電圧変化を低減することができる撮像装置を提供することを目的とする。
本発明における撮像装置は、各々が、第1光電変換部および第2光電変換部と、第1光電変換部および第2光電変換部で生じた電荷を蓄積するフローティングディフュージョンと、第1光電変換部からフローティングディフュージョンへ電荷を転送する第1転送トランジスタと、第2光電変換部からフローティングディフュージョンへ電荷を転送する第2転送トランジスタと、フローティングディフュージョンに蓄積された電荷に基づく信号を増幅する増幅トランジスタと、を有する複数の画素と、第1転送トランジスタ、第2転送トランジスタおよび増幅トランジスタのチャネル領域となる半導体領域に基準電圧を供給するためのコンタクトプラグと、を有し、第1光電変換部および第2光電変換部の電荷蓄積期間の開始から、読出し期間の終了までの期間において、第1転送トランジスタのゲート電極にオン電圧が供給される回数が、第2転送トランジスタのゲート電極にオン電圧が供給される回数よりも多い撮像装置であって、複数の画素のうち、第2転送トランジスタのゲート電極からコンタクトプラグまでの距離が最も短い画素において、第2転送トランジスタのゲート電極からコンタクトプラグまでの距離は第1転送トランジスタのゲート電極からコンタクトプラグまでの距離よりも短いことを特徴とする。
本発明によれば、転送トランジスタ及び増幅トランジスタのチャネル領域となる半導体領域の電圧変化を抑制することが可能となる。
撮像装置のブロック図 画素の回路図 駆動タイミング図 駆動タイミング図 画素部の平面模式図 第1活性領域の断面模式図 第1活性領域の断面模式図 画素部の平面模式図 画素部の平面模式図 第1活性領域の断面模式図 画素部の平面模式図 画素部の平面模式図 画素部の平面模式図 画素部の平面模式図 画素部の平面模式図
(第1実施形態)
図1〜図6を用いて、本発明に適用可能な撮像装置の一実施形態を説明する。各図面において同じ符号が付されている部分は、同じ素子もしくは同じ領域を指す。
図1に本発明の一実施形態である撮像装置101のブロック図を示す。撮像装置101は、画素部102、駆動パルス生成部103、垂直走査回路104、信号処理部105、出力部106、垂直信号線107を有している。
画素部102は、光を電気信号へ変換し、変換した電気信号を出力する画素100を複数有している。複数の画素100は行列状に配されている。垂直信号線107は複数配されており、各垂直信号線107は複数の画素100の画素列毎に配されている。駆動パルス生成部103は駆動パルスを生成し、垂直走査回路104は駆動パルス生成部103からの駆動パルスを受け、各画素に制御パルスを供給する。ここで供給される駆動パルスは、後述する転送トランジスタを駆動するpTX、リセットトランジスタを駆動するpRES、選択トランジスタを駆動するpSELである。
垂直信号線107は複数配されており、各垂直信号線107は画素部102の画素列毎に配されている。
信号処理部105には、垂直信号線107を介して並列に出力された信号が入力される。そして、複数の画素列から並列に出力された信号をシリアライズして出力部106に伝達する。更に信号処理部105は、信号の増幅、AD変換等を行なう列回路を有していてもよい。
図2に1画素の等価回路の一例を示す。本実施形態では、第1光電変換部201A、第2光電変換部201Bで生じる電荷対のうち信号電荷として用いられる電荷の極性を第2導電型と呼ぶ。
本実施形態は、例として、第1導電型をP型とし、第1導電型と逆導電型の第2導電型をN型として説明するがこれに限らずPとNとが入れ替わってもよい。各光電変換部を識別するために添え字A、Bを用いているが、同様の機能を有する部分においては添え字を付さずに説明する。両者を区別しての説明が必要な場合には添え字を付して説明する。
光電変換部201において入射光に応じた電荷対が生じる。光電変換部201には、例えばフォトダイオードが用いられる。
第1転送トランジスタ202Aは第1光電変換部201Aで生じた電子をフローティングディフュージョン(以下、FD)203へ転送する。第2転送トランジスタ202Bは第2光電変換部201Bで生じた電子をFD203へ転送する。
FD203は、第1光電変換部201A、第2光電変換部201Bにより共有される。そしてFD203は、第1転送トランジスタ202A、第2転送トランジスタ202Bにより転送された電子を蓄積する。
増幅トランジスタ205は、ゲート電極がFD203に接続されており、第1転送トランジスタ202A、第2転送トランジスタ202BによってFD203に転送された電子に基づく信号を増幅して出力する。より具体的には、FD203に転送された電子は、その量に応じた電圧に変換され、その電圧に応じた電気信号が増幅トランジスタ205を介して垂直信号線107へ出力される。増幅トランジスタ205は、不図示の電流源とともにソースフォロア回路を構成している。増幅トランジスタ205も第1光電変換部201A、第2光電変換部201Bにより共有されている。なお、増幅トランジスタ205の垂直線側に、更に選択トランジスタを配してもよい。
リセットトランジスタ204は、増幅トランジスタ205の入力ノードの電圧をリセットする。
画素における電荷蓄積期間の制御方法としては大きく分けて、電気的に制御を行なう電子シャッタと、機械的に制御を行なうメカシャッタとの二つの方法が知られている。まず図3を用いて、電子シャッタを用いた場合の電荷蓄積期間に関して説明し、その後図4を用いてメカシャッタを用いた場合の電荷蓄積期間に関して説明する。
図3では、第1転送トランジスタ202Aのゲート電極に供給される制御パルスpTX1と、第2転送トランジスタ202Bのゲート電極に供給される制御パルスpTX2とを示している。更に、光電変換部201をリセットするリセットトランジスタ204に供給される制御パルスpRES及び、信号処理部105において画素から出力された信号をサンプルホールドする制御パルスpS/Hを示している。各トランジスタはハイレベルでオン状態となり、ローレベルでオフ状態となる。各トランジスタがオン状態となる電圧をオン電圧、オフ状態となる電圧をオフ電圧と呼ぶ。また信号処理部105においては、制御パルスpS/Hがハイレベルの期間に画素からの信号がサンプリングされ、ハイレベルからローレベルとなることでホールドされる。
時刻t11に、制御パルスpRES、pTX1、pTX2がローレベルからハイレベルになり、第1光電変換部201Aおよび第2光電変換部201Bがリセットされる。
時刻t12に、制御パルスpRES、pTX1、pTX2がハイレベルからローレベルになり、第1光電変換部201A、第2光電変換部201Bのリセットが終了し、第1光電変換部201A、第2光電変換部201Bの電荷蓄積期間が開始される。
時刻t13に、制御パルスpTX1がローレベルからハイレベルになり、時刻t14に制御パルスpTX1がハイレベルからローレベルとなる。この動作により、期間t12−t14に第1光電変換部201Aで生じた電子がFD203に転送される。なお期間t13‐t14では、制御パルスpTX2はローレベルが維持されている。
時刻t15に、制御パルスpS/Hがローレベルからハイレベルとなり、時刻t16に、制御パルスpS/Hがハイレベルからローレベルとなる。この動作により期間t12‐t14に第1光電変換部201Aで生じた電子に基づく信号が信号処理部105において取り込まれる。
時刻t17に制御パルスpTX1、pTX2が同時にローレベルからハイレベルとなり、時刻t18に、制御パルスpTX1、pTX2が同時にハイレベルからローレベルとなる。この動作により、期間t14−t18に第1光電変換部201Aで生じた電子と、期間t12−t18に第2光電変換部201Bで生じた電子とがFD203に転送される。
時刻t19に、制御パルスpS/Hがローレベルからハイレベルとなり、時刻t20に、制御パルスpS/Hがハイレベルからローレベルとなる。この動作により期間t12‐t18に第2光電変換部201Bで生じた電子に基づく信号と、期間t14‐t18に第1光電変換部201Aで生じた電子に基づく信号との加算信号が信号処理部105において取り込まれる。
ここで本実施形態において電荷蓄積期間は期間t12−t18であり、読出し期間は期間t15‐t20である。電荷蓄積期間の開始は、光電変換部のリセット動作が解除された時刻である。そして電荷蓄積期間の終了は、1画像を形成するための信号のうち、最後に光電変換部からの転送動作が終了した時刻である。本実施形態においては、時刻t18に制御パルスpTX1及びpTX2とがハイレベルからローレベルとなり、この時刻に電荷蓄積期間が終了する。また読出し期間の開始は電荷蓄積期間に生じた電子に基づく信号を画素外に読出し始める時刻であり、読出し期間の終了は電荷蓄積期間に生じた電子に基づく信号のうち画素外に読み出す信号の全てが信号処理部105で取り込まれる時刻である。本実施形態においては、時刻t15に、制御パルスpS/Hがローレベルからハイレベルとなり、電荷蓄積期間の一部の期間である期間t12−t14に第1光電変換部201Aで生じた電子に基づく信号の画素外への読出しが始まる。そして、時刻t20に制御パルスpS/Hがハイレベルからローレベルとなり、この時刻に画素外への読出しが終了する。
そして、先に読みだされた第1光電変換部201Aの電荷に基づく信号と、加算された電荷に基づく信号との差分処理を行うことで、第2光電変換部201Bの電荷に基づく信号を得ることができる。
なお、期間t12〜t13の間に、制御パルスpS/Hをローレベルからハイレベルとし、期間t11〜t12の間に行ったリセットで生じたノイズ信号を画素外へ読みだしてもよい。
本実施形態においては電荷蓄積期間の途中から画素外への信号の読出し期間を開始しているため、両期間が重なっている。しかし、電荷蓄積期間が終了した後に、読出し期間を開始させてもよい。また第1光電変換部201A及び第2光電変換部201Bにおける電荷蓄積期間は同時に開始されて同時に終了されている。しかし第1光電変換部201A及び第2光電変換部201Bの電荷蓄積期間がずれていてもよい。その場合の画素の電荷蓄積期間の開始は、電荷蓄積期間の開始時刻のうち先に電荷蓄積期間が開始された光電変換部の電荷蓄積期間の開始時刻を電荷蓄積期間の開始とする。そして、画素の電荷蓄積期間の終了は、電荷蓄積期間の終了時刻のうち後に電荷蓄積期間が終了された光電変換部の電荷蓄積期間の終了時刻を電荷蓄積期間の終了とする。
次に図4を用いてメカシャッタを用いた場合の電荷蓄積期間に関して説明する。各制御パルスは図3と同様である。図3の電子シャッタとの違いは時刻t23にメカシャッタが開き各光電変換部への光の入射が始まり、時刻t24にメカシャッタが閉じて各光電変換部への光の入射が終了する点である。メカシャッタにおいては電荷蓄積期間の開始がメカシャッタが開いた時刻となるため、図4においては電荷蓄積期間の開始はメカシャッタが開いた時刻t23となる。その他は図3と同じである。
また電荷蓄積期間の開始を電子的に制御し、露光の終了をメカシャッタで行う構成も考えられるが、この場合には、電子シャッタと同じように電荷蓄積期間が規定される。
本実施形態においては、電荷蓄積期間及び読出し期間に第1転送トランジスタのゲート電極にオン電圧が供給される回数の方が第2転送トランジスタのゲート電極にオン電圧が供給される回数よりも多い。したがって第1転送トランジスタのゲート電極と各転送トランジスタのチャネル領域となる半導体領域に基準電圧を供給するコンタクトプラグの距離が近い場合には画質に影響が出る場合がある。
図5および図6に本実施形態の撮像装置の平面模式図、断面模式図を示す。ここでは隣り合う二つの画素を示している。図面左に示した画素の光電変換部、FD、及びトランジスタは第1活性領域400Aに配され、図面右に示した画素の光電変換部、FD、及びトランジスタは第1活性領域400Bに配される。以下、第1活性領域を特に区別をする必要が無い場合には、添え字A、Bを付さずに説明する。また、隣り合う二つの画素を区別して説明する必要がある場合には、図5の左側に配されている画素を第1画素と呼び、右側に配されている画素を第2画素と呼ぶ。
図5(a)、(b)において、画素は、第1光電変換部201A、第2光電変換部201B、ゲート電極302A、ゲート電極302B、FD203、増幅トランジスタ205、リセットトランジスタ204を有する。第1光電変換部201A、第2光電変換部201B、FD203、各トランジスタのソース、ドレイン領域は第1活性領域400に配されている。
隣り合う二つの画素の第1活性領域400A、B間に、コンタクトプラグ315が接続される第3活性領域402が配されている。本実施形態では、第1活性領域400と第3活性領域402との間に絶縁体分離部が配されて別の活性領域となっているが、第3活性領域402が、第1活性領域400A、400Bのいずれか一方と同じ活性領域となっていてもよい。コンタクトプラグ315は第3活性領域402に配されるP型半導体領域に基準電圧を供給する。コンタクトプラグ315には不図示の電圧供給配線が接続され、この電圧供給配線から基準電圧が供給される。
第1活性領域400には、第1光電変換部201Aの一部を構成するN型の第3半導体領域301A、第2光電変換部201Bの一部を構成するN型の第4半導体領域301Bが配されている。更に第1活性領域400には、FD203およびリセットトランジスタ204のソース領域を構成するN型の第5半導体領域303が配されている。さらに、第1活性領域400には、増幅トランジスタ205のソース領域を構成するN型半導体領域310、リセットトランジスタ204および増幅トランジスタ205のドレイン領域を構成するN型半導体領域308が配される。また、平面視で第1活性領域400の上には、第1転送トランジスタ202Aのゲート電極302Aと第2転送トランジスタ202Bのゲート電極302Bが並置されている。
ここで図5(a)および図5(b)いずれの構成においても、転送トランジスタのゲート電極のうち、コンタクトプラグとの間の距離が最も短いゲート電極が第2転送トランジスタのゲート電極となっている。図5(a)と図5(b)との違いは、コンタクトプラグ315が配される位置が異なる。
図5(a)、図5(b)において、L1は第1画素の第1転送トランジスタ202Aのゲート電極302Aとコンタクトプラグ315との距離である。L2は第1画素の第2転送トランジスタ202Bのゲート電極302Bとコンタクトプラグ315との距離である。L3は第2画素の第1転送トランジスタ202Aのゲート電極302Aとコンタクトプラグ315との距離である。L4は第2画素の第2転送トランジスタ202Bのゲート電極302Bとコンタクトプラグ315との距離である。なおここで距離とは、平面視でコンタクトプラグ315と、ゲート電極302Aおよびゲート電極302Bとの最短距離を示す。
図5(a)では、数式1を満たしている。
L2<L1<L3<L4 数式1
そして図5(b)では、数式2を満たしている。
L2=L4<L1=L3 数式2
図5(a)では、複数の画素のうちで距離L2が最も短い画素は第1画素のみである。したがって、コンタクトプラグ315とゲート電極302Bまでの距離L2は、コンタクトプラグ315とゲート電極302Aまでの距離L1よりも短い。加えて、コンタクトプラグ315とゲート電極302Bまでの距離L2は、コンタクトプラグ315とゲート電極302Aまでの距離L3、コンタクトプラグ315とゲート電極302Bまでの距離L4よりも短い。この関係を満たせば、第2画素のゲート電極302Aとゲート電極302Bとの位置を入れ替えてもよい。 また図5(b)では、複数の画素のうちで距離L2が最も短い画素は第1画素、第2画素の2画素である。したがって、コンタクトプラグ315とゲート電極302Bまでの距離L2とコンタクトプラグ315とゲート電極302Bまでの距離L4とが等しい。そして、コンタクトプラグ315とゲート電極302Aとの距離L1と、コンタクトプラグ315とゲート電極302Aとの距離L3とが等しい。そして、距離L4(距離L2)は距離L1(距離L3)よりも短い。
図5(a)、(b)に示したように、コンタクトプラグ315の最も近くに配される転送トランジスタのゲート電極を、オン電圧が供給される回数が少ないゲート電極とすることで、コンタクトプラグ315の電圧変化を抑制することができる。
次に図6を用いて図5のA―B線に沿った断面模式図について説明し、コンタクトプラグ315における電圧変化を小さくすることで得られる効果に関して説明する。
図5(a)、図5(b)はコンタクトプラグ315からFD203までの距離が異なるのみであるため、図6では一つの図面で説明する。
図6において、第1光電変換部201Aは、第3半導体領域301AとP型半導体領域311とにより構成されるPN接合を有している。第2光電変換部201Bは、第4半導体領域301BとP型半導体領域311とにより構成されるPN接合を有している。例えば第1光電変換部201A、第2光電変換部201Bはフォトダイオードである。さらに、第3半導体領域301Aと第4半導体領域301Bとの間には、ポテンシャル障壁として機能するP型半導体領域311よりも高濃度のP型半導体領域が配されていてもよい。
第2導電型の第5半導体領域303はFD203を構成する。P型半導体領域311と第5半導体領域303によるPN接合により構成される容量で、第1光電変換部201Aおよび第2光電変換部201Bから転送された電子を保持する。
更にP型半導体領域311にはN型半導体領域308およびN型半導体領域310が配される。
また、ゲート電極302A、ゲート電極302B、ゲート電極307、ゲート電極309は、第1活性領域400の上に配される。
第1転送トランジスタ202Aのゲート電極302Aの下部にはチャネル領域となる第1導電型の第1半導体領域304が配されている。同様に第2転送トランジスタ202Bのゲート電極302Aの下部にはチャネル領域となる第1導電型の第1半導体領域304が配されている。また増幅トランジスタのゲート電極309の下部にはチャネル領域となる第1導電型の第2半導体領域314が配されている。本実施形態では、第1、第2転送トランジスタ及び増幅トランジスタのチャネル領域となる半導体領域は全てP型半導体領域311である。しかし、それぞれのトランジスタのゲート電極下部のP型半導体領域311に更に不純物を注入して、P型半導体領域311に対し不純物濃度を異ならせてもよい。
P型半導体領域311には基準電圧が供給されたコンタクトプラグ315が接続されている。このような構成によれば、コンタクトプラグ315およびP型半導体領域311を介して、第1半導体領域304および第2半導体領域314に基準電圧を供給することができる。このコンタクトプラグ315は、例えばタングステン等の金属、あるいは合金で構成される。コンタクトプラグ315とP型半導体領域311との間にチタン及び/または窒化チタンで構成される部材を配し、この部材を介してコンタクトプラグ315とP型半導体領域311とが接していてもよい。またP型半導体領域311のコンタクトプラグ315と接触する部分にP型半導体領域311よりも高濃度のP型半導体領域を設けてもよい。
P型半導体領域311のコンタクトプラグ315が接続された部分からゲート電極302Aおよびゲート電極302Bの下部の半導体領領域まで第1導電型の半導体領域が連続して配されている。このような構成によればコンタクトプラグ315からの基準電圧をこれらゲート電極下部の半導体領域まで供給することができる。
P型半導体領域311は転送トランジスタ、増幅トランジスタのチャネル領域となる半導体領域、もしくはチャネル領域となる半導体領域がその内部に配された半導体領域である。したがってコンタクトプラグ315の電圧が変化すると、P型半導体領域311の電圧が変化し、各トランジスタの動作に影響を及ぼす。これにより画質に影響が出る。
これに対し図5に示した配置によれば、コンタクトプラグ315との距離が近い転送トランジスタのゲート電極が、オン電圧が供給される回数が少ないものであるため、上述の画質への影響を低減することが可能となる。
以下、本発明を実施例を用いて詳細に説明する。
図8〜図10を用いて、本実施例の撮像装置を説明する。各図面において図1〜7と同じ符号が付されている部分は、同じ素子もしくは同じ領域を指す。本実施例の画素は、図2で示した構成に加えて選択トランジスタ206を有する構成となっている。
図8、図9を用いて平面模式図について説明する。2行×2列に配された計4画素を示している。各活性領域を識別するために添え字A、B、C、Dを用いているが、同様の機能を有する部分においては添え字を付さずに説明する。両者を区別しての説明が必要な場合には添え字を付して説明する。また1行目と2行目とで同じ構成の場合には説明を省略する。
図8は、活性領域の説明を容易にするために、第1活性領域400、第2活性領域402、第3活性領域401のみを示している。第1活性領域400と第2活性領域402と第3活性領域401とは、互いの間に絶縁素子分離部を挟んで配されている。そして、第2活性領域402が、平面視で第1活性領域400および第3活性領域401の間の領域に配されている。各第2活性領域402にコンタクトプラグが配され、本実施例では画素の数とコンタクトプラグとの数が等しい。
図9に示すように、第1の第1活性領域400Aに配される光電変換部の信号を処理する画素のトランジスタは、第3の第3活性領域401Cに配される。そして第2の第1活性領域400Bに配される光電変換部の信号を処理する画素のトランジスタは、第4の第3活性領域401Dに配される。
図9に示すように、第1の第1活性領域400Aには、第1光電変換部201A、第2光電変換部201B、FD203を構成するN型の第5半導体領域303が配されている。第1活性領域400と第3活性領域401とは、第3半導体領域301Aおよび第4半導体領域301Bから第5半導体領域303への電荷の転送方向に直交する方向に沿って並んでいる。
平面視で第1の第1活性領域400の上には、第1転送トランジスタ202Aのゲート電極302Aと第2転送トランジスタ202Bのゲート電極302Bとが配されている。
第3活性領域401には、選択トランジスタ206のソースを構成するN型半導体領域、増幅トランジスタ205のソースと選択トランジスタ206のドレインを構成するN型半導体領域が配される。更に、第3活性領域401には、増幅トランジスタ205のドレインとリセットトランジスタ204のドレインを構成するN型半導体領域が配される。更に、第3活性領域401には、リセットトランジスタ204のソースを構成するN型半導体領域が配され、選択トランジスタ306のソースを構成するN型半導体領域が配される。
そして、第1の第1活性領域400Aの第5半導体領域303と、第3の第3活性領域401Cに配された増幅トランジスタ205のゲート電極とが導電体を介して電気的に接続されている。更に第2の第1活性領域400Aの第5半導体領域303と、第4の第3活性領域401Dに配された増幅トランジスタ205のゲート電極とが導電体を介して電気的に接続されている。
図10を用いて図9のA−B線に沿った断面模式図について説明する。図6と同様の機能を有する素子に関しては説明を割愛する。
図10において、P型半導体領域311内には、P型半導体領域311より不純物濃度が高いP型半導体領域318が配されている。このP型半導体領域318にはコンタクトプラグ315が接続される。なお、本実施例において、第3活性領域401は絶縁体素子分離部316によって区画されているため、平面視でP型半導体領域318は絶縁体素子分離部316に囲まれる。
また、P型半導体領域311内には、P型半導体領域311よりも不純物濃度が高いP型半導体領域324が配されている。P型半導体領域324の一部は、絶縁体素子分離部316の下部に配されチャネルストップ領域となる。
さらに、第1転送トランジスタ202Aのゲート電極302Aの下部にはチャネル領域となる第1導電型の第1半導体領域304が配されている。同様に第2転送トランジスタ202Bのゲート電極302Aの下部にはチャネル領域となる第1導電型の第1半導体領域304が配されている。
増幅トランジスタのゲート電極309の下部にはチャネル領域となる第1導電型の第2半導体領域314が配されている。前述したように第1半導体領域304および第2半導体領域314はP型半導体領域311内に配されている。ここでは、第1半導体領域304および第2半導体領域314の不純物濃度は、P型半導体領域311の不純物濃度と異なる。これにより、トランジスタ毎の閾値を異ならせることができる。
図11を用いて、本実施例の撮像装置の平面模式図を説明する。各図面において同じ符号が付されている部分は、同じ素子もしくは同じ領域を指す。
本実施例と実施例1との違いは第2活性領域402の位置である。実施例1では、第1行および第2行においてコンタクトプラグ315は同じ位置に配されていたが本実施例においては異なる位置に配されている。いわゆる千鳥配置となっている。
第1行の画素の光電変換部が配される第1活性領域400とこの右側に配される第3活性領域401との間に第2活性領域402が配されている。これに対し、第2行の画素の光電変換部が配される第1活性領域400と、この左側に配される第3活性領域401との間に第2活性領域402が配されている。
コンタクトプラグ315は、第3の第1活性領域400Cと第2の第3活性領域401Cの間の領域に対して、第3の第1活性領域400Cに配された第5半導体領域303を挟んで反対側の領域に配されている。
さらに、本実施例では、第1光電変換部201A、第2光電変換部201B、ゲート電極302Aおよびゲート電極302Bの配置が第1行と第2行で異なる。第2行においても、コンタクトプラグ315とゲート電極302Bとの距離が、コンタクトプラグ315とゲート電極302Aとの距離よりも短い。このような配置となるように第1光電変換部201Aおよびゲート電極302Aと、第2光電変換部201Bおよびゲート電極302Bの配置が入れ替わる。
図12を用いて、本実施例の撮像装置の平面模式図を説明する。各図面において同じ符号が付されている部分は、同じ素子もしくは同じ領域を指す。
本実施例と実施例1、2との違いについて説明する。実施例1、2では画素の数とコンタクトプラグ315との数が等しいが、本実施例では、コンタクトプラグ315の数が画素の数よりも少ない。
このように、コンタクトプラグ315の数を第1活性領域400の数よりも少なくすることで、コンタクトプラグ315より生じる暗電流を低減させることが可能となる。
また、本実施例によっても、コンタクトプラグ315は、P型半導体領域311を介して第1半導体領域304に基準電位を供給する。そして、コンタクトプラグ315とゲート電極302Aとの間に生じる寄生容量を抑制し、第1転送トランジスタおよび第2転送トランジスタのチャネルの電位の変動を抑制することができる。
図13を用いて、本実施例の撮像装置の平面模式図を説明する。各図面において同じ符号が付されている部分は、同じ素子もしくは同じ領域を指す。
本実施例と実施例1〜3との違いについて説明する。実施例1では、第1活性領域400と第3活性領域401との間にコンタクトプラグ315が配されていた。本実施例では、平面視で第3半導体領域301Aおよび第4半導体領域301Bから第5半導体領域303への電荷の転送方向に直交する方向に沿って、第1活性領域400と第3活性領域401が並んでいる。且つ平面視で第3活性領域401とコンタクトプラグ315は、第3半導体領域301Aおよび第4半導体領域301Bから第5半導体領域303への電荷の転送方向に順に並んでいる。
なお、本実施例においては、第1行の画素における第1の第1活性領域400Aと第2の第1活性領域400Bとで、第1光電変換部201Aと第2光電変換部201B、ゲート電極302Aとゲート電極302Bの配置が逆となる。これは他の行においても同様である。
図14を用いて、本実施例の撮像装置の平面模式図を説明する。各図面において同じ符号が付されている部分は、同じ素子もしくは同じ領域を指す。
本実施例と実施例1〜4の違いは、本実施例においてはコンタクトプラグが接続される半導体領域が配される活性領域が、光電変換部が配される活性領域と同一の領域とした点である。
第1活性領域400において、第2光電変換部201Bとコンタクトプラグ315は、平面視でP型半導体領域311を挟んで配されている。
本実施例によれば、画素を構成するトランジスタの専有面積を減らすことなく配置しやすくなり、トランジスタの特性劣化を抑えることが可能となる。
図15を用いて、本実施例の撮像装置の平面模式図を説明する。各図面において同じ符号が付されている部分は、同じ素子もしくは同じ領域を指す。
本実施例と実施例1との違いについて説明する。本実施例では、第1の第1活性領域400Aに配された第5半導体領域303と、第3の第1活性領域400Cに配された第5半導体領域303とが、同一の半導体領域によって構成される。
つまり、第1の第1活性領域400Aに配された光電変換部201で生じた電荷と、第3の第1活性領域400Cに配された光電変換部201で生じた電荷が同一の第5半導体領域303に転送される。
第1の第1活性領域400Aと、第3の第1活性領域400Cとで電荷の転送方向が反対方向となっている。ただし、第1の第1活性領域400Aと第3の第1活性領域400Cが第5半導体領域303を共有していれば、転送方向についてはこれに限られない。
また、本実施例において第5半導体領域303は、第1の第3活性領域401Cの増幅トランジスタ205のゲート電極309に、導電体を介して電気的に接続される。つまり、二つの第1活性領域400A、第1活性領域400Cに対して、1つの第3活性領域401を共有する構成となる。
ここでは2つの第1活性領域400が同一の第5半導体領域303を有するが、これに限られず、もっと多くの第1活性領域400が同一の第5半導体領域303を有してもよい。
〔変形例〕
図7に変形例の撮像装置の特徴を説明するための断面模式図を示す。図1〜図7と同様の機能を有する部分に関しては説明を割愛する。
第1実施形態との違いは、転送トランジスタのチャネル領域となる半導体領域と増幅トランジスタのチャネル領域となる半導体領域とが異なる半導体領域で構成されている点である。
図7では増幅トランジスタ205のチャネル領域となる半導体領域は半導体領域312である。半導体領域312はN型半導体領域であってもよいし、P型半導体領域であってもよい。図7では、P型半導体領域311と半導体領域312とを異なる半導体基板に配することによって別の半導体領域としている。ただし、P型半導体領域311と半導体領域312とが同一の半導体基板に配されていても、絶縁分離部等を用いてP型半導体領域311と半導体領域312とを別の半導体領域としてもよい。もしくは半導体領域312をN型にすることでP型半導体領域311と半導体領域312とを別の半導体領域とすることができる。
P型半導体領域311にはコンタクトプラグ315(第1コンタクトプラグ)から基準電圧が供給され、半導体領域312にはコンタクトプラグ320(第2コンタクトプラグ)から基準電圧が供給される。コンタクトプラグ315とコンタクトプラグ320とは別のコンタクトプラグである。またこれらのコンタクトプラグに供給される基準電圧は同じであってもよいし異ならせてもよい。例えば半導体領域312がP型であれば、コンタクトプラグ315および320には接地電位を供給することができる。半導体領域312がN型であれば、コンタクトプラグ315には接地電位が供給されコンタクトプラグ320には電源電圧、たとえば3.3Vなど接地電位に対し正の電位を供給することができる。半導体領域312をN型とする場合には増幅トランジスタはP型トランジスタとなる。つまり転送トランジスタとは反対導電型のトランジスタとなる。
またコンタクトプラグ315、320には各々異なる配線を介して基準電圧が供給される。そのため、コンタクトプラグ315に供給されている基準電圧が変化しても増幅トランジスタ205のチャネルとなる半導体領域312の電圧は変動しにくい。このような構成においては、コンタクトプラグ315の基準電圧の変動の影響を受けるのは転送トランジスタのみである。転送トランジスタの動作に影響が出る期間は、電荷蓄積期間の開始から終了までの期間である。したがって、本実施形態においては電荷蓄積期間中にゲート電極にオン電圧が供給される回数が多い方の転送トランジスタのゲート電極とコンタクトプラグ315との距離を離せばよい。
図3、4を参照すると、電荷蓄積期間においてオン電圧が供給される回数が多いのはやはり第1転送トランジスタ202Aである。したがって本実施形態においても第1実施形態と同様に図5で述べたコンタクトプラグ315と転送トランジスタのゲート電極の配置にすることで転送トランジスタのチャネル領域となる半導体領域の電圧変化による画質の低下を抑制できる。
以上本発明を具体的な実施例を用いて説明したが本発明の思想を超えない範囲で適宜組み合わせ、修正することができる。

Claims (13)

  1. 各々が、第1光電変換部および第2光電変換部と、前記第1光電変換部および前記第2光電変換部で生じた電荷を蓄積するフローティングディフュージョンと、前記第1光電変換部から前記フローティングディフュージョンへ電荷を転送する第1転送トランジスタと、前記第2光電変換部から前記フローティングディフュージョンへ電荷を転送する第2転送トランジスタと、前記フローティングディフュージョンに蓄積された電荷に基づく信号を増幅する増幅トランジスタと、を有する複数の画素と、
    前記第1転送トランジスタ、前記第2転送トランジスタおよび前記増幅トランジスタのチャネル領域となる半導体領域に基準電圧を供給するためのコンタクトプラグと、を有し、
    前記第1光電変換部および前記第2光電変換部の電荷蓄積期間の開始から、前記電荷蓄積期間に生じた電荷に基づく信号を画素外に読み出す読出し期間の終了までの期間において、前記第1転送トランジスタのゲート電極にオン電圧が供給される回数が、前記第2転送トランジスタのゲート電極にオン電圧が供給される回数よりも多い撮像装置であって、
    前記複数の画素のうち、前記第2転送トランジスタのゲート電極から前記コンタクトプラグまでの距離が最も短い画素において、前記第2転送トランジスタのゲート電極から前記コンタクトプラグまでの距離は前記第1転送トランジスタのゲート電極から前記コンタクトプラグまでの距離よりも短いことを特徴とする撮像装置。
  2. 前記第2転送トランジスタのゲート電極から前記コンタクトプラグまでの距離が最も短い画素を複数有することを特徴とする請求項1に記載の撮像装置。
  3. 第1光電変換部および第2光電変換部と、前記第1光電変換部および前記第2光電変換部で生じた電荷を蓄積するフローティングディフュージョンと、前記第1光電変換部から前記フローティングディフュージョンへ電荷を転送する第1転送トランジスタと、前記第2光電変換部から前記フローティングディフュージョンへ電荷を転送する第2転送トランジスタと、前記フローティングディフュージョンに蓄積された電荷に基づく信号を増幅する増幅トランジスタと、を有する複数の画素と、
    前記第1転送トランジスタおよび前記第2転送トランジスタのチャネル領域となる第1導電型の第1半導体領域と、前記増幅トランジスタのチャネル領域となる第1導電型の第2半導体領域と、
    前記第1半導体領域および前記第2半導体領域に基準電圧を供給するコンタクトプラグと、を有し、
    前記第1光電変換部および前記第2光電変換部の電荷蓄積期間の開始から、読出し期間の終了までの期間において、前記第1転送トランジスタのゲート電極にオン電圧が供給される回数が、前記第2転送トランジスタのゲート電極にオン電圧が供給される回数よりも多い撮像装置であって、
    各々が、前記第1光電変換部の一部を構成し、前記第1光電変換部で生じた電荷を蓄積する第2導電型の第3半導体領域と、前記第2光電変換部の一部を構成し、前記第2光電変換部で生じた電荷を蓄積する前記第2導電型の第4半導体領域と、前記フローティングディフュージョンを構成する前記第2導電型の第5半導体領域と、が配された、複数の第1活性領域を有し、
    前記コンタクトプラグは、前記複数の第1活性領域のうち、互いに隣り合う、第1の第1活性領域、及び第2の第1活性領域、もしくは、前記第1の第1活性領域と前記第2の第1活性領域との間に配された第2活性領域のいずれかの領域に配され、
    前記コンタクトプラグから前記第1の第1活性領域の上に配された前記第2転送トランジスタのゲート電極までの距離は、前記コンタクトプラグから前記第1の第1活性領域および前記第2の第1活性領域の上に配された前記第1転送トランジスタのゲート電極までの距離よりも短く、且つ前記コンタクトプラグから前記第2の第1活性領域の上に配された前記第2転送トランジスタのゲート電極までの距離以下であることを特徴とする撮像装置。
  4. 前記画素は、前記フローティングディフュージョンで蓄積された電荷に基づく信号を読み出す増幅トランジスタを有し、
    前記増幅トランジスタは、前記第1の第1活性領域と素子分離部を挟んで配された第3活性領域に配されていることを特徴とする請求項3に記載の撮像装置。
  5. 前記第3半導体領域および前記第4半導体領域から前記第5半導体領域への電荷の転送方向に直交する方向に沿って、前記第1の第1活性領域と前記第3活性領域が並んでおり、
    前記コンタクトプラグが、前記第1の第1活性領域および前記第3活性領域の間の領域に配されていることを特徴とする請求項4に記載の撮像装置。
  6. 前記第3半導体領域および前記第4半導体領域から前記第5半導体領域への電荷の転送方向に直交する方向に沿って、前記第1の第1活性領域と前記第3活性領域が並んでおり、
    前記コンタクトプラグは、平面視で前記複数の第1活性領域のうち少なくとも一部の第1活性領域に配されていることを特徴とする請求項4に記載の撮像装置。
  7. 前記複数の画素の第1及び第2光電変換部は行列状に配されており、
    第1行の画素の前記第1及び第2光電変換部で生じた電荷に基づく信号を読み出す前記増幅トランジスタが、第2行の画素の前記第1及び第2光電変換部が配される第1活性領域の間に配された、前記第3活性領域に配されることを特徴とする請求項4乃至6のいずれか1項に記載の撮像装置。
  8. 前記複数の画素の第1及び第2光電変換部は行列状に配されており、
    第1行に配された画素の前記第1及び第2光電変換部からの電荷が転送される第5半導体領域と、
    第2行に配された画素の前記第1及び第2光電変換部からの電荷が転送される第5半導体領域と、が同一の半導体領域であることを特徴とする請求項3または4に記載の撮像装置。
  9. 前記第3半導体領域および前記第4半導体領域から前記第5半導体領域への電荷の転送方向に直交する方向に沿って、前記第1活性領域と前記第3活性領域が並んでおり、
    且つ平面視で前記第3活性領域と前記コンタクトプラグは、前記第3半導体領域および前記第4半導体領域から前記第5半導体領域への電荷の転送方向に順に並んでいることを特徴とする請求項4乃至7のいずれか1項に記載の撮像装置。
  10. 前記コンタクトプラグが複数配されており、前記複数のコンタクトプラグは千鳥配置されていることを特徴とする請求項1乃至9のいずれか1項に記載の撮像装置。
  11. 前記コンタクトプラグが複数配されており、前記複数のコンタクトプラグの数は前記画素の数と等しいことを特徴とする請求項1乃至10のいずれか1項に記載の撮像装置。
  12. 前記コンタクトプラグが複数配されており、前記複数のコンタクトプラグの数は前記画素の数よりも少ないことを特徴とする請求項1乃至10のいずれか1項に記載の撮像装置。
  13. 前記第2転送トランジスタのゲート電極にオフ電圧を供給した状態で、前記第1転送トランジスタのゲート電極にオン電圧を供給し、その後、
    前記第1転送トランジスタのゲート電極および前記第2転送トランジスタのゲート電極に同時にオン電圧を供給することを特徴とする請求項1乃至12のいずれか1項に記載の撮像装置。
JP2015076378A 2015-04-02 2015-04-02 撮像装置 Active JP6532265B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015076378A JP6532265B2 (ja) 2015-04-02 2015-04-02 撮像装置
US15/085,780 US9659988B2 (en) 2015-04-02 2016-03-30 Image pickup apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015076378A JP6532265B2 (ja) 2015-04-02 2015-04-02 撮像装置

Publications (2)

Publication Number Publication Date
JP2016197644A JP2016197644A (ja) 2016-11-24
JP6532265B2 true JP6532265B2 (ja) 2019-06-19

Family

ID=57016100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015076378A Active JP6532265B2 (ja) 2015-04-02 2015-04-02 撮像装置

Country Status (2)

Country Link
US (1) US9659988B2 (ja)
JP (1) JP6532265B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029601A (ja) * 2017-08-03 2019-02-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP7353729B2 (ja) 2018-02-09 2023-10-02 キヤノン株式会社 半導体装置、半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3467013B2 (ja) * 1999-12-06 2003-11-17 キヤノン株式会社 固体撮像装置
JP4756839B2 (ja) * 2004-09-01 2011-08-24 キヤノン株式会社 固体撮像装置及びカメラ
JP2007095917A (ja) * 2005-09-28 2007-04-12 Matsushita Electric Ind Co Ltd 固体撮像装置
JP5517503B2 (ja) * 2009-06-24 2014-06-11 キヤノン株式会社 固体撮像装置
JP2011044887A (ja) * 2009-08-20 2011-03-03 Canon Inc 固体撮像装置
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
JP6039165B2 (ja) * 2011-08-11 2016-12-07 キヤノン株式会社 撮像素子及び撮像装置
JP5413481B2 (ja) * 2012-04-09 2014-02-12 株式会社ニコン 光電変換部の連結/分離構造、固体撮像素子及び撮像装置
JP2014112760A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像装置および電子機器
JP5813047B2 (ja) * 2013-04-26 2015-11-17 キヤノン株式会社 撮像装置、および、撮像システム。

Also Published As

Publication number Publication date
US9659988B2 (en) 2017-05-23
US20160293662A1 (en) 2016-10-06
JP2016197644A (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
US11019291B2 (en) Solid-state imaging device and imaging system
US20210335875A1 (en) Solid-state imaging element, manufacturing method, and electronic device
CN108878462B (zh) 摄像装置及照相机系统
US9985068B2 (en) Solid-state imaging device and manufacturing method therefor, and electronic apparatus
US9124833B2 (en) Solid-state imaging apparatus
US20080197387A1 (en) Solid-State imaging device and camera
JP5995457B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法。
JP6004665B2 (ja) 撮像装置、および撮像システム。
JP6351423B2 (ja) 撮像装置及び撮像システム
TW201316503A (zh) 固體攝像元件及電子機器
JP6238558B2 (ja) 撮像装置、および、撮像システム。
US8853756B2 (en) Array of pixels with good dynamic range
JP6012197B2 (ja) 撮像装置及び撮像装置の駆動方法
JP6532265B2 (ja) 撮像装置
JP7411894B2 (ja) 撮像装置
JP2005217302A (ja) 固体撮像装置
JP2021057885A (ja) 撮像装置およびその駆動方法
JP7198675B2 (ja) 固体撮像素子、その駆動回路および撮像装置
US20240259708A1 (en) Imaging device
WO2022196155A1 (ja) 撮像装置及びその駆動方法
JP2009110999A (ja) 固体撮像素子
JP4561651B2 (ja) 固体撮像素子
JP2009177009A (ja) 撮像装置及び固体撮像素子の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190521

R151 Written notification of patent or utility model registration

Ref document number: 6532265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151