JP6170967B2 - ハンダ相互接続パッド構造及びこれの製造方法 - Google Patents

ハンダ相互接続パッド構造及びこれの製造方法 Download PDF

Info

Publication number
JP6170967B2
JP6170967B2 JP2015122799A JP2015122799A JP6170967B2 JP 6170967 B2 JP6170967 B2 JP 6170967B2 JP 2015122799 A JP2015122799 A JP 2015122799A JP 2015122799 A JP2015122799 A JP 2015122799A JP 6170967 B2 JP6170967 B2 JP 6170967B2
Authority
JP
Japan
Prior art keywords
pad
passivation layer
conductive
layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015122799A
Other languages
English (en)
Other versions
JP2015181197A (ja
Inventor
ドーベンスペック、ティモニー、エイチ
サリバン、ティモニー、デー
Original Assignee
ウルトラテック インク
ウルトラテック インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウルトラテック インク, ウルトラテック インク filed Critical ウルトラテック インク
Publication of JP2015181197A publication Critical patent/JP2015181197A/ja
Application granted granted Critical
Publication of JP6170967B2 publication Critical patent/JP6170967B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05022Disposition the internal layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05557Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13007Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04955th Group
    • H01L2924/04953TaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、集積回路の分野に関し、更に具体的に卯ならば、本発明は、電流拡散(current spreader)パッドを有するハンダ相互接続パッド及び電流拡散パッドを有するハンダ相互接続パッドを製造する方法に関する。
集積回路の密度が増大されそして端子パッドの寸法が減少されてきたことに起因して、ハンダ相互接続のエレクトロマイグレーション効果が問題となってきている。ハンダ・パッドのエレクトロマイグレーション効果(導電性ワイヤ即ち配線導体内で金属が移動し、最終的にボイドを生じる効果)は、標準型のハンダ端子構造の相互作用及びこのような構造のうちの金属間化合物を形成するような材料により複雑にされそして制限される。錫の含有量が高く鉛を含まないハンダ材料を使用する最新の技術においては、エレクトロマイグレーションの寿命(エレクトロマイグレーションによる故障が生じるまでの時間)は、錫が集積回路チップ・パッドに使用される金属と反応して金属間化合物のダイナミック・マトリクスを形成するので、加熱プロセスの履歴に直接的に依存する。エレクトロマイグレーションの寿命は又、電流密度に固有的に依存する。金属間化合物が更に形成されると、電流密度が金属間化合物の領域で増大し、局部的な加熱を引き起こしこれが更に短いサイクルでの金属間化合物の形成を増大し、最終的に、エレクトロマイグレーションのボイド/高抵抗故障を生じる。
従って、上述の欠陥及び制限を解決することがこの分野で必要とされている。
本発明の第1の態様はハンダ相互接続パッド構造であり、この構造は、基板上に延びるように設けられた有機誘電体パッシベーション層と、有機誘電体パッシベーション層の上面に設けられた導電性電流拡散パッドと、導電性電流拡散パッド上に設けられ1つ以上の層を有する導電性ハンダ・バンプ・パッドと、導電性ハンダ・バンプ・パッド上に設けられ錫を含む導電性ハンダ・バンプとを有し、導電性電流拡散パッドは1つ以上の層を有し、導電性電流拡散パッドの1つ以上の層の少なくとも1つは、錫と金属間化合物を形成しない材料から成り、又は、導電性電流拡散パッドの1つ以上の層の少なくとも1つは、錫に対して拡散バリアとして働く材料でありそして導電性ハンダ・バンプ・パッドに隣接している。
本発明の第2の態様は方法でありこの方法は、(a)基板上に延びる有機誘電体パッシベーション層を形成するステップと、(b)ステップ(a)の後に、有機誘電体パッシベーション層の上面に導電性電流拡散パッドを形成するステップと、(c)ステップ(b)の後に、導電性電流拡散パッドの上面に1つ以上の層を有する導電性ハンダ・バンプ・パッドを形成するステップと、(d)ステップ(c)の後に、錫を含む導電性ハンダ・バンプを導電性ハンダ・バンプ・パッドの上に形成するステップとを含み、導電性電流拡散パッドは1つ以上の層を含み、導電性電流拡散パッドの1つ以上の層の少なくとも1つは、錫と金属間化合物を形成しない材料から成り、又は、導電性電流拡散パッドの1つ以上の層の少なくとも1つは、錫に対して拡散バリアとして働く材料でありそして導電性ハンダ・バンプ・パッドに隣接している。
従来のハンダ相互接続パッドの平面図である。 図1の線B−1Bに沿って得られた断面図である。 本発明の第1の実施例に従うハンダ相互接続パッドの平面図である。 図3の線2B−2Bに沿って得られた断面図である。 本発明の第2の実施例に従うハンダ相互接続パッドの平面図である。 図5の線3B−3Bに沿って得られた断面図である。 本発明の第3の実施例に従うハンダ相互接続パッドの平面図である。 図7の線4B−4Bに沿って得られた断面図である。 本発明の第4の実施例に従うハンダ相互接続パッドの平面図である。 図9の線5B−5Bに沿って得られた断面図である。 本発明に従う第1実施例である図4のハンダ相互接続パッドの上に形成されたハンダ・バンプの断面図である。 本発明に従う第2実施例である図6のハンダ相互接続パッドの上に形成されたハンダ・バンプの断面図である。 本発明に従う第3実施例である図8のハンダ相互接続パッドの上に形成されたハンダ・バンプの断面図である。 本発明に従う第4実施例である図10のハンダ相互接続パッドの上に形成されたハンダ・バンプの断面図である。 本発明の実施例に従う電流拡散層の断面図である。 本発明の実施例に従うハンダ相互接続の製造ステップを示すフローチャートである。
金属間化合物は、2つ以上の金属元素を含む固相化合物として定義され、そして任意選択的に構成元素のどれとも構造が異なる1つ以上の非金属分子を含む。金属の均質混合物である合金並びに例えば炭化物及び窒化物のような侵入型化合物は、この定義のもとでは除外される。錫と金属間化合物を形成する材料の例は、これらに必ずしも限定されないが、銅、ニッケル、金、プラチナ、アンチモン及びパラジウム・インジウムを含む。錫と金属間化合物を形成しない材料の例は、これらに必ずしも限定されないが、アルミニウム、チタン、タンタル及びタングステンである。
図1は従来のハンダ相互接続パッドの平面図であり、そして図2は図1の線1B−1Bに沿った断面図である。図1及び図2は、本発明の実施例により解決される問題を示している。図2において、基板1の上に形成されているのは、導電性ワイヤ即ち配線導体を含む1組の(全て示していないが)層間誘電体層である。層間誘電体層5は最上部の層間誘電体層であり、そしてワイヤ10は複数の層間誘電体層に含まれる1組のワイヤのうちの最上部のワイヤである。ワイヤ10及びこのワイヤ10により覆われていない層間誘電体層5(図示せず)の上に形成されているのは、誘電体パッシベーション層15である。この誘電体パッシベーション層15に形成されているのは、開口TV(端子バイア)である。誘電体パッシベーション層15の上面に形成されているのは、導電性端子パッド20である。開口TV内において、パッド20の領域がワイヤ10に物理的に且つ電気的に接触している。端子パッド20の上面に形成されているのは、有機誘電体パッシベーション層25である。又、有機誘電体パッシベーション層25は、誘電体パッシベーション層15のうち端子パッド20で覆われていない部分の上に形成されている。有機誘電体パッシベーション層25に形成されているのは、開口FV(最終バイア)である。有機誘電体パッシベーション層25は、開口FV内に凹状の側壁40を有する。有機誘電体パッシベーション層25の上面45及び側壁40上にそして開口FV内で露出されている端子パッド上に形成されているのは導電性のハンダ・バンプ・パッド30である。ハンダ・バンプ(図示せず)が、ハンダ・バンプ・パッド30の上面だけに物理的且つ電気的に接触するように形成される。
電流がワイヤ10から端子パッド20に流れるとき、電流は図2に示すように拡散即ち広がる。端子パッド20から電流はハンダ・バンプ・パッド30に流れ込む。ハンダ・バンプ(図示せず)をリフローすること若しくはワイヤ10からハンダ・バンプへ電流を流すこと等による加熱の前は、電流は、ハンダ・バンプ・パッド30の全面に亘って拡散し即ち広がりそして電流密度は比較的一様である。しかしながら、加熱後は、電流の拡散即ち広がりは、開口TVの面積よりも大きく且つ開口FVの面積よりも小さい電流拡散領域35に制限される。ハンダ・バンプ・パッド30のうち開口TVの縁を過ぎる領域(即ち、開口TVの縁とハンダ・バンプ・パッドの縁との間の領域)には、非常にわずかの電流しか流れない。これは、ハンダ・バンプ・パッド30の金属とこのハンダ・バンプ・パッド上に形成されているハンダ・バンプ(図示せず)材料の間の反応により生じる。これらの反応は、ハンダ・バンプ・パッドとして最初に付着された純粋の金属よりも導電度が低い金属間化合物を形成する。金属間化合物はハンダ・バンプ・パッドの長さに沿って形成され、特に有機誘電体パッシベーション層25の上面45及び凹状の側壁40の間の尖端部で生じる。加熱は、ハンダ・バンプのリフローの間に、テストの間に、そして図1及び図2に示されている端子構造を含む集積回路の通常の動作の間に生じ得る。
本発明の実施例は、電流拡散、金属間化合物の形成及び尖端部について検討する。
図3は、本発明の第1実施例に従うハンダ相互接続パッドの平面図であり、そして図4は図3の線2B−2Bに沿った断面図である。基板100の上に形成されているのは、導電性ワイヤを含む1組の(全ては示されていない)層間誘電体層である。層間誘電体層105の上に形成されているのは、導電性ワイヤ110である。層間誘電体層105は、基板100上の1組の層間誘電体層のうちの最上部の層間誘電体層であり、そしてワイヤ110は、1組のワイヤが対応する層間誘電体層に形成されている場合の最上部のワイヤである。ワイヤ110は、誘電体層105内に形成されている。誘電体層105の上面がワイヤ110の上面と同じ平面になる領域(図示せず)が存在する。ワイヤ110の上面(そしてこのワイヤ110により覆われていない層間誘電体層の部分(図示せず))の上に形成されるのは、誘電体パッシベーション層115である。誘電体パッシベーション層115に形成されているのは開口TVである。誘電体パッシベーション層115の上面に形成されているのは、導電性端子パッド120である。開口TV内において、パッド120の領域がワイヤ110に物理的に且つ電気的に接触している。端子パッド120の上面に形成されているのは、有機誘電体パッシベーション層125である。又、有機誘電体パッシベーション層125は、誘電体パッシベーション層115のうち端子パッド120により覆われていない部分の上面にも形成されている。有機誘電体パッシベーション層125に形成されているのは開口FVである。有機誘電体パッシベーション層125は開口FV内に凹状の側壁140を有する。導電性電流拡散パッド(current spreading pad)130Aが、有機誘電体パッシベーション層125の上面145及び側壁140と、開口FV内で露出されている端子パッド120の領域上とに形成されている。開口FV内において、電流拡散パッド130Aの領域は,端子パッド120に物理的に且つ電気的に接触している。電流拡散パッド130A上に形成されているのは、導電性ハンダ・バンプ・パッド130Bである。ハンダ・バンプ・パッド130Bは、電流拡散パッド130Aに物理的に且つ電気的に接触している。ハンダ・バンプは、ハンダ・バンプ・パッド130Bの上面だけにこれに物理的に且つ電気的に接触するように形成される。ハンダ・バンプは図11に示されている。
1つの実施例において、ワイヤ110は銅を含む。1つの実施例においてワイヤ110は、銅のコアと、このコアの底面及び側面に形成された窒化タンタルと、窒化タンタル層上に形成されたタンタル層とを含む。1つの実施例において、誘電体パッシベーション層
115は、無機誘電体材料を含むことができる。1つの例において、誘電体パッシベーション層115は、第1番目に形成された二酸化シリコン層の上面に第2番目に形成された窒化シリコン層を含む。1つの例において、端子パッド120は、アルミニウムを含む。1つの例において、有機誘電体層125はポリイミドを含む。1つの例において、電流拡散パッド130Aは、アルミニウムを含む。1つの例において、図15に示されているように、電流拡散パッド130Aは、下側保護層及び上側保護層の間の銅層、ニッケル層、銅の層とニッケルの層の複合層、若しくは銅及びニッケルの混合物を含む。下側保護層及び上側保護層は、ハンダ・バンプ(図11参照)の金属と電流拡散パッド130Aのコアの金属との間で金属間化合物が形成されるのを形成を防止する。1つの例において、ハンダ・バンプ・パッド130Bは、銅及びニッケルの混合物、ニッケルのみ、銅のみ、若しくは銅及び金の混合物を含む。電流拡散パッド130Aまたはハンダ・バンプ130Bあるいはその両方が2つの金属の混合物である場合には、これらは、同時に付着され若しくは同時にメッキされる。
導電性電流拡散パッドは、
アルミニウム層から成る第1構造と、
ニッケル層と、このニッケル層及び導電性ハンダ・バンプ・パッドの間に配置され錫に対する拡散バリアとして働く拡散バリア層とを含む第2構造と、
銅層と、この銅層及び導電性ハンダ・バンプ・パッドの間に配置され錫に対する拡散バリアとして働く拡散バリア層とを含む第3構造と、
ニッケル及び銅の混合層と、この混合層及び導電性ハンダ・バンプ・パッドの間に配置され、錫に対する拡散バリアとして働く拡散バリア層とを含む第4構造と、
ニッケル層及び銅層から成る層と、この層及び導電性ハンダ・バンプ・パッドの間に配置され錫に対する拡散バリアとして働く拡散バリア層とを含む第5構造とのうちいずれかの構造を有する。
導電性電流拡散パッドは、
拡散バリア層及びアルミニウム層を有し、このアルミニウム層が拡散バリア層及び導電性ハンダ・バンプ・パッドの間に配置されている第6構造と、
第1拡散バリア層、ニッケル層及び錫に対する拡散バリアとして働く第2拡散バリア層を有し、ニッケル層は第1拡散バリア層及び第2拡散バリア層の間にあり、第2拡散バリア層がニッケル層及びハンダ・バンプ・パッドの間に配置されている第7構造と、
第1拡散バリア層、銅層及び錫に対する拡散バリアとして働く第2拡散バリア層を有し、銅層は第1拡散バリア層及び第2拡散バリア層の間にあり、第2拡散バリア層が銅層及びハンダ・バンプ・パッドの間に配置されている第8構造と、
第1拡散バリア層、ニッケル及び銅の混合層及び錫に対する拡散バリアとして働く第2拡散バリア層を有し、混合層は第1拡散バリア層及び第2拡散バリア層の間にあり、第2拡散バリア層が混合層及びハンダ・バンプ・パッドの間に配置されている第9構造と、
第1拡散バリア層、ニッケル層、銅層及び錫に対する拡散バリアとして働く第2拡散バリア層を有し、ニッケル層及び銅層は第1拡散バリア層及び第2拡散バリア層の間にあり、第2拡散バリア層が銅層層及びハンダ・バンプ・パッドの間に配置されている第10構造とのうちいずれかの構造を有する。
ワイヤ110から端子パッド120に電流が流れるとき、電流は図4に示すように広がる即ち拡散する。端子パッドから、電流は、電流拡散パッド130Aに流れる。電流拡散パッド130Aから、電流はボール限定金属のハンダ・バンプ・パッド130Bに流れる。例えばハンダ・バンプ(図示せず)をリフローすること又はワイヤ110からハンダ・バンプへ電流を流すことのような加熱の前では、電流は広がり即ち拡散し、そして電流密度は、開口FVの領域よりも大きい電流拡散即ち広がり領域150として示されているようにハンダ・バンプ・パッド130Bの全表面に沿って比較的一様である。加熱後も電流の広がり即ち拡散の領域は同じに留まる。その理由は、ハンダ・バンプ・パッド130Bの金属がハンダ・バンプの金属と反応して錫の金属間化合物を形成したとしても、錫と金属間化合物を形成しない電流拡散層中に含まれる金属若しくは電流拡散パッド130Aの上側保護層が、電流拡散パッド130Aのコアの金属とハンダ・バンプ(図11参照)の金属との間に金属間化合物が形成されるのを防止するからである。電流拡散パッドのコアが、要求される電流を流すに十分なほど厚く、そして上側及び下側保護層がワイヤ110及びハンダ・バンプ(図11)の間の直列抵抗を殆ど増加しないほどに薄い限り、本発明の実施例のハンダ相互接続構造は、従来の構造よりも耐エレクトロマイグレーション特性が増大する(例えば、従来よりも更に一様な電流が流れそして平均故障時間が長い)。電流拡散パッド130A及びハンダ・バンプ・パッド130Bを流れる電流に対する尖鋭部効果(cuspingeffect)は、従来技術の構造におけるほど大きくない。その理由は、電流拡散パッド130Aが、尖鋭部を通りハンダ・バンプ・パッド130Bの縁に向う、非反応であってかくして低抵抗金属を与えるからである。更に、ハンダ・バンプ・パッド130Bは、従来技術の構造よりも薄くされることができ、この結果、特にハンダ・バンプ・パッドの金属が錫に対して金属間化合物を生成する場合には、その抵抗を減少する。
図2の矢印により示されている電流の流れる方向に対する抵抗は、種々な導電性構造の厚さに正比例し、そして同じ構造の(図1参照)面積に反比例する。相互接続構造の故障は、電流の減少、抵抗の増大若しくは開回路として表される。
ハンダ・バンプ・パッド130Bの外縁部は電流拡散パッド130Aの外縁部を通り過ぎて延びるとして示されているが、これの代わりに、電流拡散パッド130Aの外縁部はハンダ・バンプ・パッド130Bの外縁部を通り過ぎて延びてもよく、又は電流拡散パッド130Aの外縁部の側壁及びハンダ・バンプ・パッド130Bの外縁部の側壁は互いに一致してもよい。開口TVは円形として示されているが、点線で示されているように多角形(例えば正方形、長方形)であってもよい。
図5は、本発明の第2の実施例に従うハンダ相互接続パッドの平面図であり、図6は、図5の線3B−3Bに沿った断面図である。本発明の第2の実施例は、端子パッド120(図3及び図4)が存在しておらず、従って電流拡散パッド130Aの領域がワイヤ110に物理的に且つ電気的に接触している点を除いて本発明の第1の実施例と同様である。ハンダ・バンプは、ハンダ・バンプ・パッド130Bの上面だけに物理的に且つ電気的に接触して形成される。ハンダ・バンプは図12に示されている。
図7は、本発明の第3の実施例に従うハンダ相互接続パッドの平面図であり、そして図8は図7の線4B−4Bに沿った断面図である。本発明の第3の実施例は、有機誘電体パッシベーション層125が、凹面形状の側壁140(図4)の代わりに、反曲線(S字のように凹面と凸面がある線形)形状の側壁165を開口FV内に有していることを除いて同様である。反曲線形状は、第1の端部に凸状部を有し、そしてこれと反対側の第2端部に凹状部を有する。側壁165の凸状部は、有機誘電体パッシベーション層125の上面145に隣接する。側壁165の凹状部は、端子パッド120に隣接する。側壁165の反曲線形状は、ハンダ・バンプ・パッドの外縁部に近接するハンダ・バンプ・パッドの領域に大きな電流を流すことができる。その結果、図8の電流拡散パッド130Aの領域にあるハンダ・バンプ・パッド130Bにおける電流密度は、図4の電流拡散パッド130Aの領域にあるハンダ・バンプ・パッド130Bにおける電流密度よりも更に一様である。ハンダ・バンプは、ハンダ・バンプ・パッド130Bの上面のみに物理的に且つ電気的に接触して形成される。ハンダ・バンプは図13に示されている。
図9は、本発明の第4の実施例に従うハンダ相互接続パッドの平面図であり、そして図10は図9の線5B−5Bに沿った断面図である。本発明の第4の実施例は、端子パッド120が設けられていない点を除いて本発明の第3実施例と同様であり、その結果電流拡散パッド130Aは、ワイヤ110に物理的に且つ電気的に接触している。ハンダ・バンプは、ハンダ・バンプ・パッド130Bの上面のみに物理的に且つ電気的に接触して設け
られる。ハンダ・バンプは図14に示されている。
図11,図12,図13及び図14は、図4,図6,図8及び図8の本発明の実施例のハンダ・バンプ・パッド130Bの上にハンダ・バンプ170が設けられているハンダ相互接続パッドの断面を示す。図11,図12,図13及び図14において、ハンダ・バンプ170は、ハンダ・バンプ・パッド130Bの上に形成されている。1つの例において、ハンダ・バンプ170は、鉛だけで構成され、錫だけで構成され、鉛及び錫の混合物で構成され、錫及び銀の混合物で構成され、錫及び銅の混合物で構成され、又は錫、銀及び銅の混合物で構成される。
本発明の第1の実施例において、電流拡散パッド130Aは、第1番目に形成されたチタン層、第2番目に形成された窒化チタン層、第3番目に形成されたアルミニウム層、第4番目に形成されたチタン層及び第5番目に形成された窒化チタンを有し、ハンダ・バンプ・パッド130Bは、同時に付着されたニッケル及び銅、又は第1番目に形成されたニッケル層及び第2番目に形成された銅層のいずれかであり、そしてハンダ・バンプ170は、錫及び銀の混合物である。チタン及び窒化チタンは、例えばスパッタリング若しくは蒸着により付着される。アルミニウム、ニッケル、銅、錫及び銀は、別々に蒸着され若しくはメッキされる。銅が付着されると、金の薄い層が銅層の上面に付着される。金の層は、銅がメッキされる場合には必要でない。
本発明の第2の実施例において、電流拡散パッド130Aは、第1番目に形成されたタンタル層、第2番目に形成された窒化タンタル層、第3番目に形成された銅層、第4番目に形成されたタンタル層及び第5番目に形成された窒化タンタル層を有し、ハンダ・バンプ・パッド130Bは、同時に付着されたニッケル及び銅、又は第1番目に形成されたニッケル層及び第2番目に形成された銅層のいずれかであり、そしてハンダ・バンプ170は、錫及び銀の混合物である。タンタル及び窒化タンタルは、スパッタリング若しくは蒸着により付着される。ニッケル、銅、錫及び銀は、別々に蒸着若しくはメッキされる。銅が付着されると、この銅層の上面に金の薄層が付着される。金の層は、銅がメッキされる場合には必要でない。
本発明の第3の実施例において、電流拡散パッド130Aは、第1番目に形成されたチタン層、第2番目に形成された窒化チタン層、第3番目に形成されたニッケル層、第4番目に形成されたチタン層及び第5番目に形成されたタングステン層を有し、ハンダ・バンプ・パッド130Bは、同時に付着されたニッケル及び銅、又は第1番目に形成された銅層及び第2番目に形成されたニッケル層のいずれかであり、そしてハンダ・バンプ170は、錫及び銀の混紡物である。チタン、窒化チタン及びタングステンはスパッタリング若しくは蒸着により付着される。ニッケル、銅、錫及び銀は別々に蒸着若しくはメッキされる。第4番目に形成されたチタン層及び第5番目に形成されたタングステン層の代わりに同時に付着されたチタン及びタングステンが使用され得る。銅が付着される場合、金の薄層が銅層の上面に付着される。銅がメッキされる場合には金層は必要でない。
図15は、本発明の実施例に従う電流拡散パッドの断面図である。図15において、電流拡散パッド130A及びハンダ・バンプ・パッド130Bが示されている。電流拡散パッド130Aは、導電性コア層175並びに任意選択的な導電性下側保護層185及び導電性上側保護層180を含む。上側保護層180及び下側保護層185のそれぞれは、2つ以上の層、2つ以上の導電性材料の混合物若しくは単一材料層のいずれかから成る。導電性コア層175がハンダ・バンプ170に対して非反応性である場合は(図11,図12,図13及び図14参照)、上側保護層180を省略することができる。導電性コア層175が端子パッド120に対して非反応性である場合には(図11及び図13参照)、下側保護層185を省略することができる。端子パッドが存在せずそして導電性コア層が
ワイヤ110に対して非反応性である場合には、下側保護層185を省略することができる。下側保護層185は、銅に対する拡散バリア又は接着強化層あるいはその両方をして働く。
上側保護層及び下側保護層が使用される場合、これらの層は拡散バリアとして働いてしばしば導電性コア層175よりも抵抗値が高くなるので、これらの層は抵抗値を減少するためにできるだけ薄くされしかも拡散バリアとして働くことが望ましい。1つの例において、電流拡散層の厚さが約1ミクロン及び約2ミクロンの間である場合には、上側保護層及び下側保護層のそれぞれの厚さは、約25nm及び約75nmの間である。
上述のように、ハンダ・バンプ・パッド130Bは、単層(1つ以上の材料を含むことができる)又は2層、即ち図15において点線により示されているように下側層190及び上側層195のいずれかから成る。代替構造として、上側保護層180は、電流拡散パッド130Aの一部としてではなくハンダ・バンプ・パッド130Bの一部として形成されることができる。
本発明の実施例において、ハンダ・バンプ・パッド130Bの材料は、ハンダ・バンプの材料と反応して金属間化合物を形成し、一方(1)電流拡散層の材料は、ハンダ・バンプの材料と反応せず、又は(2)電流拡散層の材料がハンダ・バンプの材料と反応する場合には、反応及び金属間化合物の形成を防止するために保護層が電流拡散パッド及びハンダ・バンプ・パッドの間に形成される。保護層は、ハンダ・バンプからの原子(特に錫)が電流拡散パッド内に拡散すること並びに電流拡散パッドの原子がハンダ・バンプ・パッド内に拡散することを防止する拡散バリアとして働く。
図16は、本発明の実施例に従うハンダ相互接続を製造する工程を示す流れ図である。ステップ200において、基板上の1組の配線レベルのうちの最上部の配線レベル110が形成される。ステップ205において、最上部の配線レベルを覆って誘電体パッシベーション層115が形成される。ステップ210において、開口TVが、誘電体パッシベーション層115に形成されて、この開口TVの底部に最上部の配線レベルのワイヤ即ち配線導体110の上面を露出する。
次に製造工程は、ステップ215若しくはステップ220に進む。ステップ215において、開口TV内に露出されているワイヤ即ち配線導体110の上面の上と、開口TV内の誘電体パッシベーション層115の側壁と、開口TVの縁部に隣接する誘電体パッシベーション層115の上面の上とに導電性端子パッド120が形成される。ステップ215の次にステップ220が行われる。
ステップ220において、(1)もしもステップ215が行われた場合には、有機誘電体パッシベーション層125が、端子パッド120の上とこの端子パッド120により覆われていない誘電体パッシベーション層115の上とに形成され、又は(2)もしもステップ215が行われなかった場合には、有機誘電体パッシベーション層125が、誘電体パッシベーション層115の上と開口TV内に露出されているワイヤ即ち配線導体110の上とに形成される。
次にステップ225において、開口FVが、有機誘電体パッシベーション層125にエッチングにより形成される。(1)もしもステップ215が行われるならば、端子パッド120の上面の一部の領域が開口FVの底部に露出され、又は(2)もしもステップ215が行われないならば、開口TV内に以前に露出されたワイヤ即ち配線導体110の上面及び開口TVを囲む誘電体パッシベーション層115の上面の領域が露出される。1つの例において、開口FVは、有機誘電体層パッシベーション層125の上にパターン化され
たフォトレジスト層を形成し、そして溶剤を使用するウエット・エッチングを使用して有機誘電体パッシベーション層125を等方性エッチングすることにより形成される。等方性エッチングは、図4,図6,図11及び図12に示されているように、開口TVの凹状の側壁を形成し、そして有機誘電体パッシベーション層125の上面及び側壁の間の境界に尖端部を形成する。次いで、有機誘電体パッシベーション層125は加熱若しくは紫外線により硬化される。
次いでこの方法のプロセスは、ステップ230若しくはステップ235に進む。ステップ230において、尖端部が除去され、側壁の形状は凹状から反曲線形状に変更され、この反曲線形状においては、この反曲線形状の凸状部分は、有機誘電体パッシベーション層125の上面に隣接する。2つの例において、尖端部を除去即ち丸みを持たせることはフォトレジストが除去された後のスパッタリング・プロセスにより行われる。本発明の方法は、ステップ230の次にステップ235に進む。
ステップ235において、導電性電流拡散パッド130Aが形成される。ステップ215が行われた場合には、ステップ235において、電流拡散パッド130Aが、開口TV内に露出されている端子パッド120の上面と、開口FV内にある有機誘電体パッシベーション層125の側壁と、開口TVに隣接する有機誘電体パッシベーション層125の上面とに形成される。もしもステップ215が行われないならば、ステップ235において、電流拡散パッド130Aが、開口TV内に露出されているワイヤ110の上面と、有機誘電体パッシベーション層125に設けた開口FV内に露出されている誘電体パッシベーション層115の領域と、有機誘電体パッシベーション層125の開口FVの側壁と、開口FVに隣接する有機誘電体層125の上面とに形成される。本発明の方法は、ステップ235からステップ240に進む。
ステップ240において、ハンダ・バンプ・パッド130Bが、電流拡散パッド130Aの上に形成される。次いでステップ245において、ハンダ・バンプ170がハンダ・バンプ・パッド130Bの上に形成される。ハンダ・バンプ・パッド130Bの形成の間若しくは形成の後に、ハンダ・バンプ・パッド130Bの一部若しくは全てが、ハンダ・バンプ170と反応して、反応していない端子パッドの抵抗率よりも高い抵抗率を有する金属間化合物を形成する。電流拡散パッド若しくは電流拡散パッドの少なくとも1つの層は、ハンダ・バンプと反応せず、そして金属間化合物を形成しない。
本発明の上記実施例は、本発明の理解を助けるためのものである。本発明は上述の特定な実施例に限定されるものではなく、本発明の精神から逸脱することなく、種々な修正及び変更が可能であることは当業者において明らかであろう。
100 基板
105 層間誘電体層
110 ワイヤ
115 誘電体パッシベーション層
120 導電性端子パッド
125 有機誘電体パッシベーション層
130A 電流拡散パッド
130B ハンダ・バンプ・パッド
140 側壁
145 上面
170 ハンダ・バンプ

Claims (4)

  1. 基板上に延びるように設けられた有機誘電体パッシベーション層と、
    前記有機誘電体パッシベーション層の上面に設けられた導電性電流拡散パッドと、
    前記導電性電流拡散パッド上に設けられ1つ以上の層を有する導電性ハンダ・バンプ・パッドと、
    前記導電性ハンダ・バンプ・パッド上に設けられ錫を含む導電性ハンダ・バンプと、を備え、
    前記導電性電流拡散パッドは1つ以上の層を有し、前記導電性電流拡散パッドの前記1つ以上の層の少なくとも1つは、錫と金属間化合物を形成しない材料から成り、又は、前記導電性電流拡散パッドの前記1つ以上の層の少なくとも1つは、錫に対して拡散バリアとして働く材料でありそして前記導電性ハンダ・バンプ・パッドに隣接し、
    前記基板に設けられた層間誘電体層内の導電性ワイヤと、
    前記導電性ワイヤの上面の一部を露出する第1開口を有し、前記層間誘電体層の上面及び前記ワイヤの前記一部以外の上面に設けられた誘電体パッシベーション層と、を備え、
    前記有機誘電体パッシベーション層は、前記導電性ワイヤの前記露出された一部を露出する第2開口を有し、前記第1開口を囲む前記誘電体パッシベーション層は前記第2開口内にあり、
    前記導電性電流拡散パッドは、前記第1開口内に露出された前記導電性ワイヤの前記露出された一部に物理的に且つ電気的に接触し、前記誘電体パッシベーション層のうち前記第1開口を囲む領域に物理的に接触し、そして前記有機誘電体パッシベーション層の上面及び前記第2開口の側壁に物理的に接触し、
    前記有機誘電体パッシベーション層の前記第2開口の側壁のうち、前記有機誘電体パッシベーション層の上面に隣接する上側領域は凸状であり、前記第2開口の側壁のうち、前記誘電体パッシベーション層に隣接する下側領域は凹状であり、
    前記導電性電流拡散パッドは、アルミニウム層を含む、構造。
  2. 前記導電性ワイヤは銅である、請求項に記載の構造。
  3. (a)基板上に延びる有機誘電体パッシベーション層を形成するステップと、
    (b)ステップ(a)の後に、前記有機誘電体パッシベーション層の上面に導電性電流拡散パッドを形成するステップと、
    (c)ステップ(b)の後に、前記導電性電流拡散パッドの上面に1つ以上の層を有する導電性ハンダ・バンプ・パッドを形成するステップと、
    (d)ステップ(c)の後に、錫を含む導電性ハンダ・バンプを前記導電性ハンダ・バンプ・パッドの上に形成するステップと、を含み、
    前記導電性電流拡散パッドは1つ以上の層を含み、前記導電性電流拡散パッドの前記1つ以上の層の少なくとも1つは、錫と金属間化合物を形成しない材料から成り、又は、前記導電性電流拡散パッドの前記1つ以上の層の少なくとも1つは、錫に対して拡散バリアとして働く材料でありそして前記導電性ハンダ・バンプ・パッドに隣接し、
    前記ステップ(a)の前に、
    前記基板上の層間誘電体層内に導電性ワイヤを形成するステップと、
    前記導電性ワイヤの上面及び前記層間誘電体層の上面に誘電体パッシベーション層を形成するステップと、
    前記誘電体パッシベーション層に、前記導電性ワイヤの一部を露出する第1開口を形成するステップと、を行い、そして
    前記ステップ(a)と前記ステップ(b)との間に、前記有機誘電体パッシベーション層に第2開口を形成するステップを行い、
    前記導電性ワイヤの上面の中央領域は前記第1開口内にあり、そして前記第1開口を取り囲む前記誘電体パッシベーション層の領域は前記第2開口内にあり、
    前記導電性電流拡散パッドは、前記第1開口内の前記導電性ワイヤの上面に物理的に且つ電気的に接触し、前記第2開口内に位置する前記第1開口を取り囲む前記誘電体パッシベーション層に物理的に接触し、そして前記第2開口の縁に隣接する前記有機誘電体パッシベーション層の上面に物理的に接触し、
    前記第2開口を形成するステップは、
    前記有機誘電体パッシベーション層の上面に設けられたパターン化されたフォトマスクを介して前記有機誘電体パッシベーション層を等方性エッチングするステップと、
    前記フォトマスクを除去するステップと、
    前記有機誘電体パッシベーション層の上面及び前記側壁をスパッタリングするステップと、を含み、
    前記有機誘電体パッシベーション層の前記第2開口の側壁のうち、前記有機誘電体パッシベーション層の上面に隣接する上側領域は凸状であり、前記第2開口の側壁のうち、前記誘電体パッシベーション層に隣接する下側領域は凹状であり、
    前記導電性電流拡散パッドは、アルミニウム層を含む、方法。
  4. 前記導電性ワイヤは銅である、請求項に記載の方法。
JP2015122799A 2008-02-15 2015-06-18 ハンダ相互接続パッド構造及びこれの製造方法 Expired - Fee Related JP6170967B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/032,158 2008-02-15
US12/032,158 US7868453B2 (en) 2008-02-15 2008-02-15 Solder interconnect pads with current spreading layers

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010546869A Division JP5800506B2 (ja) 2008-02-15 2009-02-11 ハンダ相互接続パッドの製造方法

Publications (2)

Publication Number Publication Date
JP2015181197A JP2015181197A (ja) 2015-10-15
JP6170967B2 true JP6170967B2 (ja) 2017-07-26

Family

ID=40954345

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010546869A Expired - Fee Related JP5800506B2 (ja) 2008-02-15 2009-02-11 ハンダ相互接続パッドの製造方法
JP2015122799A Expired - Fee Related JP6170967B2 (ja) 2008-02-15 2015-06-18 ハンダ相互接続パッド構造及びこれの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010546869A Expired - Fee Related JP5800506B2 (ja) 2008-02-15 2009-02-11 ハンダ相互接続パッドの製造方法

Country Status (5)

Country Link
US (4) US7868453B2 (ja)
JP (2) JP5800506B2 (ja)
KR (1) KR101456321B1 (ja)
TW (1) TWI423413B (ja)
WO (1) WO2009102742A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868453B2 (en) 2008-02-15 2011-01-11 International Business Machines Corporation Solder interconnect pads with current spreading layers
US7952203B2 (en) * 2008-08-29 2011-05-31 Intel Corporation Methods of forming C4 round dimple metal stud bumps for fine pitch packaging applications and structures formed thereby
US8492896B2 (en) * 2010-05-21 2013-07-23 Panasonic Corporation Semiconductor apparatus and semiconductor apparatus unit
US8268716B2 (en) * 2010-09-30 2012-09-18 International Business Machines Corporation Creation of lead-free solder joint with intermetallics
JP5716412B2 (ja) * 2011-01-24 2015-05-13 セイコーエプソン株式会社 波長可変干渉フィルター、光モジュール、及び光分析装置
US8580672B2 (en) * 2011-10-25 2013-11-12 Globalfoundries Inc. Methods of forming bump structures that include a protection layer
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US20130256873A1 (en) * 2012-04-03 2013-10-03 Nvidia Corporation System, method, and computer program product for preparing a substrate post
JP6015240B2 (ja) * 2012-08-24 2016-10-26 Tdk株式会社 端子構造及び半導体素子
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
JP6015239B2 (ja) * 2012-08-24 2016-10-26 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
JP6225414B2 (ja) * 2012-11-16 2017-11-08 セイコーエプソン株式会社 半導体装置
KR102084696B1 (ko) * 2013-01-23 2020-03-05 삼성디스플레이 주식회사 표시장치용 박막 증착 장치, 표시장치의 박막 증착용 마스크 유닛, 표시장치 및 그 제조방법
US20150048502A1 (en) * 2013-08-14 2015-02-19 International Business Machines Corporation Preventing misshaped solder balls
TWI655727B (zh) 2014-06-17 2019-04-01 恆勁科技股份有限公司 封裝基板及包含該封裝基板的覆晶封裝電路
TWI572436B (zh) * 2014-12-19 2017-03-01 中原大學 一種銲接結構及其製造方法
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
CN109075186B (zh) 2015-12-15 2023-09-05 谷歌有限责任公司 超导凸起接合件
JP6680705B2 (ja) * 2017-02-10 2020-04-15 キオクシア株式会社 半導体装置及びその製造方法
US10420211B2 (en) * 2017-08-09 2019-09-17 Advanced Semiconductor Engineering, Inc. Semiconductor package device
US11183472B2 (en) * 2017-11-28 2021-11-23 Sony Semiconductor Solutions Corporation Semiconductor device and manufacturing method of semiconductor device for improving solder connection strength
JP7131155B2 (ja) * 2018-07-18 2022-09-06 サンケン電気株式会社 半導体装置
US10879200B2 (en) 2018-10-31 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall spacer to reduce bond pad necking and/or redistribution layer necking
US11476214B2 (en) 2018-10-31 2022-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall spacer to reduce bond pad necking and/or redistribution layer necking
US12015105B2 (en) 2020-01-16 2024-06-18 Rochester Institute Of Technology Capacitive control of electrostatic field effect optoelectronic device
KR102520106B1 (ko) * 2020-07-06 2023-04-12 스테코 주식회사 반도체 소자용 범프 구조물
US20220328435A1 (en) * 2021-04-08 2022-10-13 Mediatek Inc. Semiconductor package and manufacturing method thereof

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136338A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体装置
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
JPH09129647A (ja) * 1995-10-27 1997-05-16 Toshiba Corp 半導体素子
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
JPH10163188A (ja) * 1996-11-27 1998-06-19 Hitachi Chem Co Ltd 半導体装置及びその製造法
US6251528B1 (en) * 1998-01-09 2001-06-26 International Business Machines Corporation Method to plate C4 to copper stud
US6187680B1 (en) 1998-10-07 2001-02-13 International Business Machines Corporation Method/structure for creating aluminum wirebound pad on copper BEOL
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
KR100394030B1 (ko) 2001-01-15 2003-08-06 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6689680B2 (en) * 2001-07-14 2004-02-10 Motorola, Inc. Semiconductor device and method of formation
US6740427B2 (en) * 2001-09-21 2004-05-25 Intel Corporation Thermo-mechanically robust C4 ball-limiting metallurgy to prevent failure due to die-package interaction and method of making same
US6782897B2 (en) * 2002-05-23 2004-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of protecting a passivation layer during solder bump formation
US6960828B2 (en) * 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
JP4037711B2 (ja) * 2002-07-26 2008-01-23 株式会社東芝 層間絶縁膜内に形成されたキャパシタを有する半導体装置
US6617690B1 (en) 2002-08-14 2003-09-09 Ibm Corporation Interconnect structures containing stress adjustment cap layer
US6794284B2 (en) 2002-08-28 2004-09-21 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using disilazanes
US7007258B2 (en) 2003-06-13 2006-02-28 Sun Microsystems, Inc. Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout
TW200603698A (en) * 2004-04-13 2006-01-16 Unitive International Ltd Methods of forming solder bumps on exposed metal pads and related structures
NO321381B1 (no) 2004-07-22 2006-05-02 Thin Film Electronics Asa Elektrisk viaforbindelse og tilknyttet kontaktanordning samt fremgangsmate til deres fremstilling
JP2006140193A (ja) * 2004-11-10 2006-06-01 Sony Corp 半導体装置およびその製造方法
US7361993B2 (en) 2005-05-09 2008-04-22 International Business Machines Corporation Terminal pad structures and methods of fabricating same
DE102006001254B4 (de) * 2005-11-30 2015-03-19 Globalfoundries Inc. Verfahren zur Herstellung von Lotkugeln mit einer stabilen Oxidschicht durch Steuern der Aufschmelzumgebung
US7947978B2 (en) * 2005-12-05 2011-05-24 Megica Corporation Semiconductor chip with bond area
TWI264788B (en) * 2005-12-22 2006-10-21 Advanced Semiconductor Eng Chip structure and chip manufacturing process
US7863183B2 (en) 2006-01-18 2011-01-04 International Business Machines Corporation Method for fabricating last level copper-to-C4 connection with interfacial cap structure
KR100859641B1 (ko) * 2006-02-20 2008-09-23 주식회사 네패스 금속간 화합물 성장을 억제시킨 솔더 범프가 형성된 반도체칩 및 제조 방법
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7868453B2 (en) 2008-02-15 2011-01-11 International Business Machines Corporation Solder interconnect pads with current spreading layers

Also Published As

Publication number Publication date
KR101456321B1 (ko) 2014-11-03
TW201001660A (en) 2010-01-01
US20130105971A1 (en) 2013-05-02
WO2009102742A1 (en) 2009-08-20
KR20100123840A (ko) 2010-11-25
US7868453B2 (en) 2011-01-11
US8669660B2 (en) 2014-03-11
US20110006421A1 (en) 2011-01-13
US20120126405A1 (en) 2012-05-24
US8138602B2 (en) 2012-03-20
JP2011512679A (ja) 2011-04-21
JP2015181197A (ja) 2015-10-15
US20090206479A1 (en) 2009-08-20
JP5800506B2 (ja) 2015-10-28
TWI423413B (zh) 2014-01-11
US8338947B2 (en) 2012-12-25

Similar Documents

Publication Publication Date Title
JP6170967B2 (ja) ハンダ相互接続パッド構造及びこれの製造方法
KR100354596B1 (ko) 알루미늄 콘택트 형성 방법 및 집적 회로 구조체
JP5512082B2 (ja) 半導体装置の製造方法及び半導体装置
JP4704679B2 (ja) 半導体素子のアンダーバンプ金属
TWI313492B (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US8022543B2 (en) Underbump metallurgy for enhanced electromigration resistance
US7091616B2 (en) Semiconductor device having a leading wiring layer
US20080251927A1 (en) Electromigration-Resistant Flip-Chip Solder Joints
TWI296832B (en) Bump structures and methods for forming solder bumps
US8242012B2 (en) Integrated circuit structure incorporating a conductor layer with both top surface and sidewall passivation and a method of forming the integrated circuit structure
US8394713B2 (en) Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer
KR20070096016A (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
CN102194760A (zh) 半导体结构及形成半导体装置的方法
JP2008505506A (ja) 信頼性の向上した銅被膜のための接続パッド構造およびその製造方法
US20130256876A1 (en) Semiconductor package
US20140008786A1 (en) Bump-on-trace packaging structure and method for forming the same
JP2004501504A (ja) 相互接続構造を形成するための方法及び装置
US20080017982A1 (en) Semiconductor Chip And Method For Manufacturing Same, Electrode Structure Of Semiconductor Chip And Method For Forming Same, And Semiconductor Device
JPH11102911A (ja) 半導体装置及びその製造方法
US20030160335A1 (en) Flip chip interconnection structure and fabrication process thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170703

R150 Certificate of patent or registration of utility model

Ref document number: 6170967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees