JP6143423B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6143423B2
JP6143423B2 JP2012093303A JP2012093303A JP6143423B2 JP 6143423 B2 JP6143423 B2 JP 6143423B2 JP 2012093303 A JP2012093303 A JP 2012093303A JP 2012093303 A JP2012093303 A JP 2012093303A JP 6143423 B2 JP6143423 B2 JP 6143423B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
oxide
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012093303A
Other languages
English (en)
Other versions
JP2013222812A (ja
Inventor
岡崎　健一
健一 岡崎
雅俊 横山
雅俊 横山
坂倉　真之
真之 坂倉
行徳 島
行徳 島
庸輔 神崎
庸輔 神崎
広志 松木薗
広志 松木薗
拓哉 松尾
拓哉 松尾
山元　良高
良高 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012093303A priority Critical patent/JP6143423B2/ja
Priority to US13/861,587 priority patent/US9362411B2/en
Publication of JP2013222812A publication Critical patent/JP2013222812A/ja
Priority to US15/168,291 priority patent/US20160276489A1/en
Application granted granted Critical
Publication of JP6143423B2 publication Critical patent/JP6143423B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、酸化物半導体を用いた半導体装置及びその製造方法に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えばトランジスタ（薄膜トランジスタなど）が挙げられる。また、液晶表示装置などの表示装置も半導体装置に含まれる。
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性を有している。
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
一方、アモルファス状態のＩｎ−Ｇａ−Ｚｎ系酸化物半導体膜（以下、「ａ−ＩＧＺＯ膜」という。）を用いた薄膜トランジスタでは、チャネル長が短い領域において導通モードになってしまうため、チャネル長の縮小が難しい状況であった。なお、本明細書において、導通モードとは、ノーマリーオン特性やｏｎ／ｏｆｆ比が取れないで電流が流れてしまう特性を有するモードである。
特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
本発明の一態様は、チャネル長が短い酸化物半導体膜を用いたトランジスタであっても導通モード不良を抑制することを課題とする。
本発明の一態様は、ゲート電極と、酸化物半導体膜と、ソース電極及びドレイン電極と、を具備し、前記酸化物半導体膜に形成されるチャネル長は１〜５０μｍであり、前記酸化物半導体膜をＸ線回折によって測定した回転角２θは３１°にピークを有することを特徴とする半導体装置である。
本発明の一態様は、ゲート電極と、酸化物半導体膜と、ソース電極及びドレイン電極と、を具備し、前記酸化物半導体膜に形成されるチャネル長は１〜５０μｍであり、前記酸化物半導体膜をＸ線回折によって測定した回転角２θは３１°近傍にピークを有することを特徴とする半導体装置である。
また、本発明の一態様において、前記チャネル長は５μｍ未満であるとよい。
また、本発明の一態様において、前記酸化物半導体膜のバンドギャップは３．１ｅＶ以上であるとよい。
また、本発明の一態様において、前記酸化物半導体膜は、インジウム酸化物、亜鉛酸化物、ガリウム酸化物、及びスズ酸化物の群から選択された少なくとも一つの酸化物を含む膜であるとよい。
また、本発明の一態様において、前記酸化物半導体膜はＩｎ−Ｇａ−Ｚｎ系酸化物半導体膜であるとよい。
また、本発明の一態様において、前記酸化物半導体膜は、結晶部を含み、
前記結晶部は、ｃ軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃うとよい。
本発明の一態様は、ゲート電極と、酸化物半導体膜と、ソース電極及びドレイン電極と、を具備し、前記酸化物半導体膜に形成されるチャネル長は１〜５０μｍであり、前記酸化物半導体膜は、結晶部を含み、前記結晶部は、ｃ軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃うことを特徴とする半導体装置である。
また、前記チャネル長は５μｍ未満であるとよい。
また、前記酸化物半導体膜はＩｎ−Ｇａ−Ｚｎ系酸化物半導体膜であるとよい。
本発明の一態様は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記基板を加熱し、酸素ガス及び希ガスを用いた条件で、金属酸化物ターゲットをスパッタリングすることにより、前記ゲート絶縁膜上に酸化物半導体膜を形成し、前記酸化物半導体膜を加工することにより、前記ゲート絶縁膜上に活性層を形成し、前記活性層上に、前記活性層のチャネル長が１〜５０μｍとなるようにソース電極及びドレイン電極を形成する半導体装置の製造方法であって、前記条件は、前記基板の加熱温度が１００℃以上で且つ前記酸素ガスの流量比が７０％以上である条件、または、前記基板の加熱温度が１７０℃以上で且つ前記酸素ガスの流量比が３０％以上である条件であり、前記酸化物半導体膜をＸ線回折によって測定した回転角２θは３１°近傍にピークを有することを特徴とする半導体装置の製造方法である。
また、本発明の一態様において、前記金属酸化物ターゲットはＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットであるとよい。
本発明の一態様を適用することで、チャネル長が短い酸化物半導体膜を用いたトランジスタであっても導通モード不良を抑制することができる。
（Ａ）は本発明の一態様に係る半導体装置を示す平面図、（Ｂ）は（Ａ）に示すＸ１−Ｙ１線に沿った断面図。 （Ａ）は実施例１の試料１乃至試料３の結果を、（Ｂ）は試料４乃至試料８の結果を示す図。 （Ａ）は実施例１の試料９乃至試料１３の結果を、（Ｂ）は試料１４乃至試料１８の結果を示す図。 （Ａ）は実施例１の試料１乃至試料３の結果を、（Ｂ）は試料４乃至試料８の結果を示す図。 （Ａ）は実施例１の試料９乃至試料１３の結果を、（Ｂ）は試料１４乃至試料１８の結果を示す図。 （Ａ）〜（Ｃ）は実施例２の条件Ａで形成したチャネル長Ｌ＝２，３，４μｍの電気特性結果を示す図。 （Ａ）〜（Ｃ）は実施例２の条件Ａで形成したチャネル長Ｌ＝１２，４６，９６μｍの電気特性結果を示す図。 （Ａ）〜（Ｃ）は実施例２の条件Ｂで形成したチャネル長Ｌ＝２，３，４μｍの電気特性結果を示す図。 （Ａ）〜（Ｃ）は実施例２の条件Ｂで形成したチャネル長Ｌ＝１２，４６，９６μｍの電気特性結果を示す図。 （Ａ）〜（Ｃ）は実施例２の条件Ｃで形成したチャネル長Ｌ＝２，３，４μｍの電気特性結果を示す図。 （Ａ）〜（Ｃ）は実施例２の条件Ｃで形成したチャネル長Ｌ＝１２，４６，９６μｍの電気特性結果を示す図。 （Ａ）〜（Ｃ）は実施例２の条件Ｄで形成したチャネル長Ｌ＝２，３，４μｍの電気特性結果を示す図。 （Ａ）〜（Ｃ）は実施例２の条件Ｄで形成したチャネル長Ｌ＝１２，４６，９６μｍの電気特性結果を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
＜ＣＥ構造（チャネルエッチ型）＞
図１（Ａ）は、本発明の一態様に係る半導体装置を示す平面図であり、図１（Ｂ）は、図１（Ａ）に示すＸ１−Ｙ１線に沿った断面図である。この半導体装置はボトムゲート構造（逆スタガ型構造ともいう）のトランジスタを有している。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタの構成要素の一部（例えば、ゲート絶縁膜３０６など）を省略して図示している。
図１（Ｂ）に示すように、基板３０２上には下地絶縁膜（図示せず）が形成されている。この下地絶縁膜の表面から３ｎｍ以下の領域において、基板３０２中に含まれる金属元素の濃度が、１×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
下地絶縁膜上にはゲート電極３０４が形成されている。下地絶縁膜及びゲート電極３０４の上にはゲート絶縁膜３０６が形成されており、ゲート絶縁膜３０６上にはチャネル領域を有する島状の酸化物半導体膜３０８が形成されている。酸化物半導体膜３０８は、ゲート絶縁膜３０６と接し、ゲート電極３０４と重畳する位置に設けられている。酸化物半導体膜３０８上及びゲート絶縁膜３０６上にはソース電極３１０ａ及びドレイン電極３１０ｂが形成されており、ソース電極３１０ａ及びドレイン電極３１０ｂは酸化物半導体膜３０８と電気的に接続されている。
酸化物半導体膜３０８には１〜５０μｍ（好ましくは５μｍ未満）のチャネル長Ｌが形成されており、酸化物半導体膜３０８にはチャネル幅Ｗが形成されている（図１（Ａ）参照）。また、酸化物半導体膜３０８をＸ線回折によって測定した回転角２θは３１°近傍にピークを有し、酸化物半導体膜のバンドギャップは３．１ｅＶ以上であることが好ましい。なお、酸化物半導体膜３０８の詳細については後述する。
トランジスタ上には、さらに層間絶縁膜３１２、及び平坦化絶縁膜３１４が設けられる構成としてもよい。詳細には、酸化物半導体膜３０８、ソース電極３１０ａ及びドレイン電極３１０ｂの上には層間絶縁膜３１２が設けられており、層間絶縁膜３１２上には平坦化絶縁膜３１４が設けられている。
本実施の形態によれば、Ｘ線回折によって測定した回転角２θが３１°近傍にピークを有し、バンドギャップが３．１ｅＶ以上である酸化物半導体膜３０８を用いることにより、チャネル長が短い酸化物半導体膜を用いたトランジスタであっても導通モード不良を抑制することができる。なお、本明細書等において、回転角２θが３１°近傍にピークを有するとは、３１°±１°の範囲を表す。
［酸化物半導体膜の詳細な説明］
酸化物半導体膜３０８は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜であることが好ましい。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書等において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。
なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射によるトランジスタの電気特性の変動を低減することが可能である。また、しきい値の変動、及びバラツキを抑制できる。よって、当該トランジスタは信頼性が高い。
また、結晶部または結晶性を有する酸化物半導体膜では、よりバルク内欠陥を低減することができる。さらに、結晶部または結晶性を有する酸化物半導体膜表面の平坦性を高めることによって、該酸化物半導体膜を用いたトランジスタは、アモルファス状態の酸化物半導体膜を用いたトランジスタ以上の電界効果移動度を得ることができる。酸化物半導体膜表面の平坦性を高めるためには、平坦な表面上に酸化物半導体膜を形成することが好ましく、具体的には、平坦面粗さ（Ｒａ）が０．１５ｎｍ以下、好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、日本工業規格ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
Figure 0006143423
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
また、酸化物半導体膜は、シリコンの１．１ｅＶよりも大きい禁制帯幅を持つ酸化物半導体を適用することが好ましく、例えば、禁制帯幅が３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ系酸化物、禁制帯幅が約３．０ｅＶである酸化インジウム、禁制帯幅が約３．０ｅＶであるインジウム錫酸化物、禁制帯幅が約３．３ｅＶであるインジウムガリウム酸化物、禁制帯幅が約２．７ｅＶであるインジウム亜鉛酸化物、禁制帯幅が約３．３ｅＶである酸化錫、禁制帯幅が約３．３７ｅＶである酸化亜鉛などを好ましく用いることができる。このような材料を用いることにより、トランジスタのオフ電流を極めて低く保つことが可能である。ただし、本発明の一態様では、酸化物半導体膜の禁制帯幅は３．１ｅＶ以上であることがより好ましい。
また、酸化物半導体膜に用いる酸化物半導体としては、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びガリウム（Ｇａ）の群から選ばれた少なくとも一つを含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとしてスズ（Ｓｎ）を有することが好ましい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物を用いることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素もしくは複数の金属元素、または上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
また、酸化物半導体膜の成膜工程において、酸化物半導体膜に水素、または水がなるべく含まれないことが好ましい。例えば、酸化物半導体膜の成膜工程の前処理として、スパッタリング装置の予備加熱室で基板を予備加熱し、基板に吸着した水素、水分などの不純物を脱離し排気することが好ましい。また、酸化物半導体膜の成膜時、残留水分が排気された成膜室（成膜チャンバーともいう）で行うことが好ましい。
なお、予備加熱室、及び成膜室の水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した、予備加熱室、及び成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、酸化物半導体膜に含まれる水素、水分などの不純物の濃度を低減できる。
なお、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。
酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法で作製するためのターゲットとしては、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝２：１：３の金属酸化物ターゲットを用いることができる。ただし、酸化物半導体膜に用いることのできるターゲットは、これらのターゲットの材料、及び組成に限定されるものではない。
また、酸化物半導体膜を上述した金属酸化物ターゲットを用いて形成した場合、ターゲットの組成と、基板上に形成される薄膜の組成とが異なる場合がある。例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いた場合、成膜条件にも依存するが、薄膜である酸化物半導体膜の組成比は、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．６〜０．８となる場合がある。これは、酸化物半導体膜の成膜中において、Ｚｎが昇華する、またはＩｎ、Ｇａ、Ｚｎの各成分のスパッタリングレートが異なるためであると考えられる。
したがって、所望の組成比の薄膜を形成したい場合においては、予め金属酸化物ターゲットの組成比を調整する必要がある。例えば、薄膜である酸化物半導体膜の組成比を、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１とする場合においては、金属酸化物ターゲットの組成比を、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．５とすればよい。すなわち、金属酸化物ターゲットのＺｎの含有量を予め多くすればよい。ただし、ターゲットの組成比は、上記数値に限定されず、成膜条件や、形成される薄膜の組成により適宜調整することができる。また、金属酸化物ターゲットのＺｎの含有量を多くすることにより、得られる薄膜の結晶性が向上するため好ましい。
また、金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。
また、酸化物半導体膜を成膜する際に用いるスパッタリングガスとしては、水素、水、水酸基、または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
酸化物半導体膜として、ＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を形成する方法としては、三つ挙げられる。一つめは、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
また、基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる水素や水などの不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減されるため好ましい。また、酸化物半導体膜を、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、蒸着法、塗布法などで成膜してもよい。
なお、酸化物半導体膜として、ＣＡＡＣ−ＯＳ膜以外の結晶性を有する酸化物半導体膜（単結晶または微結晶）を成膜する場合には、成膜温度は特に限定されない。
また、酸化物半導体膜の加工方法としては、ウエットエッチング法、またはドライエッチング法により酸化物半導体膜のエッチングを行うことができる。ドライエッチング法のエッチングガスには、ＢＣｌ３、Ｃｌ２、Ｏ２等を用いることができる。エッチング速度の向上にはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｒｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いることができる。
また、酸化物半導体膜の形成後、酸化物半導体膜に対して、熱処理を行ってもよい。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。当該熱処理を行うことで、酸化物半導体膜に含まれる過剰な水素（水や水酸基を含む）を除去することが可能である。なお、当該熱処理は、本明細書等において、脱水化処理（脱水素化処理）と記す場合がある。
当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜は大気に触れさせず、水や水素の混入が生じないようにする。
熱処理装置は、電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、当該熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
また、上述の脱水化処理（脱水素化処理）を行うと、酸化物半導体膜を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。よって、脱水化処理（脱水素化処理）を行った場合、酸化物半導体膜中に、酸素を供給することが好ましい。酸化物半導体膜中に酸素を供給することにより、膜中の酸素欠損を補填することができる。
酸化物半導体膜中の酸素欠損を補填する方法の一例としては、酸化物半導体膜に対して脱水化処理（脱水素化処理）を行った後、同じ炉に高純度の酸素ガス、二窒化酸素ガス、高純度の亜酸化窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｍ以下の空気）を導入すればよい。酸素ガス、または二窒化酸素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガス、または二窒化酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、酸素ガスまたは二窒化酸素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、酸化物半導体膜中に酸素を供給する方法の一例としては、酸化物半導体膜に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を添加することで、酸化物半導体膜中に酸素を供給してもよい。酸素の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
また、酸化物半導体膜中に酸素を供給する方法の一例としては、下地絶縁膜、または後に形成されるゲート絶縁膜等を加熱することにより、酸素の一部を脱離させ、酸化物半導体膜に酸素を供給してもよい。
上述のように、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、または水分を除去して不純物が極力含まれないように高純度化し、脱水化処理（脱水素化処理）によって同時に減少してしまった酸素を酸化物半導体に加える、または過剰な酸素を供給し酸化物半導体膜の酸素欠損を補填することが好ましい。また、酸化物半導体膜に酸素を供給する場合を、加酸素化処理、または過酸素化処理と記す場合がある。
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、電気的にｉ型（真性）化またはｉ型に限りなく近い酸化物半導体膜とすることができる。具体的には、酸化物半導体膜中の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定されるものである。
このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体膜では、ドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度が１×１０１２／ｃｍ３
未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは、１．４５×１０１０／ｃｍ３未満となる。このような酸化物半導体膜を用いたトランジスタにおいて、例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は、１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ以下、さらに好ましくは１００ｙＡ（１ｙＡ（ヨクトアンペア）は１×１０−２４Ａ）以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタとすることができる。
＜トランジスタの作製方法＞
図１（Ｂ）に示した半導体装置の作製方法について説明する。
まず、基板３０２上に下地絶縁膜（図示せず）を形成する。
基板３０２としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、基板１０２は、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、好ましくは６００℃以下、さらに好ましくは４５０℃以下、さらに好ましくは３５０℃以下とすることが望ましい。
下地絶縁膜としては、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、または酸化アルミニウム膜等を用いることができる。酸化アルミニウム膜は、スパッタリング法により形成し、好ましくは密度が３．２ｇ／ｃｍ３以上、さらに好ましくは３．６ｇ／ｃｍ３以上であるとよい。下地絶縁膜として、上述した酸化アルミニウム膜を用いることで、基板３０２からトランジスタ中に拡散する不純物を防止することができる。基板３０２からの不純物としては、例えば、水素、金属元素等がある。金属元素としては、ナトリウム、アルミニウム、マグネシウム、カルシウム、ストロンチウム、バリウム、シリコン、ボロンといった元素が挙げられる。また、下地絶縁膜の膜厚は、５ｎｍ以上１５０ｎｍ以下（好ましくは１０ｎｍ以上１００ｎｍ以下）とすることができる。
下地絶縁膜の表面から３ｎｍ以下の領域において、ガラス基板中に含まれる金属元素の濃度が、１×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
また、下地絶縁膜としては、水（Ｈ２Ｏ）、または水素（Ｈ２）の放出量が少ない膜が好ましい。例えば、下地絶縁膜として、酸化アルミニウム膜を用いることができる。酸化アルミニウム膜の水（Ｈ２Ｏ）の放出量が、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下であるとよい。また、酸化アルミニウム膜の水素（Ｈ２）の放出量が、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下であるとよい。
例えば、下地絶縁膜の膜中に水素、または水の放出量が多い膜を用いると、トランジスタの形成工程中に下地絶縁膜から水、または水素が放出し、トランジスタ中の酸化物半導体膜３０８内に拡散する可能性がある。そのため、上述した放出量の下地絶縁膜とすることで、トランジスタに拡散する不純物を抑制し、信頼性の高い半導体装置とすることができる。
なお、上述した水の放出量、及び水素の放出量は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により、測定することができる。
次に、下地絶縁膜上に、導電膜を形成した後、フォトリソグラフィ工程、及びエッチング工程によりゲート電極３０４を形成し、その後、下地絶縁膜、及びゲート電極３０４上にゲート絶縁膜３０６を形成する。
ゲート電極３０４としては、スパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、及びスカンジウム等の金属材料、または、これらの少なくとも一つを含む合金材料を用いて、単層、または積層して形成することができる。
ゲート絶縁膜３０６としては、例えば、ＰＥ−ＣＶＤ法等により、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いることができる。また、ゲート絶縁膜３０６の膜厚としては、例えば、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下とすることができる。また、ゲート絶縁膜３０６として、基板３０２からの不純物の拡散を防止できる膜とすることで、下地絶縁膜を設けない構成とすることもできる。
また、ゲート絶縁膜３０６は、のちに形成される酸化物半導体膜３０８と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜３０６は、膜中に少なくとも化学量論的組成比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜３０６として、酸化シリコンを用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とすることが好ましい。本実施の形態では、ゲート絶縁膜３０６として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコンを用いる。この酸化シリコンをゲート絶縁膜３０６として用いることで、のちに形成される酸化物半導体膜３０８に酸素を供給することができ、酸化物半導体膜３０８の電気特性を良好にすることができる。
また、ゲート絶縁膜３０６のその他の材料としては、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることができる。このような材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜３０６は、単層構造としても良いし、積層構造としても良い。
次に、ゲート絶縁膜３０６が形成された基板３０２に対して、加熱処理を行っても良い。
例えば、加熱処理としては、電気炉、もしくは抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いることができ、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。また、高温のガスのその他の一例としては、酸素を用いてもよい。酸素を用いることにより、ゲート絶縁膜３０６からの酸素の脱離を抑制、またはゲート絶縁膜３０６へ酸素の供給を行うことができる。
加熱処理の処理温度としては、基板３０２として、マザーガラスを用いた場合、処理温度が高く、処理時間が長いと大幅に収縮するため、好ましくは、２００℃以上４５０℃以下、さらに好ましくは、２５０℃以上３５０℃以下である。
なお、上記加熱処理を行うことで、ゲート絶縁膜３０６の膜中に含まれる水、水素等の不純物を除去することができる。また、当該加熱処理により、ゲート絶縁膜３０６の膜中の欠陥密度を低減することができる。ゲート絶縁膜３０６の膜中の不純物、または膜中の欠陥密度が低減することにより、半導体装置の信頼性が向上する。例えば、半導体装置の信頼性試験の一つである光負バイアスストレス試験における半導体装置の劣化を抑制させることができる。
また、上記加熱処理は、のちに形成される酸化物半導体膜３０８の成膜前処理として、行ってもよい。例えば、ゲート絶縁膜３０６を形成した後、スパッタリング装置の予備加熱室にて、真空中で加熱処理を行った後、酸化物半導体膜３０８を形成してもよい。
また、上記加熱処理は、複数回行ってもよい。例えば、ゲート絶縁膜３０６の形成後、電気炉等により窒素雰囲気中で加熱処理を行い、その後、スパッタリング装置の予備加熱室にて、真空中で加熱処理を行った後、酸化物半導体膜３０８を形成してもよい。
次に、ゲート絶縁膜３０６上に、酸化物半導体膜を成膜し、フォトリソグラフィ工程、及びエッチング工程を行い、島状の酸化物半導体膜３０８を形成する。
酸化物半導体膜３０８の詳細な内容及び作製方法等については、［酸化物半導体膜の詳細な説明］の欄に記載したが、本発明の一態様では、基板３０２を加熱し、酸素ガス及び希ガスを用いた第１及び第２の条件で、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットをスパッタリングすることにより、ゲート絶縁膜３０６上に酸化物半導体膜を形成し、この酸化物半導体膜を加工することにより、ゲート絶縁膜３０６上に活性層としての酸化物半導体膜３０６を形成することが好ましい。第１の条件は、基板３０２の加熱温度が１００℃以上で且つ酸素ガスの流量比が７０％以上であり、第２の条件は、基板３０２の加熱温度が１７０℃以上で且つ酸素ガスの流量比が３０％以上であることが好ましい。このようにして、Ｘ線回折によって測定した回転角２θが３１°近傍にピークを有し、且つバンドギャップが３．１ｅＶ以上である酸化物半導体膜３０８を作製することができる。
次に、ゲート絶縁膜３０６及び酸化物半導体膜３０８の上に導電膜を形成し、当該導電膜にフォトリソグラフィ工程、及びエッチング工程を行い、酸化物半導体膜３０８に電気的に接続されたソース電極３１０ａ及びドレイン電極３１０ｂを形成する。酸化物半導体膜３０８のチャネル長Ｌは１〜５０μｍであり、好ましくは５μｍ未満である。なお、この段階でトランジスタが形成される。
ソース電極３１０ａ及びドレイン電極３１０ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜、またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。
次に、トランジスタ上に、層間絶縁膜３１２及び平坦化絶縁膜３１４を形成する。層間絶縁膜３１２としては、ゲート絶縁膜３０６に用いた材料及び方法と、同様な材料及び方法により形成することができる。
平坦化絶縁膜３１４としては、例えば、ポリイミド、アクリル、ベンゾシクロブテン、等の有機樹脂材料を用いることができる。平坦化絶縁膜３１４により、トランジスタの凹凸を低減させることができる。
また、平坦化絶縁膜３１４上に導電膜を形成してもよい（図示しない）。導電膜としては、例えば、酸化インジウム−酸化スズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、または酸化インジウム−酸化亜鉛などの透光性を有する導電材料を用いることができる。ただし、導電膜として用いることのできる材料は、上記材料に限定されない。例えば、金属膜（アルミニウム、チタンなど）を用いることもできる。このような金属膜を用いることにより、トランジスタを外光から遮光することができるので、好適である。
なお、上述した導電膜は、外部からの静電気（所謂、ＥＳＤ：Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）に対して、トランジスタを保護する機能も有する。トランジスタ上に導電膜を有することで、外部からの静電気放電等の電荷を当該導電膜により、逃がすことができる。
以上の工程により、図１（Ｂ）に示す半導体装置を作製することができる。
チャネルエッチ構造においては、バックチャネル側はチャネルエッチの際にプラズマ処理に曝される。チャネル長Ｌが長ければ活性層における欠損の発生確率の関係で導通モード不良が発生しにくいが、チャネル長Ｌが短いと導通モード不良が発生しやすくなる。しかし、本発明の一態様に係るチャネルエッチ構造では、Ｘ線回折によって測定した回転角２θが３１°近傍にピークを有し、バンドギャップが３．１ｅＶ以上であるＩＧＺＯからなる酸化物半導体膜３０８を用いることにより、その酸化物半導体膜３０８における欠損の発生確率を低くすることができ、導通モード不良が抑制できる。
以上説明したように、チャネル長Ｌが短い酸化物半導体膜を用いたトランジスタであっても導通モード不良を抑制できるため、チャネル長の短いトランジスタが作製可能になり、チャネル長を５μｍ未満または２μｍ以下とすることが可能となる。その結果、広い範囲でのチャネル長／チャネル幅（Ｌ／Ｗ）サイズのトランジスタが作製可能になる。また、チャネル長を短くできるため、トランジスタのサイズを小さくできる。従って、パネルに用いる場合は、開口率向上や高精細化に有利となり、ドライバに用いる場合は、ドライバ領域を小さくでき、額縁を小さくできる。
本実施例では、インジウム、ガリウム、及び亜鉛を含む酸化物半導体膜（以下、「ＩＧＺＯ膜」と表す）を作製し、作製したＩＧＺＯ膜のバンドギャップ（エネルギーギャップとも言う、以下「Ｅｇ」と表す）、及び結晶性について、評価を行った。なお、Ｅｇについては、ＩＧＺＯ膜の分光エリプソメトリーで測定して得られた値を評価し、結晶性については、ＩＧＺＯ膜のＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ、以下、「ＸＲＤ測定」と表す）測定による評価を行った。
また、作製したＩＧＺＯ膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の金属酸化物ターゲットを用い、成膜圧力＝０．６Ｐａ、成膜電力＝５ｋｗ、膜厚＝１００ｎｍを固定の条件とし、基板温度、及びＯ２流量（Ｏ２流量比）の条件振りを行い、試料１乃至試料１８を作製した。以下に試料１乃至試料１８の条件の詳細を示す。
（試料１）
基板温度＝室温（Ｒ．Ｔ．）、Ｏ２流量＝２００ｓｃｃｍ（Ｏ２流量比＝１００％）
（試料２）
基板温度＝室温（Ｒ．Ｔ．）、Ａｒ／Ｏ２流量＝１００／１００ｓｃｃｍ（Ｏ２流量比＝５０％）
（試料３）
基板温度＝室温（Ｒ．Ｔ．）、Ａｒ／Ｏ２流量＝１８０／２０ｓｃｃｍ（Ｏ２流量比＝１０％）
（試料４）
基板温度＝１００℃、Ｏ２流量＝２００ｓｃｃｍ（Ｏ２流量比＝１００％）
（試料５）
基板温度＝１００℃、Ａｒ／Ｏ２流量＝６０／１４０ｓｃｃｍ（Ｏ２流量比＝７０％）
（試料６）
基板温度＝１００℃、Ａｒ／Ｏ２流量＝１００／１００ｓｃｃｍ（Ｏ２流量比＝５０％）
（試料７）
基板温度＝１００℃、Ａｒ／Ｏ２流量＝１４０／６０ｓｃｃｍ（Ｏ２流量比＝３０％）
（試料８）
基板温度＝１００℃、Ａｒ／Ｏ２流量＝１８０／２０ｓｃｃｍ（Ｏ２流量比＝１０％）
（試料９）
基板温度＝１７０℃、Ｏ２流量＝２００ｓｃｃｍ（Ｏ２流量比＝１００％）
（試料１０）
基板温度＝１７０℃、Ａｒ／Ｏ２流量＝６０／１４０ｓｃｃｍ（Ｏ２流量比＝７０％）
（試料１１）
基板温度＝１７０℃、Ａｒ／Ｏ２流量＝１００／１００ｓｃｃｍ（Ｏ２流量比＝５０％）
（試料１２）
基板温度＝１７０℃、Ａｒ／Ｏ２流量＝１４０／６０ｓｃｃｍ（Ｏ２流量比＝３０％）
（試料１３）
基板温度＝１７０℃、Ａｒ／Ｏ２流量＝１８０／２０ｓｃｃｍ（Ｏ２流量比＝１０％）
（試料１４）
基板温度＝２００℃、Ｏ２流量＝２００ｓｃｃｍ（Ｏ２流量比＝１００％）
（試料１５）
基板温度＝２００℃、Ａｒ／Ｏ２流量＝６０／１４０ｓｃｃｍ（Ｏ２流量比＝７０％）
（試料１６）
基板温度＝２００℃、Ａｒ／Ｏ２流量＝１００／１００ｓｃｃｍ（Ｏ２流量比＝５０％）
（試料１７）
基板温度＝２００℃、Ａｒ／Ｏ２流量＝１４０／６０ｓｃｃｍ（Ｏ２流量比＝３０％）
（試料１８）
基板温度＝２００℃、Ａｒ／Ｏ２流量＝１８０／２０ｓｃｃｍ（Ｏ２流量比＝１０％）
まず、分光エリプソメトリーで測定して得られたＥｇの結果を図２、及び図３に示す。図２（Ａ）には、試料１乃至試料３の結果を、図２（Ｂ）には、試料４乃至試料８の結果を、図３（Ａ）には、試料９乃至試料１３の結果を、図３（Ｂ）には、試料１４乃至試料１８の結果を、それぞれ示す。なお、図２、及び図３において、縦軸はＥｇ［ｅＶ］であり、横軸はＯ２流量比［％］である。
図２（Ａ）より、基板温度を室温（Ｒ．Ｔ．）とした条件においては、Ｏ２流量比を変化させても、Ｅｇに大きな差がなく、概ね３．０６ｅＶであることがわかる。また、図２（Ｂ）より、基板温度を１００℃とした条件においては、Ｏ２流量比を増加させることで、Ｅｇが大きくなり、Ｏ２流量比７０％の条件である試料５、及びＯ２流量１００％条件である試料４のＥｇが３．１０ｅＶを超えていることが分かる。また、図３（Ａ）より、基板温度を１７０℃とした条件においては、Ｏ２流量比を増加させることで、Ｅｇが大きくなり、Ｏ２流量比３０％の条件である試料１２、Ｏ２流量比５０％の条件である試料１１、Ｏ２流量比７０％の条件である試料１０、及びＯ２流量１００％条件である試料９のＥｇが３．１０ｅＶを超えていることが分かる。また、図３（Ｂ）より、基板温度を２００℃とした条件においては、Ｏ２流量比を増加させることで、Ｅｇが大きくなり、Ｏ２流量比３０％の条件である試料１７、Ｏ２流量比５０％の条件である試料１６、Ｏ２流量比７０％の条件である試料１５、及びＯ２流量１００％条件である試料１４のＥｇが３．１０ｅＶを超えていることが分かる。
以上のように、ＩＧＺＯ膜の成膜条件である基板温度、及びＯ２流量比を変えることで、ＩＧＺＯ膜のＥｇを制御できることが確認された。
次に、ＸＲＤ測定の結果を図４、及び図５に示す。図４（Ａ）には、試料１乃至試料３の結果を、図４（Ｂ）には、試料４乃至試料８の結果を、図５（Ａ）には、試料９乃至試料１３の結果を、図５（Ｂ）には、試料１４乃至試料１８の結果を、それぞれ示す。なお、図４、及び図５において、縦軸はＸ線回折の強度［任意単位］であり、横軸は回転角２θ［ｄｅｇ．］である。
図４（Ａ）より、基板温度を室温（Ｒ．Ｔ．）とした試料１乃至試料３には、結晶性を示すピークが確認されない。また、図４（Ｂ）より、基板温度を１００℃とし、Ｏ２流量比１０％、３０％、及び５０％の条件である試料８、試料７、及び試料６には、結晶性を示すピークが確認されない。一方、基板温度を１００℃とし、Ｏ２流量比７０％、及び１００％の条件である試料５、及び試料４には、２θ＝３１°近傍に結晶性を示すピークが確認された。また、図５（Ａ）より、基板温度を１７０℃とし、Ｏ２流量比１０％の条件である試料１３には、結晶性を示すピークが確認されない。一方、基板温度を１７０℃とし、Ｏ２流量比３０％、５０％、７０％、及び１００％の条件である試料１２、試料１１、試料１０、及び試料９には、２θ＝３１°近傍に結晶性を示すピークが確認された。また、図５（Ｂ）より、基板温度を２００℃とし、Ｏ２流量比１０％の条件である試料１８には、結晶性を示すピークが確認されない。一方、基板温度を２００℃とし、Ｏ２流量比３０％、５０％、７０％、及び１００％の条件である試料１７、試料１６、試料１５、及び試料１４には、２θ＝３１°近傍に結晶性を示すピークが確認された。
なお、２θ＝３１°近傍の結晶性を示すピークについては、ｃ軸がＩＧＺＯ膜の被形成面の法線ベクトルに平行な方向に揃う結晶部であり、本明細書等においては、ＣＡＡＣ−ＯＳ膜と記載する膜である。
以上のように、ＩＧＺＯ膜の成膜条件である基板温度、及びＯ２流量比を変えることで、結晶性を制御できることが確認された。
ここで、上述した試料１乃至試料１８について、基板温度、Ｏ２流量比、Ｅｇ、２θ＝３１°近傍のピークについて、表１に示す。
Figure 0006143423
このように、図２乃至図５、及び表１に示すように、ＩＧＺＯ膜のＥｇと、結晶性を示す２θ＝３１°近傍のピークと相関があり、Ｅｇが３．１ｅＶ以上であるＩＧＺＯ膜には、結晶性を示す２θ＝３１°近傍のピークが確認されている。すなわち、Ｅｇが３．１ｅＶ以上のＩＧＺＯ膜を用いることで、ＣＡＡＣ−ＯＳ膜とすることができる。
本実施例では、インジウム、ガリウム、及び亜鉛を含む酸化物半導体膜（以下、ＩＧＺＯ膜と表す）を用いたトランジスタを作製し、当該トランジスタの電気特性について評価を行った。
本実施例で作製したトランジスタの平面図を図１（Ａ）に、トランジスタの断面図を図１（Ｂ）にそれぞれ示す。図１（Ｂ）は、図１（Ａ）におけるＸ１−Ｙ１に係る断面図に相当する。なお、図１（Ａ）では、煩雑になることを避けるために、トランジスタの構成要素の一部（例えば、ゲート絶縁膜３０６など）を省略している。本実施例で作製したトランジスタについて、詳細を以下に示す。
基板３０２としてガラス基板を用いた。また、ゲート電極３０４としてチタン膜（厚さ１００ｎｍ）を用い、ゲート絶縁膜３０６として窒化シリコン膜（厚さ３２５ｎｍ）と、酸化窒化シリコン膜（厚さ５０ｎｍ）の積層膜を用いた。また、ＩＧＺＯ膜３０８としてＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の金属酸化物ターゲットを用い、スパッタリング法により形成したＩＧＺＯ膜（厚さ５０ｎｍ）を用いた。また、ＩＧＺＯ膜を成膜後４５０℃、１時間、大気雰囲気下において、ＩＧＺＯ膜に対し加熱処理を行った。また、ソース電極３１０ａ、及びドレイン電極３１０ｂとしてチタン膜（厚さ１００ｎｍ）を用いた。また、層間絶縁膜３１２として酸化窒化シリコン膜（厚さ２６５ｎｍ）を用いた。また、平坦化絶縁膜３１４としては、アクリル樹脂（厚さ２．３μｍ）を用いた。
また、ＩＧＺＯ膜３０８の成膜条件としては、成膜圧力＝０．３Ｐａ、成膜電力＝１１ｋＷ（ＤＣ電源、電力密度＝３．３Ｗ／ｃｍ２）を固定の条件とし、基板温度、及びＯ２流量（Ｏ２流量比）の条件振り（条件Ａ乃至条件Ｄ）を行った。以下に条件Ａ乃至条件Ｄの詳細を示す。
（条件Ａ）
基板温度＝１００℃、Ａｒ／Ｏ２流量＝９０／１０ｓｃｃｍ（Ｏ２流量比＝１０％）
（条件Ｂ）
基板温度＝１００℃、Ａｒ／Ｏ２流量＝５０／５０ｓｃｃｍ（Ｏ２流量比＝５０％）
（条件Ｃ）
基板温度＝２００℃、Ａｒ／Ｏ２流量＝９０／１０ｓｃｃｍ（Ｏ２流量比＝１０％）
（条件Ｄ）
基板温度＝２００℃、Ａｒ／Ｏ２流量＝５０／５０ｓｃｃｍ（Ｏ２流量比＝５０％）
また、上述した条件Ａ乃至条件Ｄにおいて、それぞれ図１に示すトランジスタを複数形成した。なお、トランジスタのチャネル長Ｌ（図１（Ａ）中、Ｌと表記）は、２μｍ、３μｍ、４μｍ、１２μｍ、４６μｍ、及び９６μｍの６条件とし、トランジスタのチャネル幅Ｗ（図１（Ａ）中、Ｗと表記）は、２８μｍの固定とした。また、各チャネル長Ｌに対し、それぞれ１２個のトランジスタについて電気特性の評価を行った。
条件Ａで形成したチャネル長Ｌ＝２μｍのトランジスタの電気特性結果を図６（Ａ）に、条件Ａで形成したチャネル長Ｌ＝３μｍのトランジスタの電気特性結果を図６（Ｂ）に、条件Ａで形成したチャネル長Ｌ＝４μｍのトランジスタの電気特性結果を図６（Ｃ）に、条件Ａで形成したチャネル長Ｌ＝１２μｍのトランジスタの電気特性結果を図７（Ａ）に、条件Ａで形成したチャネル長Ｌ＝４６μｍのトランジスタの電気特性結果を図７（Ｂ）に、条件Ａで形成したチャネル長Ｌ＝９６μｍのトランジスタの電気特性結果を図７（Ｃ）に、それぞれ示す。また、条件Ｂで形成したチャネル長Ｌ＝２μｍのトランジスタの電気特性結果を図８（Ａ）に、条件Ｂで形成したチャネル長Ｌ＝３μｍのトランジスタの電気特性結果を図８（Ｂ）に、条件Ｂで形成したチャネル長Ｌ＝４μｍのトランジスタの電気特性結果を図８（Ｃ）に、条件Ｂで形成したチャネル長Ｌ＝１２μｍのトランジスタの電気特性結果を図９（Ａ）に、条件Ｂで形成したチャネル長Ｌ＝４６μｍのトランジスタの電気特性結果を図９（Ｂ）に、条件Ｂで形成したチャネル長Ｌ＝９６μｍのトランジスタの電気特性結果を図９（Ｃ）に、それぞれ示す。また、条件Ｃで形成したチャネル長Ｌ＝２μｍのトランジスタの電気特性結果を図１０（Ａ）に、条件Ｃで形成したチャネル長Ｌ＝３μｍのトランジスタの電気特性結果を図１０（Ｂ）に、条件Ｃで形成したチャネル長Ｌ＝４μｍのトランジスタの電気特性結果を図１０（Ｃ）に、条件Ｃで形成したチャネル長Ｌ＝１２μｍのトランジスタの電気特性結果を図１１（Ａ）に、条件Ｃで形成したチャネル長Ｌ＝４６μｍのトランジスタの電気特性結果を図１１（Ｂ）に、条件Ｃで形成したチャネル長Ｌ＝９６μｍのトランジスタの電気特性結果を図１１（Ｃ）に、それぞれ示す。また、条件Ｄで形成したチャネル長Ｌ＝２μｍのトランジスタの電気特性結果を図１２（Ａ）に、条件Ｄで形成したチャネル長Ｌ＝３μｍのトランジスタの電気特性結果を図１２（Ｂ）に、条件Ｄで形成したチャネル長Ｌ＝４μｍのトランジスタの電気特性結果を図１２（Ｃ）に、条件Ｄで形成したチャネル長Ｌ＝１２μｍのトランジスタの電気特性結果を図１３（Ａ）に、条件Ｃで形成したチャネル長Ｌ＝４６μｍのトランジスタの電気特性結果を図１３（Ｂ）に、条件Ｃで形成したチャネル長Ｌ＝９６μｍのトランジスタの電気特性結果を図１３（Ｃ）に、それぞれ示す。
また、図６乃至図１３に示すトランジスタの電気特性結果は、横軸がゲート電圧（Ｖ）（以下、Ｖｇと表す）を、縦軸がドレイン電流（Ａ）（以下、Ｉｄと表す）を、それぞれ表し、１２個のトランジスタのデータを各々重ねて表示させている。また、ソース電極とドレイン電極間の電圧（Ｖ）（以下、Ｖｄと表す）は１０Ｖとし、−１５Ｖから３５Ｖまで０．５Ｖ間隔でＶｇを印加した結果を示している。
図６乃至図１３より、条件Ａ、条件Ｂ、及び条件Ｃで作製したトランジスタにおいては、チャネル長Ｌが２μｍとなると、一部のトランジスタで導通モード（ノーマリーオン特性）になっていることが確認される。一方、条件Ｄで作製したトランジスタにおいては、チャネル長Ｌが２μｍの条件においても、導通モード（ノーマリーオン特性）が発現しておらず、良好なトランジスタ特性であることが確認された。
実施例１及び実施例２の結果によれば、ＩＧＺＯ膜の成膜時のＯ２流量比をより大きくすること、ＩＧＺＯ膜の成膜時の基板温度をより高くすることで導通不良を抑制できる傾向にあることがわかる。
また、チャネル長が２μｍであるＩＧＺＯ膜を用いたトランジスタであっても導通モード不良が発生しないようにするには、基板温度を２００℃、ＩＧＺＯ成膜時のＯ２流量比を５０％とするとよいことがわかる。
以上のように、ＩＧＺＯ膜３０８の成膜条件を変えることで、トランジスタの電気特性に影響を与えることが確認され、特に、トランジスタのチャネル長が短いＬが２μｍの場合において、顕著に確認される。なお、条件Ｄで作製したトランジスタは、実施例１で記載した２θ＝３１°近傍に結晶性を示すピークを有し、ｃ軸がＩＧＺＯ膜の被形成面の法線ベクトルに平行な方向に揃う結晶部を有したＣＡＡＣ−ＯＳ膜である。
このように、ＣＡＡＣ−ＯＳ膜をトランジスタに適用することで、トランジスタのチャネル長が短い場合において、電気特性の導通モード（ノーマリーオン特性）を抑制できることが確認された。従って、ＣＡＡＣ−ＯＳ膜を用いればチャネル長が短いトランジスタを作製することができる。
３０２ 基板
３０４ ゲート電極
３０６ ゲート絶縁膜
３０８ 酸化物半導体膜
３１０ａ ソース電極
３１０ｂ ドレイン電極
３１２ 層間絶縁膜
３１４ 平坦化絶縁膜

Claims (4)

  1. 基板上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記基板を加熱し、酸素ガス及び希ガスを用いた条件で、金属酸化物ターゲットをスパッタリングすることにより、前記ゲート絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜を加工することにより、前記ゲート絶縁膜上に活性層を形成し、
    前記活性層上に、前記活性層のチャネル長が１〜５０μｍとなるようにソース電極及びドレイン電極を形成する半導体装置の製造方法であって、
    前記条件は、前記基板の加熱温度が１００℃以上で且つ前記酸素ガスの流量比が７０％以上である条件、または、前記基板の加熱温度が１７０℃以上で且つ前記酸素ガスの流量比が３０％以上である条件であり、
    前記酸化物半導体膜をＸ線回折によって測定した回転角２θは３１°近傍にピークを有し、
    前記金属酸化物ターゲットはＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットであることを特徴とする半導体装置の製造方法。
  2. 請求項１において、
    前記酸化物半導体膜のバンドギャップは３．１ｅＶ以上であることを特徴とする半導体装置の製造方法。
  3. 請求項１または２において、
    前記チャネル長は５μｍ未満であることを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３のいずれか一項において、
    前記酸化物半導体膜は、結晶部を含み、
    前記結晶部は、ｃ軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃うことを特徴とする半導体装置の製造方法。
JP2012093303A 2012-04-16 2012-04-16 半導体装置の製造方法 Active JP6143423B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012093303A JP6143423B2 (ja) 2012-04-16 2012-04-16 半導体装置の製造方法
US13/861,587 US9362411B2 (en) 2012-04-16 2013-04-12 Semiconductor device and manufacturing method thereof
US15/168,291 US20160276489A1 (en) 2012-04-16 2016-05-31 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012093303A JP6143423B2 (ja) 2012-04-16 2012-04-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013222812A JP2013222812A (ja) 2013-10-28
JP6143423B2 true JP6143423B2 (ja) 2017-06-07

Family

ID=49324277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012093303A Active JP6143423B2 (ja) 2012-04-16 2012-04-16 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US9362411B2 (ja)
JP (1) JP6143423B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6076615B2 (ja) * 2012-04-27 2017-02-08 東京エレクトロン株式会社 不純物拡散方法、基板処理装置及び半導体装置の製造方法
TWI686874B (zh) 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US20200006570A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Contact structures for thin film transistor devices
DE112023004843T5 (de) * 2023-01-19 2025-09-11 Idemitsu Kosan Co., Ltd. Oxidhalbleiterfilm, dünnschichttransistor und elektronische vorrichtung
DE112023004831T5 (de) * 2023-01-19 2025-09-04 Idemitsu Kosan Co., Ltd. Laminierte struktur, dünnschichttransistor und elektronische vorrichtung

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3926443A (en) * 1974-03-05 1975-12-16 Coors Porcelain Co Composite seal ring and assembly
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
WO2008047637A1 (en) * 2006-10-16 2008-04-24 Mitsubishi Chemical Corporation Process for producing nitride semiconductor, crystal growth rate enhancement agent, nitride single crystal, wafer and device
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011066070A (ja) * 2009-09-15 2011-03-31 Idemitsu Kosan Co Ltd 多結晶薄膜、その成膜方法、及び薄膜トランジスタ
JP4875135B2 (ja) * 2009-11-18 2012-02-15 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系スパッタリングターゲット
CN104992962B (zh) * 2009-12-04 2018-12-25 株式会社半导体能源研究所 半导体器件及其制造方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
US8207025B2 (en) * 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101853516B1 (ko) 2010-07-27 2018-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8603841B2 (en) * 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
KR20200052993A (ko) * 2010-12-03 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US8859330B2 (en) * 2011-03-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20160276489A1 (en) 2016-09-22
US9362411B2 (en) 2016-06-07
JP2013222812A (ja) 2013-10-28
US20130270555A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
JP7682974B2 (ja) トランジスタ及び表示装置
JP7536050B2 (ja) 半導体装置
JP6989656B2 (ja) 半導体装置
US9331207B2 (en) Oxide semiconductor device and manufacturing method therof
JP7101739B2 (ja) 酸化物半導体膜の作製方法及びトランジスタの作製方法
JP5964024B2 (ja) 半導体装置の作製方法
JP5839554B2 (ja) 半導体装置
US9196690B2 (en) Oxide semiconductor film and semiconductor device
JP5838059B2 (ja) 電子装置及びその作製方法
JP6810783B2 (ja) 半導体装置
US20160053362A1 (en) Film formation apparatus and film formation method
JP2015146444A (ja) 半導体装置の作製方法
JP6143423B2 (ja) 半導体装置の製造方法
US8853697B2 (en) Semiconductor device
US9196743B2 (en) Field effect device with oxide semiconductor layer
US8785926B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170509

R150 Certificate of patent or registration of utility model

Ref document number: 6143423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250