JP6139159B2 - 薄膜トランジスター表示板及びその製造方法 - Google Patents

薄膜トランジスター表示板及びその製造方法 Download PDF

Info

Publication number
JP6139159B2
JP6139159B2 JP2013021995A JP2013021995A JP6139159B2 JP 6139159 B2 JP6139159 B2 JP 6139159B2 JP 2013021995 A JP2013021995 A JP 2013021995A JP 2013021995 A JP2013021995 A JP 2013021995A JP 6139159 B2 JP6139159 B2 JP 6139159B2
Authority
JP
Japan
Prior art keywords
gate
sub
thin film
electrode
layer pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013021995A
Other languages
English (en)
Other versions
JP2013161090A (ja
Inventor
鎔 守 李
鎔 守 李
姜　閏　浩
閏 浩 姜
世 桓 柳
世 桓 柳
▲ミン▼ 貞 李
▲ミン▼ 貞 李
東 朝 金
東 朝 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2013161090A publication Critical patent/JP2013161090A/ja
Application granted granted Critical
Publication of JP6139159B2 publication Critical patent/JP6139159B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Description

本発明は、ゲート線とデータ線のような配線の厚い薄膜トランジスター表示板及びその製造方法に関する。
表示装置は、多くのユーザーの要求に応じて、６０インチ又は１２０インチ以上の大きさとなっており大型化している。さらに、画面の解像度も、ハイビジョン画質（ＨＤ，１３６６ｘ７６８）、フルハイビジョン画質（ＦＨＤ，１９２０ｘ１０８０）、ウルトラハイビジョン画質（ＵＤ，Ultra Definition,4k*2k）、及びスーパーハイビジョン（ＳＨＶ，Super High Vision, 8k*4k）のように、進展し続けている。さらには、４Ｋデジタルシネマ用表示装置の開発も行っている。
米国公開特許第２０１１／００６２４３３号公報 米国特許第６５５５４２０号公報 日本公開特許第２００５−１２３４３８号公報 米国特許第７４９９１１９号公報
このような画面の大型化と高解像度化に伴って、配線抵抗、寄生容量及び結合性容量による配線のＲＣ遅延（ＲＣ delay）が増加し得る。特に、表示装置が高解像度を有するために、寄生容量及び結合性容量はさらに大きくなり得る。配線のＲＣ遅延が増加するのに従って、配線又は信号線の終端で信号の遅延が起こり、電圧の降下が生じるので、表示装置の表示品質は低下し、消費電力は増加され得る。従って、配線のＲＣ遅延を低減することが要求されている。
配線抵抗を下げるために、アルミニウムより電気抵抗が低く、電子移動（electromigration）とストレスマイグレーション（stress migration）に対する耐性の高い銅（Ｃｕ）が配線及び電極の材料として検討されている。しかし、配線材料や電極に用いられる銅は、隣接する回路素子や薄膜トランジスターの半導体層内へ拡散して、画素素子又は薄膜トランジスターの特性を劣化させる恐れがある。従って、配線を形成する原子の拡散による、画素素子又は薄膜トランジスターの劣化を防ぐことが要求されている。
なお、表示装置がより高い高解像度を有するにつれて、画素の開口率は、徐々に、小さくなり得る。開口率が減少すると、表示装置の表示品質は低下し、表示装置の製造原価は高くなるので、画素の開口率を高める必要がある。
上記の従来の問題を解決するために、本発明の目的は、表示装置の表示品質を向上させることができる薄膜トランジスター表示板を提供することである。
上述のような本発明の技術的課題を解決するために、本発明の薄膜トランジスター表示板は、基板上の薄膜トランジスターに含まれたゲート電極、ソース電極及びドレイン電極と、前記ソース電極に連結されたデータ線と、前記ドレイン電極と画素電極を連結する画素連結部材と、及びゲート線を通じてゲート電極と連結され、第１ゲートサブパッド、第２ゲートサブパッド及びゲートパッド連結部材を含むゲートパッドとを備え、前記画素連結部材と前記ゲートパッド連結部材は、実質的に、同一の厚さを有する。
本発明によれば、上記画素連結部材と上記ゲートパッド連結部材を形成する第１材料は、上記データ線を形成する第２材料と同様であってもよい。
本発明によれば、上記第２材料は、上記ソース電極と上記ドレイン電極を形成する第３材料と異なってもよい。
本発明によれば、上記第２材料の厚さは、上記第３材料の厚さより大きくてもよい。
本発明によれば、上記薄膜トランジスター表示板は、上記画素連結部材と上記ゲートパッド連結部材の上に平坦化層をさらに含んでもよい。
本発明によれば、上記第１ゲートサブパッドと上記ゲート線を形成する物質は同一であってもよい。
本発明によれば、上記第２ゲートサブパッドと上記画素電極を形成する物質は同一であってもよい。
本発明によれば、上記第２材料は、銅（Ｃｕ）を含んでもよい。
本発明によれば、上記ドレイン電極及び上記ソース電極は、チタン（Ｔｉ）又はモリブデン（Ｍｏ）を含んでもよい。
本発明の薄膜トランジスター表示板は、基板の第１方向で互いに対向する周辺部のうち少なくとも一つの周辺部の基板上に形成された多数のゲートパッド、上記ゲートパッドから上記第１方向で伸張し、上記ゲートパッドと同一の材質で上記基板上に形成された多数のゲート線、上記ゲートパッドと上記ゲート線より低く、上記ゲートパッドと上記ゲート線との間に形成されたキャッピング層と上記キャッピング層の上にある平坦化絶縁層、上記平坦化絶縁層の上と上記露出されたゲート電極とゲートパッドの上に形成され、上記平坦化絶縁層より薄い絶縁膜、及び上記薄い絶縁膜の下にあり、上記ゲート線に連結された多数のゲート電極、上記薄い絶縁膜の上にあり、データ線に連結された多数のソース電極及び画素電極に連結された多数のドレイン電極を備えた多数の薄膜トランジスターを含む。
本発明によれば、表示装置の表示品質を向上させることができる。
本発明による薄膜トランジスター表示板の断面図である。 図１の薄膜トランジスター表示板における切断面線II-II’から見た断面図である。 図１に示した薄膜トランジスター表示板の製造方法を示す断面図である。 図１に示した薄膜トランジスター表示板の製造方法を示す断面図である。 図１に示した薄膜トランジスター表示板の製造方法を示す断面図である。 図１に示した薄膜トランジスター表示板の製造方法を示す断面図である。 図１に示した薄膜トランジスター表示板の製造方法を示す断面図である。 本発明の他の実施形態による薄膜トランジスター表示板の断面図である。 図４Ａの薄膜トランジスター表示板の切断面線IＶ−IＶ’にから見た断面図である。 本発明のさらなる他の実施形態による薄膜トランジスター表示板の断面図である。 図５Ａの薄膜トランジスター表示板の切断面線Ｖ−Ｖ’から見た断面図である。
以下、添付の図面を参照して本発明の製造方法及び使用方法を詳細に説明する。本発明の明細書において、同一の部品又は構成要素については、同一の符号を付けることにより重複説明を省略する。
図１、図２及び図３Ａ〜図３Ｅを参照して、本発明の一実施形態による薄膜トランジスター表示板とその製造方法について詳細に説明する。図１は、本発明の一実施形態による薄膜トランジスター表示板の一画素とゲートパッドＧＰを示す平面図である。図２は、図１に示した切断面線II-II'から見た断面図である。図３Ａ〜図３Ｅは、図１及び図２に示した薄膜トランジスター表示板の製造方法を示す断面図である。
図１は、一つのゲートパッドと、これと連結された一つのゲート線と、ゲート線と実質的に垂直に交差するデータ線と、これと関連した薄膜トランジスターと、一つの画素とを含む。当該技術分野における通常の知識を有する者には、図１の構造が反復的に配置されて、薄膜トランジスター表示板が多数のゲートパッド、多数のゲート線、多数のデータ線、多数の薄膜トランジスター、及び多数の画素を含むことが理解される。
以下、図１及び図２を参照して、薄膜トランジスター表示板の構造を詳細に説明する。本発明により、図１に示した薄膜トランジスター表示板において、薄膜トランジスターの電極、例えば、ソース電極とドレイン電極の厚さは、多数の配線、例えば、ゲート線１２１又はデータ線１７１の厚さより小さい。これにより、信号遅延、例えば、データ信号の遅延を減少できる。また、薄膜トランジスターのチャンネル及び電極を容易に形成することもできる。さらに、薄膜トランジスターが小さく形成できるので、表示装置の開口率は大きくなり得る。なお、薄膜トランジスターが小さいと薄膜トランジスターを形成する電極に形成される寄生キャパシタンス（Parastic Capacitance）値が減少し得るので、データ線によるＲＣ遅延（ＲＣ delay）を減少できる。従って、薄膜トランジスター表示板を大型化することができ、高解像度を得ることができる。
本発明において、データ線１７１の物質と薄膜トランジスターの電極の物質は、異なってもよい。例えば、拡散しにくい物質で薄膜トランジスターの電極を形成し、一方、低抵抗の物質でデータ線１７１を形成することができる。この場合、薄膜トランジスターの信頼性を向上することができ、データ信号遅延を減少させることができる。
なお、本発明により、コンタクトホールＣＴｈ１、ＣＴｌ１、ＣＴｐ１には、データ線１７１と同一の物質の連結部材１７１s１，１７１ｓ２，１７１ｓ３がある。これにより、コンタクトホールを小さく形成することができる。連結部材１７１s１，１７１ｓ２，１７１ｓ３があると、コンタクトホールＣＴｈ１、ＣＴｌ１、ＣＴｐ１の深さが減少するため、コンタクトホールを小さく形成できる。画素領域において、コンタクトホールが小さく形成されると、表示装置の開口率は増加できる。ゲートパッドＧＰの領域において、コンタクトホールが小さく形成されると、ゲートパッドを小さく形成できるため、ゲートパッドを多く形成できる。従って、多数のゲートパッドからの入力を多数の画素で受けることにより、高解像度を有する表示装置を製造できる。
ガラス又はプラスチック材質の透明な基板１１０の上には、ゲート層パターンがある。ゲート層パターンは、ゲート線（gate line）１２１、第１ゲートサブパッド１２２、降圧ゲート線（down gate line）１２３、ゲート電極（gate electrode）１２４、保持電極線（storage electrode line）１２５及び降圧ゲート電極（down gate electrode）１２９を含んでもよい。保持電極線（storage electrode line）１２５は、横保持電極（horizontal storage electrode）１２５ｈ及び縦保持電極（vertical storage electrode）１２５ｖと電気的に連結されている。
ゲート層パターンの厚さは、約１μｍ以上であってもよく、より好ましくは、約１μｍ〜約４μｍの範囲内にあってもよい。ゲート層パターンは、スパッタリング、電気めっき（ＥＰ,Electro Plating）、又は無電解めっき（ＥＬＰ,Electroless Plating）により形成することができる。ゲート線１２１の厚さを増加するか、結合容量（coupling capacitance）を減少させるために、ゲート層パターンのテ−パ角、即ち、ゲート層の側壁と基板がなす角は、約６０°〜約９０°であってもよい。
ゲート層パターンは、Ｃｒ、Ｍｏ、Ｔｉ、Ａｌ、Ｃｕ、Ａｇ及びこれらの混合物から選ばれた物質から形成されてもよい。本発明により、ゲート層パターンは、チタン（Ｔｉ）又はチタン合金から形成された第１ゲート副電極（図示せず）と、銅（Ｃｕ）又は銅合金から形成された第２ゲート副電極（図示せず）からなる二重層構造を含んでもよい。本発明において、基板１１０と第２ゲート副電極との間に形成された第１ゲート副電極は、第２ゲート副電極より薄くてもよい。第１ゲート副電極の厚さは、約１，０００Åより小さくてもよい。
ゲート層パターンに含まれた構成要素の機能は、本願の出願人に譲渡され、以下、本明細書の一部となり得る２０１１年１０月１０付に公開された韓国出願公開１０−２０１１−０１１１２２７号明細書及び２０１１年１０月６日付に公開された米国公開特許２０１１−０２４２４４３号明細書に開示されている。
ゲートパッドＧＰ（Gate Pad）は、第１ゲートサブパッド１２２、ゲートパッド連結部材１７１s３及び第２ゲートサブパッド１９１ｐを含む。ゲートパッドＧＰに含まれた第２ゲートサブパッド１９１ｐは、外部からゲート信号、例えば、オン又はオフ信号を受信してゲート線１２１に伝達する。本発明により、ゲートパッドＧＰは、画素領域の外に形成されていてもよい。また、ゲートパッドＧＰ（Gate Pad）が形成される領域には、２個以上の信号が印加され、ゲート信号を生成してゲート線に伝達する回路部が形成されてもよい。
ゲート層パターンの多数の側壁上には、第１キャッピング層１３１がある。第１キャッピング層１３１の厚さは、約２００Å〜約１，０００Åの範囲内にあってもよい。第１キャッピング層１３１は、ゲート層パターンを形成する材料、例えば、銅が拡散することを減少できる。ゲート層パターンを形成する材料が拡散すると、信頼性不良が発生し得る。第１キャッピング層１３１は、ゲート層パターンの上には存在しなくてもよく、例えばゲート層パターンの材料が拡散することで信頼性不良が発生し得る部分にのみ形成されていてもよい。第１キャッピング層１３１の材料は、窒化ケイ素（ＳｉＮｘ）又は酸化ケイ素（ＳｉＯｘ）であってもよい。
第１キャッピング層１３１上には、ゲート絶縁膜（gate insulating layer）１４０がある。本発明により、ゲート絶縁膜１４０は、第１ゲート副絶縁膜１４０ａと第２ゲート副絶縁膜１４０ｂからなる二重層を含む。第１ゲート副絶縁膜１４０ａは、第１キャッピング層１３１上に接触し、第２ゲート副絶縁膜１４０ｂは、第１ゲート副絶縁膜１４０ａの上部と露出したゲート層パターンの上部表面とこれらと隣接した側壁の上にある。
第１ゲート副絶縁膜１４０ａは、屈曲されたパターン間に位置してゲート層パターンを平坦化することができる。第１ゲート副絶縁膜１４０ａの厚さは、ゲート層パターンの厚さより小さい。本発明により、第１キャッピング層１３１と第１ゲート副絶縁膜１４０ａは、ゲート層パターン、例えば、ゲート電極１２４の高さより低く形成されてもよい。このように、第１キャッピング層１３１と第１ゲート副絶縁膜１４０ａが形成されることにより、ゲート電極１２４と薄膜トランジスターのソース電極又はドレイン電極との間の絶縁層が均一になることができる。このように絶縁層が均一になる理由については、製造方法の説明の際に詳述する。ゲート電極１２４とソース電極又はドレイン電極との間の絶縁層が均一であると、電極間のキャパシタンスが均一であるため、薄膜トランジスター間の特性が均一であることができる。これにより、薄膜トランジスター基板は、良好の品質を表示することができる。
第２ゲート副絶縁膜１４０ｂは、ゲート層パターンと直接接触してもよく、より好ましくは、ゲート層パターンの上部面と直接接触してもよい。第２ゲート副絶縁膜１４０ｂの厚さは、約２，０００Å〜約５，０００Åの範囲内にあってもよい。ゲート絶縁膜１４０の二重層中の一層は、有機絶縁物であり、他層は、無機絶縁物であっても良い。第１ゲート副絶縁膜１４０ａの材料は、有機絶縁物であってもよく、第２ゲート副絶縁膜１４０ｂの材料は、窒化ケイ素（ＳｉＮｘ）又は酸化ケイ素（ＳｉＯｘ）であってもよい。無機絶縁物は、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）、酸化チタン（ＴｉＯ２）、アルミナ（Ａｌ２Ｏ３）、ポリシロキサン（Polysiloxane）、フェニルシロキサン（Phenylsiloxane）又はジルコニア（ＺｒＯ２）を含んでもよい。
第２ゲート副絶縁膜１４０ｂの上には、半導体膜１５４がある。半導体膜１５４は、薄膜トランジスターが位置した領域にある。半導体膜１５４の平面形状は、薄膜トランジスターのチャンネル領域を除き、ソース電極１７３ｈ、１７３ｃ及びドレイン電極１７５ｈ、１７５ｌ、１７５ｃの平面形状と類似である。本発明により、半導体膜１５４は、第１ソース電極１７３ｈと第１ドレイン電極１７５ｈとの間にあり、第１ソース電極１７３ｈと第１ドレイン電極１７５ｈと重畳してもよい。半導体膜１５４は、第１ソース電極１７３ｈと第２ドレイン電極１７５ｌとの間にあり、第１ソース電極１７３ｈと第２ドレイン電極１７５ｌと重畳してもよい。半導体膜１５４は、第３ソース電極１７３ｃと第３ドレイン電極１７５ｃとの間にあり、第３ソース電極１７３ｃと第３ドレイン電極１７５ｃと重畳してもよい。半導体膜１５４は、ゲート電極１２４と重畳する。半導体膜１５４は、横保持電極１２５ｈと重畳してもよい。半導体膜１５４は、水素化非晶質シリコン、ポリシリコン、又は酸化物半導体を含んでもよい。酸化物半導体は、インジウムガリウム亜鉛系酸化物（ＩｎＧａＺｎＯ）、ＺＴＯ（Zinc Tin Oxide）又はＩＺＯ（Indium Tin Oxide）を含む。酸化物半導体は、速い有効移動度（effective mobility）を有するため、高解像度及び大型の表示装置に適用することができる。
半導体膜１５４の上には、互いに隔離されたソース電極１７３ｈ、１７３ｃ及びドレイン電極１７５ｈ、１７５ｌ、１７５ｃがある。第１薄膜トランジスターＴＦＴ１は、第１ソース電極１７３ｈと第１ドレイン電極１７５ｈを含む。第２薄膜トランジスターＴＦＴ２は、第１ソース電極１７３ｈと第２ドレイン電極１７５ｌを含む。第１薄膜トランジスターＴＦＴ１と第２薄膜トランジスターＴＦＴ２のゲート電極１２４は、ゲート線１２１の突出部にある。第３薄膜トランジスターＴＦＴ３は、第３ソース電極１７３ｃと第３ドレイン電極１７５ｃを含む。第２ドレイン電極１７５ｌと第３ソース電極１７３ｃは、電気的に連結されている。第２ドレイン電極１７５ｌと第３ソース電極１７３ｃは、同一の材料であってもよい。第１薄膜トランジスターＴＦＴ１のチャンネルは、第１ソース電極１７３ｈと第１ドレイン電極１７５ｈとの間の半導体膜１５４の層である。第２薄膜トランジスターＴＦＴ２のチャンネルは、第１ソース電極１７３ｈと第２ドレイン電極１７５ｌとの間の半導体膜１５４の層である。第３薄膜トランジスターＴＦＴ３のチャンネルは、第３ソース電極１７３ｃと第３ドレイン電極１７５ｃとの間の半導体膜１５４の層である。薄膜トランジスターチャンネルは、薄膜トランジスターの作動の際、電荷が移動する領域である。
本発明により、ソース電極１７３ｈ、１７３ｃ及びドレイン電極１７５ｈ、１７５ｌ、１７５ｃの厚さは、各々、約２００Å〜約３，０００Åの範囲内になるとよい。ソース電極及びドレイン電極の厚さが小さいと、薄膜トランジスターのチャンネルが小さく、均一に形成できる。薄膜トランジスターのチャンネルが小さいと、表示装置の開口率は増加し得る。薄膜トランジスターのチャンネル長さが均一に形成されると、表示装置の表示品質は向上できる。ソース電極及びドレイン電極の厚さが大きいと、電極のテーパ角と蝕刻が不均一であるため、トランジスターのチャンネル長さが不均一であり得る。つまり、電極の厚さが大きいとその分、電極のパターニングの際のエッチング量が大きくなり、各トランジスタの電極のエッチング量の均一性を維持するのが困難であり得る。チャンネル長さが不均一であると、表示装置の表示品質は低下する。
本発明により、ソース電極１７３ｈ、１７３ｃ及びドレイン電極１７５ｈ、１７５ｌ、１７５ｃを形成する物質は、拡散（diffusion）又は電子移動（electromigration）などにより半導体膜１５４の電気的特性を実質的に変化させない物質であってもよい。ソース電極及びドレイン電極を形成する物質は、データ線１７１を形成する物質と異なっても良い。本発明により、ソース電極及びドレイン電極は、ガリウム亜鉛系酸化物（ＧａＺｎＯ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、又はマンガン（Ｍｎ）を含んでもよい。本発明により、ソース電極及びドレイン電極は、単一層、二重層、又は三重層の構造を含んでもよい。単一層は、モリブデン（Ｍｏ）を含んでもよく、二重層は半導体膜１５４と接触したガリウム亜鉛系酸化物（ＧａＺｎＯ）とガリウム亜鉛系酸化物の上にあるマンガン（Ｍｎ）を含んでもよく、三重層は、半導体膜１５４と接触したモリブデン（Ｍｏ）とモリブデン（Ｍｏ）間にあるアルミニウム（Ａｌ）を含んでもよい。
第１ソース電極１７３ｈの一端は、データ線１７１と重畳し、第１データコンタクトホールＣＴｄ１を介してデータ線１７１と直接連結される。第１ドレイン電極１７５ｈの一端は、第１正画素サブコンタクトホールＣＴｈ１を介して、正画素連結部材１７１ｓ１と直接連結される。第２ドレイン電極１７５l又は第３ソース電極１７３ｃは、第１副画素サブコンタクトホールＣＴｌ１を介して副画素連結部材１７１ｓ２と直接連結される。第３ドレイン電極１７５ｃの一端は、降圧ゲート線１２３と重畳し、他端は、正画素電極１９１ｈと重畳する。本発明により、データ線１７１、正画素連結部材１７１s１、及び副画素連結部材１７１ｓ２は、同一の物質を含む。
ゲート絶縁膜１４０、半導体膜１５４、ソース電極１７３ｈ、１７３ｃ、及びドレイン電極１７５ｈ、１７５ｌ、１７５ｃの上には、保護膜１８０が存在する。保護膜１８０は、２個以上の副保護膜を含んでもよい。本発明により、保護膜１８０は、第１副保護膜１８０ａ、第２副保護膜１８０ｂ、及び第３副保護膜１８０ｃを含む。第１副保護膜１８０ａは、半導体膜１５４と接触する。第１副保護膜１８０ａは、ゲート絶縁膜１４０と接触しても良い。第１副保護膜１８０ａは、酸化チタン（ＴｉＯ２）、アルミナ（Ａｌ２Ｏ３）、ジルコニア（ＺｒＯ２）、酸化ケイ素（ＳｉＯｘ）又は窒化ケイ素（ＳｉＮｘ）であっても良い。酸化ケイ素（ＳｉＯｘ）からなる第１副保護膜１８０ａは、半導体膜１５４の酸化物が還元されて析出することを、又は半導体膜１５４の組成変化を抑制できる。第１副保護膜１８０ａの厚さは、約３００Å〜約５，０００Åの範囲内にあってもよい。
第１副保護膜１８０ａに形成された第１正画素サブコンタクトホールＣＴｈ１、第１副画素サブコンタクトホールＣＴｌ１、第１データコンタクトホールＣＴｄ１、及び第１ゲートパッドサブコンタクトホールＣＴｐ１がある。第１副保護膜１８０ａの上又は第１副保護膜１８０ａに形成されたコンタクトホールＣＴｈ１、ＣＴｌ１、ＣＴｄ１、ＣＴｐ１内には、データ層パターンがある。データ層パターンは、正画素連結部材１７１ｓ１、副画素連結部材１７１s２、ゲートパッド連結部材１７１s３及びデータ線１７１を含む。データ層パターンを形成する物質は、低抵抗特性を有する。データ層パターンに含まれたパターンは、各々同一の材料であり、類似の厚さを有する。データ層パターンは、ゲート層パターンの厚さ（例えば、約１μｍ〜約４μｍ範囲内の値）と同一であってもよく、ゲート層パターンの材料（例えば、銅）と同一であっても良い。データ層パターンの厚さは、ソース電極及びドレイン電極の厚さより４倍以上であってもよい。データ層パターンは、薄膜トランジスターのソース電極及びドレイン電極と異なる厚さで形成されるか、又は異なる物質であってもよい。このような構造を有する表示装置は、前述のように、信号遅延が減少され、表示装置は高解像度を有することができる。さらに、表示装置の信頼性が向上できる。
データ線１７１は、第１データコンタクトホールＣＴｄ１内に形成され、外部から印加された表示装置の画像信号を薄膜トランジスターに伝達する。データ線１７１を形成する物質は、ソース電極及びドレイン電極を形成する物質より低い抵抗特性を有し、厚さも厚いため、データ信号遅延を減少できる。薄膜トランジスターの第１ソース電極１７３ｈが小さく形成できるため、データ線１７１の寄生容量は減少し、データ信号遅延を減少できる。例えば第１ソース電極１７３ｈの面積が小さいと、他の電極との重畳面積が減り寄生容量が減少するためデータ信号遅延が減少する。
本発明により、データ層パターンに含まれた正画素連結部材１７１ｓ１、副画素連結部材１７１ｓ２、及びゲートパッド連結部材１７１s３はそれぞれ、各下部の金属と上部の金属を安定的に連結することができる。データ線１７１の厚さが大きいと、コンタクトホールの高さが大きくなるが、これらの連結部材１７１ｓ１、１７１s２、１７１s３によって、金属の電気的連結性を強化することができる。
正画素連結部材１７１s１、副画素連結部材１７１ｓ２、及びゲートパッド連結部材１７１ｓ３があると、これらの上に形成されたコンタクトホールＣＴｈ２、ＣＴｌ２、ＣＴｐ２の幅が小さくなり得る。後述の第２正画素サブコンタクトホールＣＴｈ２又は第２副画素サブコンタクトホールＣＴｌ２の幅が小さくなると、表示板の開口率は増加し得る。これにより、表示装置の透過率は増加し、表示装置の表示品質は向上できる。後述の第２ゲートパッドサブコンタクトホールＣＴｐ２の幅が小さくなると、ゲートパッドＧＰは、小さく形成することができるので、高解像度の表示装置が製造できる。
第１正画素サブコンタクトホールＣＴｈ１内とこの上には、パターンを有する正画素連結部材１７１ｓ１がある。正画素連結部材１７１ｓ１は、第２正画素サブコンタクトホールＣＴｈ２を介して、正画素電極１９１ｈと電気的に直接連結される。正画素連結部材１７１ｓ１は、第１ドレイン電極１７５ｈと正画素電極１９１ｈの電気的連結性を強化できる。第１副画素サブコンタクトホールＣＴｌ１内とこの上には、パターンを有する副画素連結部材１７１ｓ２がある。副画素連結部材１７１ｓ２は、第２副画素サブコンタクトホールＣＴｌ２を介して、副画素電極１９１ｌと電気的に直接連結される。副画素連結部材１７１ｓ２は、第２ドレイン電極１７５ｌと副画素電極１９１ｌの電気的連結性を強化できる。第１ゲートパッドサブコンタクトホールＣＴｐ１内とこの上には、パターンを有するゲートパッド連結部材１７１ｓ３がある。ゲートパッド連結部材１７１ｓ３は、第２ゲートパッドサブコンタクトホールＣＴｐ２を介して、第２ゲートサブパッド１９１ｐと電気的に直接連結される。ゲートパッド連結部材１７１ｓ３は、第１ゲートサブパッド１２２と第２ゲートサブパッド１９１ｐの電気的連結性を強化することができる。第１ゲートパッドサブコンタクトホールＣＴｐ１は、ゲート絶縁膜１４０と第１副保護膜１８０ａに形成された孔である。ゲートパッド連結部材１７１ｓ３は、第１ゲートサブパッド１２２と電気的に連結される。
データ層パターン又は第１副保護膜１８０ａの上には、第２副保護膜１８０ｂがある。第２副保護膜１８０ｂは、コンタクトホールを除いて、データ層パターンを覆っている。データ層を覆っている第２副保護膜１８０ｂは、データ層パターンを形成する材料、例えば、銅が拡散することを減少できる。これにより、第２副保護膜１８０ｂは、表示装置の信頼性を改善できる。第２副保護膜１８０ｂの厚さは、約２００Å〜約１，０００Åの範囲内にあってもよい。第２副保護膜１８０ｂは、酸化ケイ素又は窒化ケイ素であってもよく、より好ましくは、窒化ケイ素である。第２副保護膜１８０ｂの上には、第３副保護膜１８０ｃがある。第３副保護膜１８０ｃは、膜を平坦化することができる。本発明により、第３副保護膜１８０ｃは、高解像度及び大型の表示装置の駆動のために形成された厚いデータ線１７１を覆うように形成できる。第３副保護膜１８０ｃは、ポリシロキサン（polysiloxane）、フェニルシロキサン（phenylsiloxane）、ポリイミド（polyimide）、シルセスキオキサン（silsesquioxane）、シラン（silane）又は有機絶縁物質であっても良い。本発明により、第３副保護膜１８０ｃは、カラーフィルタからなってもよい。
第２副保護膜１８０ｂ及び第３副保護膜１８０ｃには、開口として第２正画素サブコンタクトホールＣＴｈ２、第２副画素サブコンタクトホールＣＴｌ２、及び第２ゲートパッドサブコンタクトホールＣＴｐ２が形成されている。コンタクトホールＣＴｈ２、ＣＴｌ２、ＣＴｐ２を介して、前述のように、金属パターンが電気的に連結される。正画素連結部材１７１s１、副画素連結部材１７１ｓ２、及びゲートパッド連結部材１７１ｓ３があるため、第２正画素サブコンタクトホールＣＴｈ２、第２副画素サブコンタクトホールＣＴｌ２、及び第２ゲートパッドサブコンタクトホールＣＴｐ２は、小さい幅で形成され得る。前述の通り、正画素連結部材１７１s１、副画素連結部材１７１ｓ２、及びゲートパッド連結部材１７１ｓ３が形成されているため、第２正画素サブコンタクトホールＣＴｈ２、第２副画素サブコンタクトホールＣＴｌ２、及び第２ゲートパッドサブコンタクトホールＣＴｐ２の深さを深く形成する必要が無いためである。これにより、前述のように、表示板の透過率は増加し、表示装置の表示品質は向上できる。また、薄膜トランジスター表示板の工程性が向上され、高解像度の表示装置が製造できる。
保護膜１８０上には、画素電極層パターンがある。画素電極層パターンは、画素電極１９１及び第２ゲートサブパッド１９１ｐを含む。画素電極層パターンは、ＩＴＯ又はＩＺＯのような透明物質であっても良い。正画素電極１９１ｈ、副画素電極１９１ｌ及び第２ゲートサブパッド１９１ｐは、各々下部に形成されたコンタクトホールを完全に覆う。第２ゲートサブパッド１９１ｐは、第１ゲートパッドサブコンタクトホールＣＴｐ１及び第２ゲートパッドサブコンタクトホールＣＴｐ２を介して、第１ゲートサブパッド１２２と電気的に連結される。第２ゲートサブパッド１９１ｐは、走査信号又はゲート信号の印加を受けて、ゲート線１２１に伝達する。画素電極１９１は、正画素電極１９１ｈ及び副画素電極１９１ｌを含む。正画素電極１９１ｈは、第１正画素サブコンタクトホールＣＴｈ１及び第２正画素サブコンタクトホールＣＴｈ２を介して、第１ドレイン電極１７５ｈと電気的に連結される。副画素電極１９１ｌは、第１副画素サブコンタクトホールＣＴｌ１及び第２副画素サブコンタクトホールＣＴｌ２を介して、第２ドレイン電極１７５ｌと電気的に連結される。正画素電極１９１ｈは、第１ドレイン電極１７５ｈからデータ電圧の印加を受け、副画素電極１９１ｌは第２ドレイン電極１７５ｌからデータ電圧より低い電圧の印加を受ける。副画素電極１９１ｌに印加されるデータ電圧は、正画素電極１９１ｈに印加されるデータ電圧よりΔＶ電圧ほど低い電圧であっても良い。ΔＶ電圧は、第３ドレイン電極１７５ｃの蓄電量（capacitance）に比例してもよい。正画素電極１９１ｈと副画素電極１９１ｌは、保持電極線１２５、横保持電極１２５ｈ、又は縦保持電極１２５ｖと重畳して保持蓄電器（storage capacitor）を成し得る。図１及び図２に示した表示板を備えた表示装置は、本願の出願人に譲渡され、本明細書の一部となり得る２０１１年１０月１０日付に公開された韓国出願公開１０−２０１１−０１１１２２７号明細書及び２０１１年１０月６日付に公開された米国公開特許２０１１−０２４２４４３号明細書の図１１を参照して開示されたように作動できる。
このような構造を有する薄膜トランジスター表示板は、高解像度及び増加した透過率を有することができ、この表示板を備えた表示装置は、良い品質を有することができる。
以下、図１及び図２に示した薄膜トランジスター表示板の製造方法につき、図３Ａ〜図３Ｅを参照して詳細に説明する。図２及び図３Ａ〜図３Ｅは、図１に示した薄膜トランジスター表示板の製造方法を示す断面図である。以下、説明の重複を避けるために、図１及び図２を参照して説明した材料や構造などは、省略するか、又は簡単に説明する。
図３Ａを参照すると、基板１１０上に導電性材料が積層され、その上に、フォトパターン（Photo pattern）を蝕刻防止膜として導電性材料が蝕刻され、これにより、ゲート線１２１、第１ゲートサブパッド１２２、ゲート電極１２４及び横保持電極１２５ｈを含むゲート層パターンが形成される。つまり、フォトパターンＰＲを蝕刻防止膜として導電性材料が蝕刻され、ゲート層パターン１２１，１２２，１２４，１２５ｈが形成される。導電性材料は、銅を含んでもよい。ゲート層パターン１２１，１２２，１２４，１２５ｈの厚さが約１μｍ以上であれば、ゲート層パターンのテーパ角は、約６０°〜約９０°範囲内の値であってもよい。本発明により、ゲート層パターン１２１，１２２，１２４，１２５ｈは、チタン又はチタン合金からなる第１ゲート副電極と、銅又は銅合金からなる第２ゲート副電極から構成された二重層構造を含んでもよい。導電性材料は、乾式蝕刻及び湿式蝕刻技術により蝕刻してもよい。
ゲート層パターン１２１，１２２，１２４，１２５ｈ及び基板１１０の上には、第１キャッピング層１３１と第１ゲート副絶縁膜１４０ａが順次に積層される。第１キャッピング層１３１と第１ゲート副絶縁膜１４０ａは、キャッピング層蝕刻工程により全面蝕刻される。キャッピング層蝕刻工程により、第１ゲート副絶縁膜１４０ａは均一に蝕刻され、ゲート層パターン１２１，１２２，１２４，１２５ｈ上に形成された第１キャッピング層１３１もまた蝕刻され得る。
ゲート層パターン、第１キャッピング層１３１と第１ゲート副絶縁膜１４０ａをより平坦に形成するために、キャッピング蝕刻工程は、ゲート層パターン１２１，１２２，１２４，１２５ｈの上部が露出されるまで進行し得る。従って、キャッピング蝕刻工程により、膜は実質的に平坦化されることができる。本発明により、ゲート電極１２４上に、第１キャッピング層１３１と第１ゲート絶縁膜１４０ａが無い場合、ゲート電極１２４とソース電極１７３ｈ及びドレイン電極１７５ｈとの間の間隔が均一に形成できるため、薄膜トランジスターの特性が均一であり得る。つまり、ゲート電極１２４とソース電極１７３ｈ及びドレイン電極１７５ｈとの間の膜厚が大きいとその分だけ、例えば積層の不均一等により間隔の不均一性が大きくなる。しかし、ゲート電極１２４とソース電極１７３ｈ及びドレイン電極１７５ｈとの間に第１キャッピング層１３１と第１ゲート絶縁膜１４０ａが無く、その間隔が小さいと均一度がより高くなる。
第１ゲート副絶縁膜１４０ａが有機絶縁物を含む場合、積層の厚さが無機絶縁物より不均一となり得る。従って、薄膜トランジスターの特性を均一にするために、ゲート電極１２４上に不均一の厚さで形成できる有機絶縁物を除去し、より均一の厚さで形成される無機絶縁物（例えば、第２ゲート副絶縁膜１４０ｂ）がゲート電極１２４上に形成できる。
ゲート層パターン１２１，１２２，１２４，１２５ｈの上部を露出するキャッピング層蝕刻工程により、第１キャッピング層１３１と第１ゲート副絶縁膜１４０ａは、ゲート層パターン１２１，１２２，１２４，１２５ｈより若干低く形成できる。第１ゲート副絶縁膜１４０ａが蝕刻される前に、基板１１０から入射する光により、ゲート層パターン１２１，１２２，１２４，１２５ｈをマスクとして第１ゲート副絶縁膜１４０ａが選別的に硬化され得る。第１キャッピング層１３１と第１ゲート副絶縁膜１４０ａは、前述のような材料から形成されてもよい。
図３Ｂを参照すると、ゲート層パターン１２１，１２２，１２４，１２５ｈ、第１キャッピング層１３１又は第１ゲート副絶縁膜１４０ａの上には、第２ゲート副絶縁膜１４０ｂ、半導体膜１５４及び第１ソース電極１７３ｈと第１ドレイン電極１７５ｈを形成するための材料が順次に積層される。これらを形成する材料及び厚さは、前述したようであり、また、この分野における通常の知識を有する者に容易に用いられる材料が含まれ得る。これらは、化学気相蒸着（Chemical Vapor Deposition, ＣＶＤ）又はスパッタリング（sputtering）法により積層しても良い。
半導体膜１５４及び第１ソース電極１７３ｈと第１ドレイン電極１７５ｈは、一個のフォトマスク（図示せず）により形成され得る。ソース電極１７３ｈとドレイン電極１７５ｈを形成するための材料の上に、感光膜（photoresist film）（図示せず）が形成され、ソース電極１７３ｈとドレイン電極１７５ｈのパターンと実質的に類似に現像された感光膜パターンにより、半導体膜１５４及びソース電極１７３ｈとドレイン電極１７５ｈが形成され得る。薄膜トランジスターのチャンネル領域を除いて、現像された感光膜パターンは、ソース電極１７３ｈとドレイン電極１７５ｈのパターンと実質的に類似であってもよい。感光膜は、スリットパターン、格子パターン又は半透明層を含むマスクによりパターニングしてもよい。現像された感光膜パターンをマスクとしてエッチングすることにより、半導体膜１５４、薄膜トランジスターのチャンネル及びソース電極１７３ｈとドレイン電極１７５ｈが形成される。第２ゲート副絶縁膜１４０ｂは、実質的にエッチングされないように、半導体膜１５４と第２ゲート副絶縁膜１４０ｂの選択比の高いガスを用いても良い。
図３Ｃを参照すると、第２ゲート副絶縁膜１４０ｂ、薄膜トランジスターのチャンネル及び第１ソース電極１７３ｈと第２ドレイン電極１７５ｌの上には、第１副保護膜１８０ａが積層される。第１副保護膜１８０ａの材料又は厚さは、前述したように形成されてもよい。第１副保護膜１８０ａは、化学気相蒸着法により形成してもよい。感光膜をマスクとして、第１副保護膜１８０ａに第１正画素サブコンタクトホールＣＴｈ１、第１副画素サブコンタクトホールＣＴｌ１、第１データコンタクトホールＣＴｄ１、及び第１ゲートパッドサブコンタクトホールＣＴｐ１が形成される。ゲートパッドＧＰ部分に形成された第１ゲートパッドサブコンタクトホールＣＴｐ１は、第２ゲート副絶縁膜１４０ｂに形成されてもよい。
図３Ｄを参照すると、コンタクトホールＣＴｈ１、ＣＴｌ１、ＣＴｄ１、ＣＴｐ１内に及び第１副保護膜１８０ａ上には、データ層パターンを形成する物質が形成される。データ層パターンを形成する物質及び厚さは、前述したようであり、スパッタリング及び無電解めっき工程により形成されてもよい。データ層パターンを形成する物質は、フォトリソグラフィー工程により、正画素連結部材１７１ｓ１、副画素連結部材１７１ｓ２、データ線１７１、及びゲートパッド連結部材１７１ｓ３から形成される。正画素連結部材１７１ｓ１は、第１薄膜トランジスターＴＦＴ１に含まれた第１ドレイン電極１７５ｈの他端と電気的に連結される。第１薄膜トランジスターＴＦＴ１の他端は、第１薄膜トランジスターＴＦＴ１と隣接したデータ線１７１と第１データコンタクトホールＣＴｄ１を介して電気的に連結される。副画素連結部材１７１ｓ２は、第２ドレイン電極１７５ｌと第３ソース電極１７３ｃの中央部に形成された第２副画素サブコンタクトホールＣＴｌ２を介して、電極１７５ｌ、１７３ｃと電気的に連結される。ゲートパッド連結部材１７１ｓ３の下部面は、第１ゲートサブパッド１２２と電気的に連結される。正画素連結部材１７１ｓ１、副画素連結部材１７１s２、データ線１７１、及びゲートパッド連結部材１７１ｓ３は、図１及び図２を参照して前述した効果を有する。
図３Ｅを参照すると、正画素連結部材１７１ｓ１、副画素連結部材１７１ｓ２、データ線１７１、ゲートパッド連結部材１７１ｓ３を含むデータ層パターン又は第１副保護膜１８０ａの上には、第２副保護膜１８０ｂ及び第３副保護膜１８０ｃが順次に積層される。第２副保護膜１８０ｂ及び第３副保護膜１８０ｃの材料又は厚さは、前述のように形成できる。第２副保護膜１８０ｂは、化学気相蒸着法により形成してもよく、第３副保護膜１８０ｃは、スピンコーティング（spin coating）又はスリットキャスティング（slit casting）技術により形成してもよい。第３副保護膜１８０ｃは、光により選択的に硬化され、現像（develop）工程によりコンタクトホールＣＴｈ２、ＣＴｌ２、ＣＴｐ２のパターンが形成され得る。第２副保護膜１８０ｂは、パターニングされた第３副保護膜１８０ｃをマスクとしてエッチングされ、パターニングされ得る。このような現像又はエッチング工程により、第２副保護膜１８０ｂ及び第３副保護膜１８０ｃに形成されたコンタクトホール、例えば、第２正画素サブコンタクトホールＣＴｈ２、第２副画素サブコンタクトホールＣＴｌ２、及び第２ゲートパッドサブコンタクトホールＣＴｐ２が形成される。正画素連結部材１７１ｓ１、副画素連結部材１７１ｓ２、及びゲートパッド連結部材１７１ｓ３の上段に、各々形成された第２正画素サブコンタクトホールＣＴｈ２、第２副画素サブコンタクトホールＣＴｌ２、及び第２ゲートパッドサブコンタクトホールＣＴｐ２は、コンタクトホールの深さが小さくなるため、より小さい幅で形成できる。この効果は、図１及び図２を参照して前述した。本発明の一実施形態により、第２正画素サブコンタクトホールＣＴｈ２の大きさは、第１正画素サブコンタクトホールＣＴｈ１の大きさより大きくても良い。第２副画素サブコンタクトホールＣＴｌ２のサイズは、第１副画素サブコンタクトホールＣＴｌ１のサイズより大きくても良い。
以下、図２を参照すると、第３副保護膜１８０ｃ上には、正画素電極１９１ｈ、副画素電極１９１ｌ及び第２ゲートサブパッド１９１ｐを含む画素電極層パターンが形成される。画素電極層パターンの材料又は厚さは、前述したように形成され得る。画素電極層パターンを形成する膜は、スパッタリング又は化学気相蒸着法により形成してもよい。画素電極層パターンは、フォトリソグラフィー工程により形成してもよい。画素電極層パターンの各機能は前述した通りである。
前述の製造方法により、コンタクトホール、例えば画素コンタクトホール又はゲートパッドコンタクトホールのサイズが小さく形成され得る。これにより、表示装置の開口率を増加でき、ゲートパッドを小さく形成できる。また、高解像度を有する薄膜トランジスター表示板を製造できる。さらに、前述の製造方法により、薄膜トランジスターが小さく形成され得る。これにより、結合容量（coupling capacitance）を減少させることができるので、大型の薄膜トランジスター表示板が製造できる。このように製造した薄膜トランジスター表示板を備えた表示装置は、優れた画質特性を有することができる。
以下、図４Ａ及び図４Ｂを参照して、本発明の一実施形態による薄膜トランジスター表示板とその構造について詳細に説明する。図４Ａは、本発明の一実施形態による薄膜トランジスター表示板の一画素とゲートパッドを示した平面図である。図４Ｂは、図４Ａに示した切断面線IV-IV'から見た断面図である。本発明により、高解像度又は大型の薄膜トランジスター表示板を製造することができる。また、データコンタクトホールを一個で形成できる。これにより、電気的連結性を向上でき、コンタクトホールの幅を小さく形成できる。以下、重複説明を避けるため、図１及び図２を参照して前述した薄膜トランジスターの材料又は構造などについての説明は省略する。
図４Ａ及び図４Ｂを参照すると、透明基板１１０上に、図１〜図３Ｂを参照して前述したように、ゲート線１２１、第１ゲートサブパッド１２２、降圧ゲート線１２３、ゲート電極１２４、保持電極線１２５、及び降圧ゲート電極１２９、横保持電極１２５ｈ、縦保持電極１２５ｖ、第１キャッピング層１３１、第１ゲート副絶縁膜１４０ａ、第２副絶縁膜１４０ｂ、半導体膜１５４、ソース電極１７３ｈ、１７３ｃ及びドレイン電極１７５ｈ、１７５ｌ、１７５ｃが形成される。
ゲート絶縁膜１４０、半導体膜１５４、ソース電極１７３ｈ、１７３ｃ、及びドレイン電極１７５ｈ、１７５ｌ、１７５ｃの上には、第１副保護膜１８０ａがある。
第１副保護膜１８０ａ上には、データ線１７１が形成される。データ線１７１上には、第２副保護膜１８０ｂが形成される。第２副保護膜１８０ｂは、膜を平坦化するための有機絶縁物であっても良い。以後、第２データコンタクトホールＣＴｄ２、第３正画素サブコンタクトホールＣＴｈ３、第３副画素サブコンタクトホールＣＴｌ３、及び第３ゲートパッドサブコンタクトホールＣＴｐ３が形成される。第２データコンタクトホールＣＴｄ２は、データ線１７１と第１ソース電極１７３ｈを安定的に連結できるようにする孔である。第２データコンタクトホールＣＴｄ２は、第１副保護膜１８０ａ及び第２副保護膜１８０ｂに形成された孔であり、データ線１７１及び第１ソース電極１７３ｈの上部に形成される。本発明により、第２データコンタクトホールＣＴｄ２は、データ線１７１の側面を露出し得る。本発明により、データ線１７１は、第１ソース電極１７３ｈと重畳されてもよい。
第３正画素サブコンタクトホールＣＴｈ３は、第１副保護膜１８０ａ及び第２副保護膜１８０ｂに形成された孔であり、第１ドレイン電極１７５ｈの上部に形成される。第３副画素サブコンタクトホールＣＴｌ３は、第１副保護膜１８０ａ及び第２副保護膜１８０ｂに形成された孔であり、第２ドレイン電極１７５ｌの上部に形成される。第３ゲートパッドサブコンタクトホールＣＴｐ３は、第２ゲート副絶縁膜１４０ｂ及び第１副保護膜１８０ａに形成された孔であり、第１ゲートサブパッド１２２の上部に形成される。本発明により、ゲートパッド領域では、第２副保護膜１８０ｂが全面的に除去され得る。ゲートパッド領域に第２副保護膜１８０ｂが全面的に除去されると、第３ゲートパッドサブコンタクトホールＣＴｐ３のサイズは小さく形成され得る。これにより、ゲートパッド領域にゲートパッドが多く形成できるため、このようなゲートパッド構造を有する薄膜トランジスター表示板は、高解像度を有する表示装置に使用可能である。
第２副保護膜１８０ｂ、第２データコンタクトホールＣＴｄ２、第３正画素サブコンタクトホールＣＴｈ３、第３副画素サブコンタクトホールＣＴｌ３、及び第３ゲートパッドサブコンタクトホールＣＴｐ３の上には、画素電極層パターンが形成される。本発明により、画素電極層パターンは、データ連結部材１９１ｄをさらに含んでもよい。データ連結部材１９１ｄは、第２データコンタクトホールＣＴｄ２に形成され、パターニングされて、データ線１７１と第１ソース電極１７３ｈを電気的に連結する。正画素電極１９１ｈは、第３正画素サブコンタクトホールＣＴｈ３を介して、第１ドレイン電極１７５ｈと電気的に連結される。副画素電極１９１ｌは、第３副画素サブコンタクトホールＣＴｌ３を介して、第２ドレイン電極１７５ｌと電気的に連結される。第２ゲートサブパッド１９１ｐは、第３ゲートパッドサブコンタクトホールＣＴｐ３を介して、第１ゲートサブパッド１２２と電気的に連結される。このような構造を有する薄膜トランジスター表示板は、高解像度又は大きなサイズを有することができる。
以下、図５Ａ及び図５Ｂを参照して、本発明の一実施形態による薄膜トランジスター表示板とその構造について詳細に説明する。図５Ａは、本発明の一実施形態による薄膜トランジスター表示板の一画素とゲートパッドを示した平面図である。図５Ｂは、図５Ａに示した切断面線Ｖ−Ｖ’から見た断面図である。本発明により、薄膜トランジスター表示板は、高解像度又は大型の表示装置に使用することができる。また、データ線１７１が、画素電極層パターンを通じてソース電極１７３ｈと連結されるため、データ線１７１の幅を信号遅延を考慮しつつも小さくすることができ、データ線１７１の寄生容量を減少できる。例えば、データ線１７１をソース電極１７３ｈに近接するように幅を大きく形成する必要はない。これにより、信号遅延が改善できる。図５Ａ及び図５Ｂに示した構造は、図４Ａ及び図４Ｂを参照して説明した構成と第３データコンタクトホールＣＴｄ３及び第４データコンタクトホールＣＴｄ４が異なっており、他の構成は実質的に同様である。従って、重複説明を避けるために、図４Ａ及び図４Ｂを参照した説明と重複したことは省略する。
図５Ａ及び図５Ｂを参照すると、前述したように、透明基板１１０上に、ゲート線１２１、第１ゲートサブパッド１２２、降圧ゲート線１２３、ゲート電極１２４、保持電極線１２５、及び降圧ゲート電極１２９、横保持電極１２５ｈ、縦保持電極１２５ｖ、第１キャッピング層１３１、第１ゲート副絶縁膜１４０ａ、第２ゲート副絶縁膜１４０ｂ、半導体膜１５４、ソース電極１７３ｈ、１７３ｃ及びドレイン電極１７５ｈ、１７５ｌ、１７５ｃ、第１副保護膜１８０ａ、データ線１７１、及び第２副保護膜１８０ｂが形成される。
第３データコンタクトホールＣＴｄ３、第４データコンタクトホールＣＴｄ４、第３正画素サブコンタクトホールＣＴｈ３、第３副画素サブコンタクトホールＣＴｌ３、及び第３ゲートパッドサブコンタクトホールＣＴｐ３が形成される。
第３データコンタクトホールＣＴｄ３は、第１副保護膜１８０ａ及び第２副保護膜１８０ｂに形成された孔であり、第１ソース電極１７３ｈの上部に形成される。第４データコンタクトホールＣＴｄ４は、第２副保護膜１８０ｂに形成された孔であり、データ線１７１の上部に形成される。第３データコンタクトホールＣＴｄ３と第４データコンタクトホールＣＴｄ４に形成されたデータ連結部材１９１ｄは、データ線１７１と第１ソース電極１７３ｈを電気的に連結する。これにより、データ線１７１の寄生容量が減少できる。
このような構造を有する薄膜トランジスター表示板は、高解像度又は大きなサイズを有することができる。
上記構成により、ゲート線及びデータ線の厚さが、薄膜トランジスターのソース電極とドレイン電極の厚さより大きい値を有する薄膜トランジスター表示板を提供することができる。
また、コンタクトホールに形成された連結部材を用いることにより、より小さい幅のコンタクトホールを有する薄膜トランジスター表示板を提供することができる。
本発明によれば、薄膜トランジスター表示板は、高解像度又は大きなサイズを有することができる。
１１０：基板
１２１：ゲート線
１２２：第１ゲートサブパッド
１２３：降圧ゲート線
１２４：ゲート電極
１２５：保持電極線
１２９：降圧ゲート電極
１３１：第１キャッピング層
１４０：ゲート絶縁膜
１４０ａ、１４０b：第１、第２ゲート副絶縁膜
１５４：半導体膜
１７１：データ線
１７１s１：正画素連結部材
１７１s２：副画素連結部材
１７１s３：ゲートパッド連結部材
１７３ｈ：第１ソース電極
１７５ｈ：第１ドレイン電極
１８０：保護膜
１８０ａ、１８０ｂ，１８０ｃ：第１、第２、第３副保護膜
１９１ｈ、１９１ｌ：正画素、副画素電極
１９１ｐ：第２ゲートサブパッド
ＧＰ:ゲートパッド
ＣＴｈ１、ＣＴｈ２、ＣＴｈ３：第１、第２、第３正画素サブコンタクトホール
ＣＴｌ１、ＣＴｌ２：第１、第２副画素サブコンタクトホール
ＣＴｄ１、ＣＴｄ２、ＣＴｄ３、ＣＴｄ４：第１、第２、第３、第４データコンタクトホール
ＣＴｐ１、ＣＴｐ２、ＣＴｐ３：第１、第２、第３ゲートパッドサブコンタクトホール

Claims (10)

  1. 基板上の薄膜トランジスターに含まれたゲート電極、ソース電極及びドレイン電極と、
    前記ゲート電極と一体に形成されたゲート線と、
    前記ゲート線の一端に、前記ゲート線と一体に形成された第１ゲートサブパッドと、
    前記ゲート線、前記ゲート電極及び前記第１ゲートサブパッドを覆うゲート絶縁膜と、
    前記ソース電極に連結されたデータ線と、
    前記薄膜トランジスター及び前記データ線の上に配置される平坦化膜と、
    前記平坦化膜の上に配置される画素電極及び第２ゲートサブパッドと、
    前記ドレイン電極と前記画素電極を連結する画素連結部材と、
    前記第１ゲートサブパッドと前記第２ゲートサブパッドを連結するゲートパッド連結部材とを備え、
    前記ゲート線、前記ゲート電極及び前記第１ゲートサブパッドは、前記基板上に、いずれの部分も互いに同一の材料で同一の厚みに形成されるゲート層パターンに含まれ、
    前記データ線、前記画素連結部材及び前記ゲートパッド連結部材は、前記ゲート絶縁膜上に、いずれの部分も互いに同一の材料で同一の厚みに形成されるデータ層パターンに含まれ、
    前記データ層パターン及び前記ゲート層パターンは、いずれも、厚さが前記のソース電極及びドレイン電極より大きく、前記のソース電極及びドレイン電極とは異なる材料を含み、
    前記データ層パターンは、前記画素連結部材及び前記ゲートパッド連結部材の上面をそれぞれ部分的に露出させるコンタクトホールの領域を除き、前記平坦化膜により覆われており、
    これらのコンタクトホールを通じて、前記画素電極の一部が、前記画素連結部材の上面と接触しており、前記第２ゲートサブパッドの一部が、前記ゲートパッド連結部材の上面と接触していることを特徴とする薄膜トランジスター表示板。
  2. 前記ゲート絶縁膜は、第１ゲート絶縁膜と、この上に配置される第２ゲート絶縁膜とを含み、
    前記第１ゲート絶縁膜は、前記ゲート層パターンの上面を露出させるように、前記ゲート層パターンの間に配置されることにより平坦化絶縁層をなし、
    前記第２ゲート絶縁膜は、前記ゲート層パターン及び前記第１ゲート絶縁膜の上面を覆うことを特徴とする請求項１に記載の薄膜トランジスター表示板。
  3. 前記ゲート層パターンは、その上面から離間して配置された、銅（Ｃｕ）を含む材料からなる層を含み、
    前記第１ゲート絶縁膜の下には、キャッピング層が配置され、このキャッピング層は、前記ゲート層パターンの側面を、その上端部以外で覆い、
    前記キャッピング層における、前記ゲート層パターンの側面を覆う部分は、上端が、前記第１ゲート絶縁膜の上面と一致し、
    これにより、前記第１ゲート絶縁膜の上面は、前記基板の上面からの高さが、前記ゲート層パターンの上面よりも低いことを特徴とする請求項２に記載の薄膜トランジスター表示板。
  4. 前記ゲート層パターンは、その上面に露出する層として、チタン（Ｔｉ）又はチタン合金から形成された層を含むことを特徴とする請求項３に記載の薄膜トランジスター表示板。
  5. 前記データ層パターンは、銅（Ｃｕ）を含む材料から形成されており、
    前記データ層パターンと前記薄膜トランジスターとの間に配置される第１副保護膜と、
    前記データ層パターンと前記平坦化膜との間に配置される第２副保護膜とをさらに含むことを特徴とする請求項１〜４のいずれかに記載の薄膜トランジスター表示板。
  6. 前記平坦化膜及び前記第１ゲート絶縁膜は、ポリシロキサン（polysiloxane）、フェニルシロキサン（phenylsiloxane）、ポリイミド（polyimide）、シルセスキオキサン（silsesquioxane）、シラン（silane）又は、その他の有機絶縁物質を用いて形成されていることを特徴とする請求項２〜４のいずれかに記載の薄膜トランジスター表示板。
  7. 前記データ層パターン及び前記ゲート層パターンは、いずれも、厚さが１μｍ〜４μｍの範囲内にあることを特徴とする請求項１〜６のいずれかに記載の薄膜トランジスター表示板。
  8. 前記データ層パターン及び前記ゲート層パターンは、いずれも、厚さが前記のソース電極及びドレイン電極の４倍以上であることを特徴とする請求項１〜７のいずれかに記載の薄膜トランジスター表示板。
  9. 前記ドレイン電極及び前記ソース電極は、チタン（Ｔｉ）又はモリブデン（Ｍｏ）を含むことを特徴とする請求項１〜８のいずれかに記載の薄膜トランジスター表示板。
  10. 請求項１〜９のいずれかに記載の薄膜トランジスター表示板を製造する方法であって、
    前記ゲート層パターンを形成した後、前記基板上に、第1の絶縁層と第２の絶縁層とを順次に積層してから、全面蝕刻を、前記ゲート層パターンの上面、及び側面の上端部が露出するまで進行することにより、前記ゲート層パターンの間に配置される平坦化絶縁層としての第１ゲート絶縁膜のパターンを形成するとともに、前記ゲート層パターンの側面を、その上端部以外にて覆うキャッピング層を形成することを特徴とする薄膜トランジスター表示板の製造方法。
JP2013021995A 2012-02-07 2013-02-07 薄膜トランジスター表示板及びその製造方法 Active JP6139159B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120012334A KR101975263B1 (ko) 2012-02-07 2012-02-07 박막트랜지스터 표시판과 이를 제조하는 방법
KR10-2012-0012334 2012-02-07

Publications (2)

Publication Number Publication Date
JP2013161090A JP2013161090A (ja) 2013-08-19
JP6139159B2 true JP6139159B2 (ja) 2017-05-31

Family

ID=47749644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013021995A Active JP6139159B2 (ja) 2012-02-07 2013-02-07 薄膜トランジスター表示板及びその製造方法

Country Status (5)

Country Link
US (1) US9281343B2 (ja)
EP (1) EP2626739B1 (ja)
JP (1) JP6139159B2 (ja)
KR (1) KR101975263B1 (ja)
CN (1) CN103247634B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375347B2 (en) * 2004-04-26 2008-05-20 Sensors For Medicine And Science, Inc. Systems and methods for extending the useful life of optical sensors
KR102105485B1 (ko) * 2012-11-23 2020-04-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
WO2015030086A1 (en) 2013-08-30 2015-03-05 Semiconductor Energy Laboratory Co., Ltd. Display device
CN103730475B (zh) * 2013-12-26 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
TWI561906B (en) * 2016-01-08 2016-12-11 Au Optronics Corp Pixel structure and display panel
CN107689383B (zh) * 2016-08-05 2021-06-22 群创光电股份有限公司 显示装置及其制造方法
KR20180051739A (ko) * 2016-11-08 2018-05-17 삼성디스플레이 주식회사 표시 장치
TWI685696B (zh) * 2018-10-01 2020-02-21 友達光電股份有限公司 主動元件基板及其製造方法
KR20210091390A (ko) * 2020-01-13 2021-07-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111399295B (zh) * 2020-04-26 2022-11-29 成都中电熊猫显示科技有限公司 断线修补方法、装置、电子设备和存储介质
CN112068371A (zh) * 2020-09-10 2020-12-11 深圳市华星光电半导体显示技术有限公司 一种阵列基板、显示面板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4461071A (en) * 1982-08-23 1984-07-24 Xerox Corporation Photolithographic process for fabricating thin film transistors
JP2556252B2 (ja) 1993-05-14 1996-11-20 日本電気株式会社 薄膜電界効果型トランジスタアレイ
US6259119B1 (en) * 1997-12-18 2001-07-10 Lg. Philips Lcd Co, Ltd. Liquid crystal display and method of manufacturing the same
US6555420B1 (en) 1998-08-31 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for producing semiconductor device
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100803566B1 (ko) * 2001-07-25 2008-02-15 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2005123438A (ja) 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび薄膜トランジスタの製造方法、および薄膜トランジスタアレイ、および表示装置、およびセンサー装置
WO2005047967A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP4684625B2 (ja) * 2003-11-14 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4754798B2 (ja) * 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2007114360A (ja) * 2005-10-19 2007-05-10 Nec Lcd Technologies Ltd 薄膜トランジスタを備えた液晶表示装置及びその製造方法
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
JP5028900B2 (ja) * 2006-08-01 2012-09-19 カシオ計算機株式会社 発光素子を用いたディスプレイパネルの製造方法
JP5214125B2 (ja) * 2006-09-11 2013-06-19 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
KR100978266B1 (ko) * 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101525805B1 (ko) * 2008-06-11 2015-06-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210048590A (ko) 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2486596A4 (en) 2009-10-09 2013-08-28 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101902984B1 (ko) 2010-04-02 2018-11-14 삼성디스플레이 주식회사 화소전극 표시판, 액정표시판 조립체 및 이들을 제조하는 방법들
US9057917B2 (en) 2010-04-02 2015-06-16 Samsung Display Co., Ltd. Pixel electrode panel, a liquid crystal display panel assembly and methods for manufacturing the same
US9035390B2 (en) * 2011-07-08 2015-05-19 Sharp Kabushiki Kaisha Thin film transistor substrate and method for producing same

Also Published As

Publication number Publication date
US20130200404A1 (en) 2013-08-08
JP2013161090A (ja) 2013-08-19
KR101975263B1 (ko) 2019-05-08
EP2626739A1 (en) 2013-08-14
CN103247634A (zh) 2013-08-14
US9281343B2 (en) 2016-03-08
EP2626739B1 (en) 2019-01-23
CN103247634B (zh) 2017-03-01
KR20130091081A (ko) 2013-08-16

Similar Documents

Publication Publication Date Title
JP6139159B2 (ja) 薄膜トランジスター表示板及びその製造方法
US11392243B2 (en) Display device
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
CN109326614B (zh) 显示基板及其制造方法、显示装置
JP4301259B2 (ja) 液晶表示装置及びその製造方法
TWI441198B (zh) 面板及其製法
US8101445B2 (en) Thin film transistor array panel and method for manufacturing the same
US7573538B2 (en) Liquid crystal display device and method for manufacturing the same
US20110177639A1 (en) Method for manufacturing a thin film transistor array panel
JPWO2007086368A1 (ja) 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置
WO2017026372A1 (ja) アクティブマトリクス基板およびその製造方法、および、インセルタッチパネル型表示装置
JP5040222B2 (ja) 表示装置
WO2018209761A1 (zh) 阵列基板及其制造方法、液晶显示面板
US8304772B2 (en) Thin-film transistor array panel and method of fabricating the same
US9081243B2 (en) TFT substrate, method for producing same, and display device
WO2017090477A1 (ja) 半導体装置および半導体装置の製造方法
JP2007121793A (ja) 液晶表示装置及びその製造方法
JP2008225514A (ja) 液晶表示装置及びその製造方法
US7547588B2 (en) Thin film transistor array panel
US6621544B2 (en) Liquid crystal display apparatus and projection-type liquid crystal display apparatus
WO2023090264A1 (ja) アクティブマトリクス基板および液晶表示装置
JP4940926B2 (ja) 液晶表示装置及びその製造方法
KR100980017B1 (ko) 박막 트랜지스터 표시판
JP2010114160A (ja) 半導体素子およびその製造方法並びに表示装置
KR20070025327A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170427

R150 Certificate of patent or registration of utility model

Ref document number: 6139159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250