JP6093564B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6093564B2
JP6093564B2 JP2012277604A JP2012277604A JP6093564B2 JP 6093564 B2 JP6093564 B2 JP 6093564B2 JP 2012277604 A JP2012277604 A JP 2012277604A JP 2012277604 A JP2012277604 A JP 2012277604A JP 6093564 B2 JP6093564 B2 JP 6093564B2
Authority
JP
Japan
Prior art keywords
insulating film
film
oxygen
oxide semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012277604A
Other languages
English (en)
Other versions
JP2013149968A (ja
JP2013149968A5 (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012277604A priority Critical patent/JP6093564B2/ja
Publication of JP2013149968A publication Critical patent/JP2013149968A/ja
Publication of JP2013149968A5 publication Critical patent/JP2013149968A5/ja
Application granted granted Critical
Publication of JP6093564B2 publication Critical patent/JP6093564B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H10P14/3426—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/22—
    • H10P14/38—
    • H10P30/20—
    • H10P95/00—
    • H10P95/90—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路および電子機器などは全て半導体装置である。
絶縁表面を有する基板上に形成された半導体膜を用いて、トランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような半導体装置に広く応用されている。トランジスタに適用可能な半導体膜としてシリコンが知られているが、近年では酸化物半導体が注目されている。
例えば、トランジスタに、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム、ガリウムおよび亜鉛を含む非晶質酸化物半導体膜を用いたトランジスタが開示されている（特許文献１参照。）。
酸化物半導体膜を用いたトランジスタは、非晶質シリコン膜を用いたトランジスタと比べて酸化物半導体膜中の電子移動度が高いため、動作速度を大幅に向上させることができる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
特開２００６−１６５５２８号公報
酸化物半導体膜中および酸化物半導体膜近傍に存在する酸素欠損は、一部がドナーとなり電子を生成する。そのため、酸素欠損を含む酸化物半導体膜を用いたトランジスタのしきい値電圧は、マイナス方向へ変動することがある。なお、本明細書において酸化物半導体膜近傍とは、酸化物半導体膜と接する膜との界面近傍を含んだ範囲をいう。
そこで本発明の一態様は、酸化物半導体膜中および酸化物半導体膜近傍に存在する酸素欠損を低減し、酸化物半導体膜を用いたトランジスタの電気特性を向上させることを課題の一とする。
また本発明の一態様は、酸化物半導体膜を用いたトランジスタを有する、信頼性に優れた半導体装置を提供することを課題の一とする。
本発明の一態様は、酸化物半導体膜を用いたトランジスタであって、酸化物半導体膜と接する絶縁膜の少なくとも一が余剰酸素を含む絶縁膜である。
酸化物半導体膜と接する絶縁膜に含まれる余剰酸素により、酸化物半導体膜中および酸化物半導体膜近傍に存在する酸素欠損を低減することができる。
なお、余剰酸素を含む絶縁膜の余剰酸素濃度のプロファイルは、深さ方向に二カ所以上の余剰酸素濃度の極大値を有する。なお、余剰酸素濃度の極大値となる深さが絶縁膜の表面（深さが０）と一致する場合もある。また、絶縁膜の余剰酸素濃度の極大値はいずれかが余剰酸素濃度の最大値となる。なお、余剰酸素濃度の極大値となる深さは、一般に酸素濃度の極大値となる深さと一致する。
絶縁膜が、深さ方向に二カ所以上の余剰酸素濃度の極大値を有する場合、二種以上の酸素放出条件を有することになる。具体的には、浅い領域にある余剰酸素濃度の極大値に対応する酸素放出は、低いエネルギーによって起こる。また、深い領域にある余剰酸素濃度の極大値に対応する酸素放出は、高いエネルギーによって起こる。なお、エネルギーを加熱処理の温度に読み替えても構わない。
このように、異なる酸素放出条件を有する絶縁膜は、例えば加熱処理によって酸素放出させる場合、幅広い温度で酸素を放出することができる。従って、幅広い温度において、酸素を酸化物半導体膜中および酸化物半導体膜近傍に供給することができる。
深さ方向に少なくとも二カ所以上の余剰酸素濃度の極大値を有する絶縁膜は、例えば、絶縁膜を成膜し、次に、当該絶縁膜に対し複数回の酸素添加を行うことで形成すればよい。
酸素添加の方法は、イオン注入法、イオンドーピング法などで行えばよい。特に、イオン注入法は質量分離によって酸素のみを添加することが可能であるため、不純物の混入が少なくなって好ましい。または、酸素を含むプラズマ中で絶縁膜側にバイアス電圧を印加することで行えばよい。
他にも、深さ方向に少なくとも二カ所以上の余剰酸素濃度の極大値を有する絶縁膜は、絶縁膜を成膜し、次に、当該絶縁膜に対し第１の条件で酸素添加を行った後、絶縁膜に第２の条件で酸素添加を行うことで形成すればよい。
このとき、第１の条件および第２の条件は、酸素の注入深さが異なるように選択する。具体的には、第１の条件は加速電圧が１０ｋＶ以上１００ｋＶ以下であるイオン注入法で行い、第２の条件は加速電圧が１ｋＶ以上１０ｋＶ未満であるイオン注入法で行う。または、第１の条件は加速電圧が１０ｋＶ以上１００ｋＶ以下であるイオン注入法で行い、第２の条件は、酸素を含むプラズマ中で前記基板側に１０Ｖ以上１ｋＶ未満のバイアス電圧を印加することで行う。
なお、第１の条件と第２の条件とを入れ替えても構わない。ただし、第２の条件より第１の条件の酸素の注入深さを深くする方が好ましい。これは、第１の条件で添加された酸素と第２の条件で添加される酸素が干渉しあうことを防止するためである。これは、複数回の酸素添加を行う場合も同様であり、酸素添加を行う順番が後になるほど、酸素の注入深さが浅くなるように条件を選択すると好ましい。
本発明の一態様は、基板上に下地絶縁膜を成膜し、下地絶縁膜に複数回の酸素添加を行い、複数回の酸素添加を行った下地絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を成膜し、ゲート絶縁膜を介して酸化物半導体膜と重畳してゲート電極を形成する半導体装置の作製方法である。
また、本発明の一態様は、基板上に下地絶縁膜を成膜し、下地絶縁膜上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜に複数回の酸素添加を行い、複数回の酸素添加を行ったゲート絶縁膜を介して、ゲート電極と重畳して酸化物半導体膜を形成する半導体装置の作製方法である。
また、本発明の一態様は、基板上に下地絶縁膜を成膜し、下地絶縁膜に第１の条件で酸素添加を行った後、下地絶縁膜に第２の条件で酸素添加を行い、第１の条件および第２の条件で酸素添加を行った下地絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を成膜し、ゲート絶縁膜を介して酸化物半導体膜と重畳してゲート電極を形成する半導体装置の作製方法である。
また、本発明の一態様は、基板上に下地絶縁膜を成膜し、下地絶縁膜上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜に第１の条件で酸素添加を行った後、ゲート絶縁膜に第２の条件で酸素添加を行い、第１の条件および第２の条件で酸素添加を行ったゲート絶縁膜を介して、ゲート電極と重畳して酸化物半導体膜を形成する半導体装置の作製方法である。
酸化物半導体膜と接する絶縁膜より、酸化物半導体膜中に効率的に酸素が供給され、酸化物半導体膜中および酸化物半導体膜近傍に存在する酸素欠損を低減することができる。そのため、酸化物半導体膜を用いたトランジスタの電気特性を向上させることができる。
また、酸化物半導体膜を用いたトランジスタを有する半導体装置の信頼性を高めることができる。
本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係る液晶表示装置の一例を示す回路図。 本発明の一態様に係る半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様に係る半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様に係るＣＰＵの具体例を示すブロック図およびその一部の回路図。 本発明の一態様に係る電子機器の一例を示す斜視図。 酸素の注入深さを示す計算結果。 酸素の注入深さを示す計算結果。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、本発明の一態様に係るトランジスタについて図１乃至図４を用いて説明する。
図１（Ａ）は本発明の一態様に係るトランジスタの上面図である。図１（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図を図１（Ｂ）に示す。なお、簡単のため、図１（Ａ）においては、ゲート絶縁膜１１２、下地絶縁膜１０２などを省略して示す。
図１（Ｂ）に示すトランジスタは、基板１００上に設けられた下地絶縁膜１０２と、下地絶縁膜１０２上に設けられた酸化物半導体膜１０６と、酸化物半導体膜１０６上に設けられた一対の電極１１６と、酸化物半導体膜１０６および一対の電極１１６上に設けられたゲート絶縁膜１１２と、ゲート絶縁膜１１２を介して酸化物半導体膜１０６と重畳して設けられたゲート電極１０４と、を有する。
なお、下地絶縁膜１０２およびゲート絶縁膜１１２の少なくとも一方を、深さ方向に少なくとも二カ所以上の余剰酸素濃度の極大値を有する絶縁膜とする。なお、余剰酸素濃度の極大値の深さが絶縁膜の表面（深さが０）と一致する場合もある。また、絶縁膜の余剰酸素濃度の極大値はいずれかが余剰酸素濃度の最大値となる。
好ましくは、下地絶縁膜１０２を、深さ方向に少なくとも二カ所以上の余剰酸素濃度の極大値を有する絶縁膜とする。例えば、下地絶縁膜１０２は、ゲート絶縁膜１１２よりも厚く設けるための制約が少なく、余剰酸素を含ませやすい。また、下地絶縁膜１０２は酸化物半導体膜１０６の下地となるため、酸化物半導体膜１０６の形成時から酸素を供給することができる。
下地絶縁膜１０２およびゲート絶縁膜１１２の少なくともいずれかは、深さ方向に少なくとも二カ所以上の余剰酸素濃度の極大値を有する絶縁膜である。そのため、複数の酸素放出条件を有することになる。例えば加熱処理によって酸素放出させる場合、幅広い温度で酸素を放出することができる。従って、幅広い温度で酸化物半導体膜１０６中および酸化物半導体膜１０６近傍に酸素を供給することができる。
例えば、酸化物半導体膜１０６と接する絶縁膜（下地絶縁膜１０２およびゲート絶縁膜１１２）において、酸化物半導体膜１０６に近い領域に有する余剰酸素は、酸化物半導体膜１０６近傍の酸素欠損を低減するために効果的に用いられる。一方、酸化物半導体膜１０６に遠い領域に有する余剰酸素は、さらに高いエネルギーを加えられた際に放出され、酸化物半導体膜１０６中の酸素欠損を低減するために効果的に用いられる。
下地絶縁膜１０２およびゲート絶縁膜１１２の少なくともいずれかに含まれる余剰酸素は、化合物の化学量論的組成を超えて含まれる酸素である。従って、余剰酸素は、エネルギーを与えられると放出する性質を有する。余剰酸素は、放出することによって失われても、膜質を低下させることがない。
下地絶縁膜１０２は、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して、単層または積層で用いればよい。また、前述の単層または積層に加えて、窒化酸化シリコン、窒化シリコンを積層しても構わない。
酸化窒化シリコンは、その組成において、窒素よりも酸素の含有量が多いものを示し、また、窒化酸化シリコンは、その組成において、酸素よりも窒素の含有量が多いものを示す。
ゲート絶縁膜１１２は酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して、単層または積層して用いればよい。
酸化物半導体膜１０６としては、例えば、Ｉｎ−Ｍ−Ｚｎ酸化物膜を用いればよい。ここで、金属元素Ｍは酸素との結合エネルギーがＩｎおよびＺｎよりも高い元素である。または、Ｉｎ−Ｍ−Ｚｎ酸化物膜から酸素が脱離することを抑制する機能を有する元素である。金属元素Ｍの作用によって、酸化物半導体膜の酸素欠損の生成がある程度抑制される。そのため、酸素欠損に起因するトランジスタの電気特性の変動を低減することができ、信頼性の高いトランジスタを得ることができる。
金属元素Ｍは、具体的にはＡｌ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｓｎ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、ＴａまたはＷとすればよく、好ましくはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、ＣｅまたはＨｆとする。金属元素Ｍは、前述の元素から一種または二種以上選択すればよい。また、金属元素Ｍの代わりにＳｉまたはＧｅを用いても構わない。
ただし、酸化物半導体膜１０６に含まれる金属元素Ｍの作用のみでは酸化物半導体膜１０６の酸素欠損の生成を完全に抑制できるわけではない。そのため、下地絶縁膜１０２およびゲート絶縁膜１１２の少なくともいずれかから酸素を供給することが重要となる。
好ましくは、酸化物半導体膜１０６中の水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下とする。これは、酸化物半導体膜１０６に含まれる水素が意図しないキャリアを生成することがあるためである。生成されたキャリアは、トランジスタの電気特性を変動させる要因となる。
酸化物半導体膜１０６は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
好ましくは、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因するキャリア移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または表面に垂直な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜１０６の表面側から結晶成長させる場合、被形成面側に対し表面側では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜は、バンドギャップが２．８ｅＶ〜３．２ｅＶ程度であり、少数キャリアが１０−９個／ｃｍ３程度と極めて少なく、多数キャリアはトランジスタのソースから来るのみである。そのため、ＣＡＡＣ−ＯＳ膜を用いたトランジスタはアバランシェブレークダウンがない。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
また、ＣＡＡＣ−ＯＳ膜、または不純物濃度が低く、酸素欠損の少ない酸化物半導体膜を用いたトランジスタは、ゲート電極の電界がＦＥＴのチャネル領域を完全空乏化するため、例えばチャネル長が３μｍ、チャネル幅が１μｍのときのオフ電流は、８５℃〜９５℃において１０−２３Ａ以下とすることができる。また、室温では１０−２５Ａ以下とすることができる。
基板１００に大きな制限はないが、少なくとも、後の熱処理に耐え得る程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
また、基板１００として、第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板１００の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板１００として用いる場合、縮みの小さいものを用いることが好ましい。例えば、基板１００として、４００℃、好ましくは４５０℃、さらに好ましくは５００℃の温度で１時間加熱処理を行った後の縮み量が１０ｐｐｍ以下、好ましくは５ｐｐｍ以下、さらに好ましくは３ｐｐｍ以下である大型ガラス基板を用いればよい。
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
ゲート電極１０４は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金の導電膜を、単層または積層して用いればよい。
一対の電極１１６は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金である導電膜を、単層または積層して用いればよい。なお、本実施の形態では、一対の電極１１６が酸化物半導体膜１０６の上面において接している構造を示しているが、この構造に限定されるものではない。例えば、一対の電極１１６が酸化物半導体膜１０６の下面において接している構造としても構わない。
以下に、図３および図４を用いて、図１（Ｂ）に示すトランジスタの作製方法を示す。
なお、図３に、深さ方向に少なくとも二カ所以上の余剰酸素濃度の極大値を有する絶縁膜である下地絶縁膜１０２を基板１００上へ形成する方法を示す。
まず、基板１００を準備する。
次に、基板１００上に下地絶縁膜１０２ａを成膜する。下地絶縁膜１０２ａは、下地絶縁膜１０２として示した絶縁膜から選択し、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜すればよい。
ここで、下地絶縁膜１０２ａの脱水化、脱水素化処理を行うと好ましい。脱水化、脱水素化処理は、例えば、加熱処理によって行うことができる。加熱処理の温度は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、好ましくは１％以上、さらに好ましくは１０％以上含む雰囲気、または減圧状態で行う。または、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、好ましくは１％以上、さらに好ましくは１０％以上含む雰囲気で加熱処理を行ってもよい。または、脱水化、脱水素化処理として、プラズマ処理、ＵＶ処理または薬液処理を行っても構わない。
次に、下地絶縁膜１０２ａに対し、上面側から第１の条件で酸素１４０ａを添加する（図３（Ａ）参照。）。酸素１４０ａの添加は、イオン注入法またはイオンドーピング法を用いて行えばよい。その場合、加速電圧を１０ｋＶ以上１００ｋＶ以下とする。また、酸素１４０ａの添加量は１×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とする。
下地絶縁膜１０２ａに、酸素１４０ａが添加されることで下地絶縁膜１０２ｂが形成される。
次に、下地絶縁膜１０２ｂに対し、上面側から第２の条件で酸素１４０ｂを添加する（図３（Ｂ）参照。）。酸素１４０ｂの添加は、イオン注入法またはイオンドーピング法を用いて行えばよい。その場合、加速電圧を１ｋＶ以上１０ｋＶ未満とする。また、酸素１４０ｂの添加量は１×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とする。
または、酸素１４０ｂの添加は、酸素を含むプラズマ中で基板側にバイアス電圧を印加することで行えばよい。その場合、バイアス電圧を１０Ｖ以上１ｋＶ未満とする。また、バイアス電圧の印加時間は、１０ｓ以上１０００ｓ以下、好ましくは１０ｓ以上２００ｓ以下、さらに好ましくは１０ｓ以上６０ｓ以下とすればよい。バイアス電圧が高いほど、バイアス電圧の印加時間が長いほど、酸素を添加することができるが、同時に膜がエッチングされる。
下地絶縁膜１０２ｂに、酸素１４０ｂが添加されることで下地絶縁膜１０２が形成される（図３（Ｃ）参照。）。
または、第１の条件、第２の条件に加えて、第３の条件乃至第ｎの条件（ｎは４以上の自然数である。）で酸素添加を行ってもよい。
なお、第１の条件と第２の条件とを入れ替えても構わない。ただし、第２の条件より第１の条件の酸素の注入深さを深くする方が好ましい。これは、第１の条件で添加された酸素と第２の条件で添加される酸素が干渉しあうことを防止するためである。これは、ｎ回の酸素添加を行う場合も同様であり、酸素添加を行う順番が後になるほど、酸素の注入深さが浅くなるように条件を選択すると好ましい。
以上のようにして余剰酸素を含ませた下地絶縁膜１０２を形成すればよい。ただし、本実施の形態は、下地絶縁膜１０２に余剰酸素を含む場合に限定されない。後述するゲート絶縁膜１１２に余剰酸素を含ませる場合には、下地絶縁膜１０２が余剰酸素を含ませなくてもよい場合がある。
下地絶縁膜１０２は十分な平坦性を有することが好ましいため、下地絶縁膜１０２に対し、平坦化処理を行ってもよい。平坦化処理としては、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）、またはドライエッチング法を用いればよい。具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下となるように下地絶縁膜１０２を設ける。上述の数値以下のＲａとすることで、酸化物半導体膜１０６に結晶領域が形成されやすくなる。また、下地絶縁膜１０２と酸化物半導体膜１０６との界面の凹凸が小さくなることで、界面散乱の影響を小さくできる。なお、Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、数式（１）にて定義される。
Figure 0006093564
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
次に、酸化物半導体膜を成膜する。酸化物半導体膜は、酸化物半導体膜１０６として示した酸化物膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。酸化物半導体膜は、好ましくはスパッタリング法を用いて成膜する。この際、酸化性ガスを５％以上、好ましくは１０％以上、さらに好ましくは２０％以上、さらに好ましくは５０％以上含む成膜ガスを用いる。該成膜ガスとして、水素などの不純物濃度が低いガスを用いる。
酸化物半導体膜の成膜後、第１の加熱処理を行ってもよい。第１の加熱処理の温度は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、好ましくは１％以上、さらに好ましくは１０％以上含む雰囲気、または減圧状態で行う。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、好ましくは１％以上、さらに好ましくは１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体膜から水素や水などの不純物を除去することができる。
次に、酸化物半導体膜を加工し島状にして、酸化物半導体膜１０６を形成する（図４（Ａ）参照。）。
次に、一対の電極１１６となる導電膜を成膜する。一対の電極１１６となる導電膜は、一対の電極１１６として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。次に、一対の電極１１６となる導電膜を加工し、一対の電極１１６を形成する（図４（Ｂ）参照。）。
次に、ゲート絶縁膜１１２を成膜する。ゲート絶縁膜１１２は、ゲート絶縁膜１１２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
ここで、ゲート絶縁膜１１２の脱水化、脱水素化処理を行うと好ましい。脱水化、脱水素化処理は下地絶縁膜１０２ａに対して行った方法を参照する。
なお、ゲート絶縁膜１１２として、深さ方向に少なくとも二カ所以上の余剰酸素濃度の極大値を有する絶縁膜を用いる場合、図３（Ａ）乃至図３（Ｃ）を参照して余剰酸素を含ませればよい。
次に、ゲート電極１０４となる導電膜を成膜する。ゲート電極１０４となる導電膜は、ゲート電極１０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。次に、ゲート電極１０４となる導電膜を加工し、ゲート電極１０４を形成する（図４（Ｃ）参照。）。
なお、ゲート電極１０４の形成後、第２の加熱処理を行う。第２の加熱処理によって、下地絶縁膜１０２または／およびゲート絶縁膜１１２から余剰酸素を放出させることができる。放出された余剰酸素は、酸化物半導体膜１０６中および酸化物半導体膜１０６近傍へ供給され、酸素欠損を低減することができる。第２の加熱処理は、第１の加熱処理と同様の条件で行えばよい。
また、第２の加熱処理は、ゲート電極１０４の形成後に限定されず、例えば、ゲート電極１０４上に保護絶縁膜などを設けた後に行ってもよい。
以上のようにして図１（Ｂ）に示すトランジスタを作製することができる。
図１（Ｂ）に示すトランジスタは、酸化物半導体膜１０６中および酸化物半導体膜１０６近傍における酸素欠損が少なく、優れた電気特性を有する。また、トランジスタの動作に伴い生じる電気特性の変動も抑制されるため、当該トランジスタを用いた半導体装置の信頼性を高めることができる。
図２は図１とは異なる本発明の一態様に係るトランジスタを示す図である。なお、図２（Ａ）は上面図である。図２（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図を図２（Ｂ）に示す。なお、簡単のため、図２（Ａ）においては、ゲート絶縁膜１１２、下地絶縁膜１０２などを省略して示す。
図２（Ｂ）に示すトランジスタは、基板１００上に設けられた下地絶縁膜１０２と、下地絶縁膜１０２上に設けられた酸化物半導体膜１０６と、酸化物半導体膜１０６上に設けられた一対の電極１１６と、酸化物半導体膜１０６および一対の電極１１６上に設けられたゲート絶縁膜１１２と、ゲート絶縁膜１１２を介して酸化物半導体膜１０６と重畳し、一対の電極１１６と重畳しないように設けられたゲート電極１０５と、を有する。
図２（Ｂ）に示すトランジスタは、図１（Ｂ）に示すトランジスタとゲート電極の形状が異なる以外は同様の構造である。そのため、そのほかについては図１の説明を参照する。
図２（Ｂ）に示すトランジスタは、一対の電極１１６とゲート電極１０５とが重畳しない構造である。従って、ゲート電極１０５と重畳する酸化物半導体膜１０６の領域がチャネル領域となる。酸化物半導体膜１０６のチャネル領域と、一対の電極１１６との間にはオフセット領域またはＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を有することになる。オフセット領域およびＬＤＤ領域を有することで、チャネル領域の近傍の電界集中が緩和され、ホットキャリアによるトランジスタの電気特性の劣化を抑制することができる。従って、信頼性の高いトランジスタを得ることができる。
なお、ＬＤＤ領域を形成するために、図２（Ｂ）に示すトランジスタに対し、上面側から酸化物半導体膜を低抵抗化する不純物を注入しても構わない。酸化物半導体膜を低抵抗化する不純物として、具体的には、ヘリウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチモンおよびキセノンから選ばれた一種以上を添加すればよい。なお、その方法は、イオン注入法、イオンドーピング法で行えばよい。その後、加熱処理を行ってもよい。
本実施の形態により、電気特性の優れたトランジスタを提供することができる。また、当該トランジスタを用いた信頼性の高い半導体装置を提供することができる。
なお、本実施の形態は適宜他の実施の形態と組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる構造のトランジスタについて図５乃至図７を用いて説明する。
図５（Ａ）は本発明の一態様に係るトランジスタの上面図である。図５（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図を図５（Ｂ）に示す。なお、簡単のため、図５（Ａ）においては、保護絶縁膜２１８、下地絶縁膜１０２などを省略して示す。
図５（Ｂ）に示すトランジスタは、基板１００上に設けられた下地絶縁膜１０２と、下地絶縁膜１０２上に設けられた第１の領域２０６ａおよび第２の領域２０６ｂを有する酸化物半導体膜２０６と、酸化物半導体膜２０６上に設けられたゲート絶縁膜２１２と、ゲート絶縁膜２１２を介して酸化物半導体膜２０６と重畳して設けられたゲート電極２０４と、ゲート電極２０４および酸化物半導体膜２０６上に設けられた、酸化物半導体膜２０６に達する開口部を有する保護絶縁膜２１８と、保護絶縁膜２１８の開口部を介して酸化物半導体膜２０６の第２の領域２０６ｂと接して設けられた一対の電極２１６と、を有する。なお、酸化物半導体膜２０６の第１の領域２０６ａはゲート電極２０４と重畳する領域に設けられる。
なお、実施の形態１と同様に、下地絶縁膜１０２およびゲート絶縁膜２１２の少なくとも一方を、深さ方向に少なくとも二カ所以上の余剰酸素濃度の極大値を有する絶縁膜とする。
なお、酸化物半導体膜２０６の第１の領域２０６ａは、トランジスタのチャネル領域として機能する。また、酸化物半導体膜２０６の第２の領域２０６ｂは、トランジスタのソース領域およびドレイン領域として機能する。
なお、基板１００、下地絶縁膜１０２については、実施の形態１の説明を参照する。
ゲート電極２０４は、ゲート電極１０４と同様の導電膜から選択して用いればよい。
ゲート絶縁膜２１２は、ゲート絶縁膜１１２と同様の絶縁膜から選択して用いればよい。
また、本実施の形態では側壁絶縁膜を有さない構造について説明しているが、これに限定されない。例えば、ゲート電極２０４の側面と接して側壁絶縁膜を有する構造としても構わない。
なお、図５（Ｃ）では、ゲート絶縁膜２１２とゲート電極２０４とが同様の上面形状である以外は図５（Ｂ）と同様である。そのため、図５（Ｃ）については、図５（Ｂ）の説明を参照する。
酸化物半導体膜２０６は、酸化物半導体膜１０６と同様の酸化物膜から選択して用いればよい。
保護絶縁膜２１８は、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して、単層または積層して用いればよい。
なお、保護絶縁膜２１８は、比誘電率が低く、かつ十分な厚さを有すると好ましい。例えば、比誘電率が３．８程度である酸化シリコン膜を用い、２００ｎｍ以上１０００ｎｍ以下の厚さで設ければよい。保護絶縁膜２１８の表面は、大気成分などの影響で僅かに固定電荷を有し、その影響により、トランジスタのしきい値電圧が変動することがある。そのため、保護絶縁膜２１８は、表面に生じる電荷の影響が十分に小さくなるような範囲の比誘電率および厚さとすることが好ましい。同様の理由で、保護絶縁膜２１８上に樹脂膜を形成することで、表面に生じる電荷の影響を軽減しても構わない。
一対の電極２１６は、一対の電極１１６と同様の導電膜から選択して用いればよい。
以下に、図６および図７を用いて、図５（Ｂ）に示すトランジスタの作製方法を示す。
なお、図６（Ａ）に示す、基板１００上に下地絶縁膜１０２を形成し、下地絶縁膜１０２上に酸化物半導体膜１０６を形成するまでの作製方法については、実施の形態１を参照する。
次に、ゲート絶縁膜２１２を成膜する。ゲート絶縁膜２１２は、ゲート絶縁膜１１２と同様の方法で成膜すればよい。
ここで、ゲート絶縁膜２１２の脱水化、脱水素化処理を行うと好ましい。脱水化、脱水素化処理は、実施の形態１を参照する。
なお、ゲート絶縁膜２１２として、深さ方向に少なくとも二カ所以上の余剰酸素濃度の極大値を有する絶縁膜を用いる場合、図３を参照して余剰酸素を含ませればよい。
次に、導電膜２３４を成膜する（図６（Ｂ）参照。）。導電膜２３４は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第２の加熱処理を行う。第２の加熱処理は、実施の形態１で説明した加熱処理を参照して行えばよい。
次に、導電膜２３４を加工し、ゲート電極２０４を形成する（図６（Ｃ）参照。）。
図５（Ｃ）に示すトランジスタを作製するために、次に、ゲート絶縁膜２１２を加工することで、ゲート電極２０４と同様の上面形状であるゲート絶縁膜２１３を形成してもよい。なお、ゲート絶縁膜２１２は、ゲート電極２０４の加工に用いたレジストマスクを用いて加工してもよいし、該レジストマスクを除去した後に、ゲート電極２０４をマスクに用いて加工してもよい。
次に、側壁絶縁膜を形成してもよい。まずは側壁絶縁膜となる絶縁膜を成膜する。側壁絶縁膜となる絶縁膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。次に、側壁絶縁膜となる絶縁膜に対し異方性の高いエッチング処理を行うことにより、ゲート電極２０４の側面に接する側壁絶縁膜を形成することができる。なお、図５（Ｃ）に示すトランジスタに側壁絶縁膜を設ける場合、側壁絶縁膜は、ゲート絶縁膜２１３およびゲート電極２０４の側面に接する形状となる。
なお、側壁絶縁膜となる絶縁膜は、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して用いればよい。
次に、ゲート電極２０４をマスクとし、酸化物半導体膜１０６に酸化物半導体膜を低抵抗化する不純物を添加する。具体的には、ヘリウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチモンおよびキセノンから選ばれた一種以上を添加すればよい。なお、その方法は、イオン注入法、イオンドーピング法で行えばよい。好ましくはイオン注入法を用いる。なお、イオン注入法にて酸化物半導体膜を低抵抗化する不純物を添加した後、加熱処理を行ってもよい。
不純物の添加された領域は低抵抗化し、第２の領域２０６ｂとなる。また、不純物の添加されない領域は第１の領域２０６ａとなる。以上のようにして、第１の領域２０６ａおよび第２の領域２０６ｂを有する酸化物半導体膜２０６を形成する（図７（Ａ）参照。）。
なお、ゲート電極２０４に接して側壁絶縁膜が設けられる場合は、側壁絶縁膜と重畳する領域も不純物の添加されない領域となる。そのため、第１の領域２０６ａはゲート電極２０４および側壁絶縁膜と重畳する領域に形成されることになる。
次に、ゲート絶縁膜２１２およびゲート電極２０４上に保護絶縁膜２１８を成膜する。保護絶縁膜２１８は、保護絶縁膜２１８として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、保護絶縁膜２１８およびゲート絶縁膜２１２を加工して、酸化物半導体膜２０６の第２の領域２０６ｂを露出する一対の開口部を形成する。該開口部の形成は、酸化物半導体膜２０６がなるべくエッチングされないような条件で行うが、これに限定されない。具体的には、該開口部を形成する際に、酸化物半導体膜２０６の第２の領域２０６ｂの表面の一部をエッチングしてしまっても構わないし、第２の領域２０６ｂを貫通し、下地絶縁膜１０２を露出してしまっても構わない。
次に、保護絶縁膜２１８、および露出された酸化物半導体膜２０６上に、一対の電極２１６となる導電膜を成膜する。該導電膜は、一対の電極２１６として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、一対の電極２１６となる導電膜を加工し、一対の電極２１６を形成する（図７（Ｃ）参照。）。
以上のようにして、図５（Ｂ）に示すトランジスタを作製することができる。
図５（Ｂ）に示すトランジスタは、酸化物半導体膜２０６中および酸化物半導体膜２０６近傍における酸素欠損が少なく、優れた電気特性を有する。また、トランジスタの動作に伴い生じる電気特性の変動も抑制されるため、当該トランジスタを用いた半導体装置の信頼性を高めることができる。
本実施の形態により、電気特性の優れたトランジスタを提供することができる。また、当該トランジスタを用いた信頼性の高い半導体装置を提供することができる。
なお、本実施の形態は適宜他の実施の形態と組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１および実施の形態２とは異なる構造のトランジスタについて図８乃至図１１を用いて説明する。
図８（Ａ）は本発明の一態様に係るトランジスタの上面図である。図８（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図を図８（Ｂ）に示す。なお、簡単のため、図８（Ａ）においては、保護絶縁膜３２８、保護絶縁膜３１８、ゲート絶縁膜３１２、側壁絶縁膜３１０および下地絶縁膜１０２などを省略して示す。
図８（Ｂ）に示すトランジスタは、基板１００上に設けられた下地絶縁膜１０２と、下地絶縁膜１０２上に設けられた第１の領域３０６ａおよび第２の領域３０６ｂを有する酸化物半導体膜３０６と、酸化物半導体膜３０６上に設けられたゲート絶縁膜３１２と、ゲート絶縁膜３１２を介して酸化物半導体膜３０６上に設けられたゲート電極３０４と、ゲート電極３０４上に設けられた絶縁膜３２０と、ゲート電極３０４および絶縁膜３２０の側面と接して設けられた側壁絶縁膜３１０と、酸化物半導体膜３０６上に設けられ、酸化物半導体膜３０６の第２の領域３０６ｂおよび側壁絶縁膜３１０と接して設けられた一対の電極３１６と、一対の電極３１６上に設けられ、絶縁膜３２０と上面の高さの揃った保護絶縁膜３１８と、保護絶縁膜３１８および絶縁膜３２０上に設けられた保護絶縁膜３２８と、とを有し、保護絶縁膜３１８および保護絶縁膜３２８は、一対の電極３１６に達する開口部が設けられ、当該開口部において、一対の電極３１６と接して配線３６６が設けられる。
なお、実施の形態１および実施の形態２と同様に、下地絶縁膜１０２およびゲート絶縁膜３１２の少なくとも一方を、深さ方向に少なくとも二カ所以上の余剰酸素濃度の極大値を有する絶縁膜とする。
図８（Ｂ）に示すトランジスタは、ゲート電極３０４と絶縁膜３２０が同様の上面形状である。また、ゲート絶縁膜３１２は、ゲート電極３０４および側壁絶縁膜３１０と重畳する領域と同様の上面形状である。
なお、酸化物半導体膜３０６の第１の領域３０６ａは、トランジスタのチャネル領域として機能する。また、酸化物半導体膜３０６の第２の領域において、側壁絶縁膜３１０と重畳する領域がＬＤＤ領域として機能する。そのため、ＬＤＤ領域の長さを制御しやすい。また、酸化物半導体膜３０６の第２の領域３０６ｂの一対の電極３１６と接する領域は、トランジスタのソース領域およびドレイン領域として機能する。
図８（Ｂ）に示すトランジスタは、一対の電極３１６が側壁絶縁膜３１０を挟んでゲート電極３０４の近くにまで設けられている。
ＬＤＤ領域を有することで、チャネル領域の近傍の電界集中が低減され、ホットキャリアによるトランジスタの電気特性の劣化を抑制することができる。従って、信頼性の高いトランジスタを得ることができる。
なお、基板１００、下地絶縁膜１０２については、実施の形態１の説明を参照する。
ゲート電極３０４は、ゲート電極１０４と同様の導電膜から選択して用いればよい。
ゲート絶縁膜３１２は、ゲート絶縁膜１１２と同様の絶縁膜から選択して用いればよい。
酸化物半導体膜３０６は、酸化物半導体膜１０６と同様の酸化物膜から選択して用いればよい。
側壁絶縁膜３１０は、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して用いればよい。
絶縁膜３２０は、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して用いればよい。
一対の電極３１６は、一対の電極１１６と同様の導電膜から選択して用いればよい。
なお、保護絶縁膜３１８は、保護絶縁膜２１８と同様の絶縁膜から選択して用いればよい。
なお、保護絶縁膜３２８は、保護絶縁膜２１８と同様の絶縁膜から選択して用いればよい。
配線３６６は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層または積層して用いればよい。
以下に、図９乃至図１１を用いて、図８（Ｂ）に示すトランジスタの作製方法を示す。
なお、図９（Ａ）に示す、基板１００上に下地絶縁膜１０２を形成し、下地絶縁膜１０２上に酸化物半導体膜１０６を形成し、酸化物半導体膜１０６上にゲート絶縁膜２１２を成膜するまでの作製方法については、実施の形態１および実施の形態２を参照する。
次に、導電膜３３４を成膜する。導電膜３３４は、ゲート電極３０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、絶縁膜３２１を成膜する（図９（Ａ）参照。）。絶縁膜３２１は、絶縁膜３２０として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、絶縁膜３２１および導電膜３３４を加工し、同様の上面形状である絶縁膜３２２およびゲート電極３０４を形成する（図９（Ｂ）参照。）。
次に、絶縁膜３２２およびゲート電極３０４をマスクとし、酸化物半導体膜１０６に酸化物半導体膜を低抵抗化する不純物を添加する。具体的には、ヘリウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチモンおよびキセノンから選ばれた一種以上を添加すればよい。なお、その方法は、イオン注入法、イオンドーピング法で行えばよい。好ましくはイオン注入法を用いる。なお、イオン注入法にて酸化物半導体膜を低抵抗化する不純物を添加した後、加熱処理を行ってもよい。
不純物の添加された領域は低抵抗化し、第２の領域３０６ｂとなる。また、不純物の添加されない領域は第１の領域３０６ａとなる。以上のようにして、第１の領域３０６ａおよび第２の領域３０６ｂを有する酸化物半導体膜３０６を形成する（図９（Ｃ）参照。）
次に、側壁絶縁膜３１１となる絶縁膜を成膜する。側壁絶縁膜３１１となる絶縁膜は、側壁絶縁膜３１０として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。次に、側壁絶縁膜３１１となる絶縁膜に対し異方性の高いエッチング処理を行うことにより、絶縁膜３２２およびゲート電極３０４の側面に接する側壁絶縁膜３１１を形成することができる。
側壁絶縁膜３１１を形成するとともに、ゲート絶縁膜２１２を側壁絶縁膜３１１およびゲート電極３０４をマスクとして加工し、ゲート絶縁膜３１２を形成する（図１０（Ａ）参照。）。
次に、導電膜３１７を成膜する（図１０（Ｂ）参照。）。導電膜３１７は、一対の電極３１６として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
なお、導電膜３１７の形成後、第２の加熱処理を行う。第２の加熱処理によって、下地絶縁膜１０２または／およびゲート絶縁膜３１２から余剰酸素を放出させることができる。放出された余剰酸素は、酸化物半導体膜３０６中および酸化物半導体膜３０６近傍へ供給され、酸素欠損を低減することができる。第２の加熱処理は、実施の形態１で示した第２の加熱処理と同様の条件で行えばよい。
また、第２の加熱処理は、導電膜３１７の形成後に限定されず、導電膜３１７を形成した後であればどの工程時に行ってもよい。
次に、保護絶縁膜３１９を成膜する（図１０（Ｃ）参照。）。保護絶縁膜３１９は、保護絶縁膜３１８として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、保護絶縁膜３１９上から平坦化処理（ＣＭＰ処理、ドライエッチング処理など）を行い、一対の電極３１６、側壁絶縁膜３１０、保護絶縁膜３１８および絶縁膜３２０を形成する（図１１（Ａ）参照。）。
保護絶縁膜３１９上から平坦化処理を行うことで、導電膜３１７の絶縁膜３２２（ゲート電極３０４）と重畳している領域のみを除去することができる。その際に、絶縁膜３２２も平坦化処理に曝され、厚さの薄くなった絶縁膜３２０となる。
このような方法を用いて、一対の電極３１６を形成することにより、一対の電極３１６を側壁絶縁膜３１０を挟んだゲート電極３０４の近くにまで設けることができる。
次に、保護絶縁膜３２８を成膜する（図１１（Ｂ）参照。）。保護絶縁膜３２８は、保護絶縁膜３２８として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、保護絶縁膜３２８および保護絶縁膜３１８を加工し、一対の電極３１６を露出する開口部を形成する。
次に、配線３６６となる導電膜を成膜する。配線３６６となる導電膜は、配線３６６として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、配線３６６となる導電膜を加工して、保護絶縁膜３２８および保護絶縁膜３１８に設けられた開口部で一対の電極３１６と接する配線３６６を形成する（図１１（Ｃ）参照。）。
以上のようにして、図８（Ｂ）に示すトランジスタを作製することができる。
図８（Ｂ）に示すトランジスタは、酸化物半導体膜３０６中および酸化物半導体膜３０６近傍における酸素欠損が少なく、優れた電気特性を有する。また、トランジスタの動作に伴い生じる電気特性の変動も抑制されるため、当該トランジスタを用いた半導体装置の信頼性を高めることができる。
図８（Ｂ）に示すトランジスタは、ＬＤＤ領域を有するため、チャネル領域の近傍の電界集中が低減され、ホットキャリアによるトランジスタの電気特性の劣化を抑制することができる。従って、信頼性の高いトランジスタを得ることができる。
本実施の形態により、電気特性の優れたトランジスタを提供することができる。また、当該トランジスタを用いた信頼性の高い半導体装置を提供することができる。
なお、本実施の形態は適宜他の実施の形態と組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様に係るトランジスタについて図１２乃至図１４を用いて説明する。
図１２（Ａ）は本発明の一態様に係るトランジスタの上面図である。図１２（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図を図１２（Ｂ）に示す。なお、簡単のため、図１２（Ａ）においては、保護絶縁膜４１８、ゲート絶縁膜４１２などを省略して示す。
図１２（Ｂ）に示すトランジスタは、基板１００上に設けられた下地絶縁膜４０２と、下地絶縁膜４０２上に設けられたゲート電極４０４と、ゲート電極４０４上に設けられたゲート絶縁膜４１２と、ゲート絶縁膜４１２を介してゲート電極４０４と重畳して設けられた酸化物半導体膜４０６と、酸化物半導体膜４０６上に設けられた一対の電極４１６と、一対の電極４１６上に設けられた保護絶縁膜４１８と、を有する。
なお、ゲート絶縁膜４１２および保護絶縁膜４１８の少なくとも一方は、深さ方向に少なくとも二カ所以上の余剰酸素濃度の極大値を有する絶縁膜とする。
ゲート絶縁膜４１２および保護絶縁膜４１８の少なくともいずれかは、深さ方向に少なくとも二カ所以上の余剰酸素濃度の極大値を有する絶縁膜である。そのため、複数の酸素放出条件を有することになる。例えば加熱処理によって酸素放出させる場合、幅広い温度で酸素を放出することができる。従って、幅広い温度で酸素を酸化物半導体膜４０６中および酸化物半導体膜４０６近傍に供給することができる。
ゲート絶縁膜４１２および保護絶縁膜４１８の少なくともいずれかに含まれる余剰酸素は、化合物の化学量論的組成を超えて含まれる酸素である。従って、余剰酸素は、エネルギーを与えられると放出する性質を有する。余剰酸素は余剰であるため、放出することによって失われても、膜質を低下させることがない。
なお、基板１００は、実施の形態１の説明を参照する。
下地絶縁膜４０２は、基板１００に起因する不純物が、酸化物半導体膜４０６に影響しないようにするために設ける。ただし、基板１００が不純物を含まない場合は、下地絶縁膜４０２を設けなくても構わない。
下地絶縁膜４０２は、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して、単層または積層で用いればよい。また、前述の単層または積層に加えて、窒化酸化シリコン、窒化シリコンを積層しても構わない。
ゲート電極４０４は、ゲート電極１０４と同様の導電膜から選択して用いればよい。
ゲート絶縁膜４１２は、ゲート絶縁膜１１２と同様の絶縁膜から選択して用いればよい。
酸化物半導体膜４０６は、酸化物半導体膜１０６と同様の酸化物膜から選択して用いればよい。
一対の電極４１６は、一対の電極１１６と同様の導電膜から選択して用いればよい。
保護絶縁膜４１８は、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して、単層または積層で用いればよい。また、前述の単層または積層に加えて、窒化酸化シリコン、窒化シリコンを積層しても構わない。
なお、保護絶縁膜４１８は、比誘電率が低く、かつ十分な厚さを有すると好ましい。例えば、比誘電率が３．８程度である酸化シリコン膜を用い、２００ｎｍ以上１０００ｎｍ以下の厚さで設ければよい。保護絶縁膜４１８の表面は、大気成分などの影響で僅かに固定電荷を有し、その影響により、トランジスタのしきい値電圧が変動することがある。そのため、保護絶縁膜４１８は、表面に生じる電荷の影響が十分に小さくなるような範囲の比誘電率および厚さとすることが好ましい。同様の理由で、保護絶縁膜４１８上に樹脂膜を形成することで、表面に生じる電荷の影響を軽減しても構わない。
以下に、図１３および図１４を用いて、図１２（Ｂ）に示すトランジスタの作製方法を説明する。
まず、基板１００を準備し、基板１００上に下地絶縁膜４０２を成膜する。下地絶縁膜４０２は、下地絶縁膜４０２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極４０４となる導電膜を成膜する。ゲート電極４０４となる導電膜は、ゲート電極４０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極４０４となる導電膜を加工し、ゲート電極４０４を形成する（図１３（Ａ）参照。）。
次に、ゲート絶縁膜４１２ａを成膜する。ゲート絶縁膜４１２ａは、ゲート絶縁膜４１２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
ここで、ゲート絶縁膜４１２ａの脱水化、脱水素化処理を行うと好ましい。脱水化、脱水素化処理は、実施の形態１を参照する。
次に、ゲート絶縁膜４１２ａに対し、上面側から第１の条件で酸素４４０ａを添加する（図１３（Ｂ）参照。）。酸素４４０ａの添加は、イオン注入法またはイオンドーピング法を用いて行えばよい。その場合、加速電圧を１０ｋＶ以上１００ｋＶ以下とする。また、酸素４４０ａの添加量は１×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とする。
ゲート絶縁膜４１２ａに、酸素４４０ａが添加されることでゲート絶縁膜４１２ｂが形成される。
次に、ゲート絶縁膜４１２ｂに対し、上面側から第２の条件で酸素４４０ｂを添加する（図１３（Ｃ）参照。）。酸素４４０ｂの添加は、イオン注入法またはイオンドーピング法を用いて行えばよい。その場合、加速電圧を１ｋＶ以上１０ｋＶ未満とする。また、酸素４４０ｂの添加量は１×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とする。
または、酸素４４０ｂの添加は、酸素を含むプラズマ中で基板側にバイアス電圧を印加することで行えばよい。その場合、バイアス電圧を１０Ｖ以上１ｋＶ未満とする。また、バイアス電圧の印加時間は、１０ｓ以上１０００ｓ以下、好ましくは１０ｓ以上２００ｓ以下、さらに好ましくは１０ｓ以上６０ｓ以下とすればよい。バイアス電圧が高いほど、バイアス電圧の印加時間が長いほど、同時に膜がエッチングされる。
ゲート絶縁膜４１２ｂに、酸素４４０ｂが添加されることでゲート絶縁膜４１２が形成される（図１４（Ａ）参照。）。
または、第１の条件、第２の条件に加えて、第３の条件乃至第ｎの条件（ｎは４以上の自然数である。）で酸素添加を行ってもよい。
なお、第１の条件と第２の条件とを入れ替えても構わない。ただし、第２の条件より第１の条件の酸素の注入深さを深くする方が好ましい。これは、第１の条件で添加された酸素と第２の条件で添加される酸素が干渉しあうことを防止するためである。これは、ｎ回の酸素添加を行う場合も同様であり、酸素添加を行う順番が後になるほど、酸素の注入深さが浅くなるように条件を選択すると好ましい。
以上のようにして余剰酸素を含ませたゲート絶縁膜４１２を形成すればよい。ただし、本実施の形態は、ゲート絶縁膜４１２に余剰酸素を含む場合に限定されない。後述する保護絶縁膜４１８に余剰酸素を含ませる場合には、ゲート絶縁膜４１２が余剰酸素を含ませなくてもよい場合がある。
次に、酸化物半導体膜４０６となる酸化物半導体膜を成膜する。酸化物半導体膜４０６となる酸化物半導体膜は酸化物半導体膜４０６として示した酸化物膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第１の加熱処理を行う。第１の加熱処理は、実施の形態１で示した第１の加熱処理と同様の条件から選択して行えばよい。
次に、酸化物半導体膜４０６となる酸化物半導体膜を加工し島状にして、酸化物半導体膜４０６を形成する（図１４（Ｂ）参照。）。
次に、一対の電極４１６となる導電膜を成膜する。一対の電極４１６となる導電膜は、一対の電極４１６として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、一対の電極４１６となる導電膜を加工し、一対の電極４１６を形成する。
次に、保護絶縁膜４１８を成膜する（図１４（Ｃ）参照。）。保護絶縁膜４１８は、保護絶縁膜４１８として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
なお、保護絶縁膜４１８として、深さ方向に少なくとも二カ所以上の余剰酸素濃度の極大値を有する絶縁膜を用いる場合、図１３（Ｂ）、図１３（Ｃ）および図１４（Ａ）を参照して余剰酸素を含ませればよい。
なお、保護絶縁膜４１８の形成後、第２の加熱処理を行うと好ましい。第２の加熱処理によって、ゲート絶縁膜４１２または／および保護絶縁膜４１８から余剰酸素を放出させることができる。放出された余剰酸素は、酸化物半導体膜４０６中および酸化物半導体膜４０６近傍へ供給され、酸素欠損を低減することができる。第２の加熱処理は、第１の加熱処理と同様の条件で行えばよい。
以上のようにして、図１２（Ｂ）に示すトランジスタを作製すればよい。
本実施の形態により、電気特性の優れたトランジスタを提供することができる。また、当該トランジスタを用いた信頼性の高い半導体装置を提供することができる。
なお、本実施の形態は適宜他の実施の形態と組み合わせて用いることができる。
（実施の形態５）
本実施の形態では実施の形態１乃至実施の形態４のいずれかに示すトランジスタを用いて作製した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一形態を適用した例について説明するが、これに限定されるものではない。例えば、発光装置の一つであるＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一形態を適用することも、当業者であれば容易に想到し得るものである。
図１５にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、ソース配線ＳＬ＿１乃至ソース配線ＳＬ＿ａ、ゲート配線ＧＬ＿１乃至ゲート配線ＧＬ＿ｂおよび複数の画素２２００を有する。画素２２００は、トランジスタ２２３０と、キャパシタ２２２０と、液晶素子２２１０と、を含む。こうした画素２２００が複数集まって液晶表示装置の画素部を構成する。なお、単にソース配線またはゲート配線を指す場合には、ソース配線ＳＬまたはゲート配線ＧＬと記載することもある。
トランジスタ２２３０は、実施の形態１乃至実施の形態４のいずれかに示すトランジスタを用いる。
ゲート配線ＧＬはトランジスタ２２３０のゲートと接続し、ソース配線ＳＬはトランジスタ２２３０のソースと接続し、トランジスタ２２３０のドレインは、キャパシタ２２２０の一方の容量電極および液晶素子２２１０の一方の画素電極と接続する。キャパシタ２２２０の他方の容量電極および液晶素子２２１０の他方の画素電極は、共通電極と接続する。なお、共通電極はゲート線ＧＬと同一層で設けてもよい。
また、ゲート配線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態１乃至実施の形態４のいずれかに示すトランジスタを含んでもよい。
また、ソース配線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態１乃至実施の形態４のいずれかに示すトランジスタを含んでもよい。
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基板上に形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて各配線と接続してもよい。
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
ゲート配線ＧＬにトランジスタ２２３０のしきい値電圧以上になるように電圧を印加すると、ソース配線ＳＬから供給された電荷がトランジスタ２２３０のドレイン電流となってキャパシタ２２２０に蓄積される。１行分の充電後、該行にあるトランジスタ２２３０はオフ状態となり、ソース配線ＳＬから電圧が掛からなくなるが、キャパシタ２２２０に蓄積された電荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ２２２０の充電を行う。このようにして、１行からｂ行の充電を行う。なお、ドレイン電流は、トランジスタにおいてドレインからチャネルを介してソースに流れる電流のことである。ドレイン電流はゲート電圧がしきい値電圧よりも大きいときに流れる。
なお、トランジスタ２２３０はオフ電流が極めて小さい。そのため、動きの少ない画像（静止画を含む。）では、表示の書き換え周波数を低減でき、さらなる消費電力の低減が可能となる。また、キャパシタ２２２０の容量をさらに小さくすることが可能となるため、充電に必要な消費電力を低減することができる。
また、トランジスタ２２３０はトランジスタの動作に起因する電気特性の変動が小さいため、信頼性の高い液晶表示装置を得ることができる。
以上のように、本発明の一態様によって、消費電力が小さく、信頼性の高い液晶表示装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、実施の形態１乃至実施の形態４のいずれかに示すトランジスタを用いて、半導体記憶装置を作製する例について説明する。
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。
不揮発性半導体記憶装置の代表例としては、トランジスタのゲートとチャネル領域との間にノードを有し、当該ノードに電荷を保持することで記憶を行うフラッシュメモリがある。
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態１乃至実施の形態４のいずれかに示すトランジスタを適用することができる。
まずは、実施の形態１乃至実施の形態４のいずれかに示すトランジスタを適用した半導体記憶装置のメモリセルについて図１６を用いて説明する。
メモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジスタＴｒと、キャパシタＣと、を有する（図１６（Ａ）参照。）。
キャパシタＣに保持された電圧の時間変化は、トランジスタＴｒのオフ電流によって図１６（Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電された電圧は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間にリフレッシュをする必要がある。
ここで、トランジスタＴｒに実施の形態１乃至実施の形態４のいずれかに示すトランジスタを適用すると、オフ電流が小さいため、保持期間Ｔ＿１を長くすることができる。即ち、リフレッシュの頻度を少なくすることが可能となるため、消費電力を低減することができる。例えば、オフ電流が１×１０−２１Ａから１×１０−２５Ａである酸化物半導体膜を用いたトランジスタでメモリセルを構成すると、電力を供給せずに数日間から数十年間に渡ってデータを保持することが可能となる。
また、トランジスタＴｒに実施の形態１乃至実施の形態４のいずれかに示すトランジスタを適用すると、該トランジスタはトランジスタの動作に起因する電気特性の変動が小さいため、信頼性の高い半導体記憶装置を得ることができる。
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さい半導体記憶装置を得ることができる。
次に、実施の形態１乃至実施の形態４のいずれかに示すトランジスタを適用した半導体記憶装置であるメモリセルについて図１６と異なる例を図１７を用いて説明する。
図１７（Ａ）は、メモリセルの回路図である。メモリセルは、トランジスタＴｒ＿１と、トランジスタＴｒ＿１のゲートと接続するワード線ＷＬ＿１と、トランジスタＴｒ＿１のソースと接続するソース配線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ＿２のソースと接続するソース配線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続するドレイン配線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と接続する容量配線ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびトランジスタＴｒ＿２のゲートと接続するノードＮと、を有する。
なお、本実施の形態に示す半導体記憶装置は、ノードＮの電位に応じて、トランジスタＴｒ＿２のしきい値電圧が変動することを利用したものである。例えば、図１７（Ｂ）は容量配線ＣＬの電圧ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電流Ｉｄ＿２との関係を説明する図である。
ここで、ノードＮは、トランジスタＴｒ＿１を介して電位を調整することができる。例えば、ソース配線ＳＬ＿１の電位をＶＤＤとする。このとき、ワード線ＷＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧ＶｔｈにＶＤＤを加えた電位以上とすることで、ノードＮの電位をＨＩＧＨにすることができる。また、ワード線ＷＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧Ｖｔｈ以下とすることで、ノードＮの電位をＬＯＷにすることができる。
そのため、Ｎ＝ＬＯＷで示したＶＣＬ−Ｉｄ＿２カーブと、Ｎ＝ＨＩＧＨで示したＶＣＬ−Ｉｄ＿２カーブのいずれかを得ることができる。即ち、Ｎ＝ＬＯＷでは、ＶＣＬ＝０ＶにてＩｄ＿２が小さいため、データ０となる。また、Ｎ＝ＨＩＧＨでは、ＶＣＬ＝０ＶにてＩｄ＿２が大きいため、データ１となる。このようにして、データを記憶することができる。
ここで、トランジスタＴｒ＿１に実施の形態１乃至実施の形態４のいずれかに示すトランジスタを適用すると、該トランジスタはオフ電流を極めて小さくすることができるため、ノードＮに蓄積された電荷がトランジスタＴｒ＿１のソースおよびドレイン間を意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、書き込み時に高い電圧が不要であるため、フラッシュメモリなどと比較して消費電力を低減することができる。
また、トランジスタＴｒ＿１に実施の形態１乃至実施の形態４のいずれかに示すトランジスタを適用すると、該トランジスタはトランジスタの動作に起因する電気特性の変動が小さいため、信頼性の高い半導体記憶装置を得ることができる。
なお、トランジスタＴｒ＿２に、実施の形態１乃至実施の形態４のいずれかに示すトランジスタを適用しても構わない。
以上のように、本発明の一態様によって、消費電力が小さく、信頼性が高い半導体記憶装置を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態７）
実施の形態１乃至実施の形態４のいずれかに示すトランジスタまたは実施の形態６に示した半導体記憶装置を少なくとも一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を構成することができる。
図１８（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図１８（Ａ）に示すＣＰＵは、基板１１９０上に、演算論理装置（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１８（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
図１８（Ａ）に示すＣＰＵでは、レジスタ１１９６に、記憶素子が設けられている。レジスタ１１９６の記憶素子には、実施の形態６に示す半導体記憶装置を用いることができる。
図１８（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作を行う。即ち、レジスタ１１９６が有する記憶素子において、フリップフロップによるデータの保持を行うか、キャパシタによるデータの保持を行う。フリップフロップによってデータが保持されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。キャパシタによってデータが保持されている場合、キャパシタへのデータの書き換えが行われ、レジスタ１１９６内の記憶素子への電源電圧の供給を停止することができる。
電源停止に関しては、図１８（Ｂ）または図１８（Ｃ）に示すように、記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図１８（Ｂ）および図１８（Ｃ）の回路の説明を行う。
図１８（Ｂ）および図１８（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチング素子に実施の形態１乃至実施の形態４のいずれかに示すトランジスタを用いた構成の一例を示す。
図１８（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数有する記憶素子群１１４３とを有している。具体的に、それぞれの記憶素子１１４２には、実施の形態６に示す半導体記憶装置を用いることができる。記憶素子群１１４３が有するそれぞれの記憶素子１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、記憶素子群１１４３が有するそれぞれの記憶素子１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図１８（Ｂ）では、スイッチング素子１１４１として、オフ電流の極めて小さいトランジスタを用いており、該トランジスタは、そのゲートに与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図１８（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図１８（Ｃ）には、記憶素子群１１４３が有するそれぞれの記憶素子１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有するそれぞれの記憶素子１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などのＬＳＩにも応用可能である。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態では、実施の形態１乃至実施の形態７の少なくともいずれかを適用した電子機器の例について説明する。
図１９（Ａ）は携帯型情報端末である。図１９（Ａ）に示す携帯型情報端末は、筐体９３００と、ボタン９３０１と、マイクロフォン９３０２と、表示部９３０３と、スピーカ９３０４と、カメラ９３０５と、を具備し、携帯型電話機としての機能を有する。本発明の一形態は、表示部９３０３およびカメラ９３０５に適用することができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶回路に本発明の一形態を適用することもできる。
図１９（Ｂ）は、ディスプレイである。図１９（Ｂ）に示すディスプレイは、筐体９３１０と、表示部９３１１と、を具備する。本発明の一態様は、表示部９３１１に適用することができる。本発明の一形態を適用することで、消費電力が小さく、信頼性が高いディスプレイとすることができる。
図１９（Ｃ）は、デジタルスチルカメラである。図１９（Ｃ）に示すデジタルスチルカメラは、筐体９３２０と、ボタン９３２１と、マイクロフォン９３２２と、表示部９３２３と、を具備する。本発明の一形態は、表示部９３２３に適用することができる。また、図示しないが、記憶回路またはイメージセンサに本発明の一形態を適用することもできる。
図１９（Ｄ）は２つ折り可能な携帯情報端末である。図１９（Ｄ）に示す２つ折り可能な携帯情報端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、留め具９６３３、操作スイッチ９６３８、を有する。本発明の一形態は、表示部９６３１ａおよび表示部９６３１ｂに適用することができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶回路に本発明の一形態を適用することもできる。
なお、表示部９６３１ａまたは／および表示部９６３１ｂは、一部または全部をタッチパネルとすることができ、表示された操作キーに触れることでデータ入力などを行うことができる。
本発明の一態様に係る半導体装置を用いることで、電子機器の性能を高め、消費電力を小さくでき、かつ信頼性を高めることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
本実施例では、酸化シリコン膜中へ複数回の酸素イオン注入を行った場合の、深さ方向における注入した酸素濃度を計算し、その結果を示す。なお、酸素イオン注入により添加された酸素は、酸化シリコン膜中で余剰酸素となる。
なお、計算には、ＴＲＩＭ（Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎ ｉｎ Ｍａｔｔｅｒ）を用いた。
計算に用いた酸化シリコン膜は、厚さを２００ｎｍ、膜密度を２．２ｇ／ｃｍ３とした。
図２０（Ａ）は、第１の条件として、加速電圧を２０ｋＶ、ドーズ量を１×１０１５ｉｏｎｓ／ｃｍ２にて酸素イオンを注入し、第２の条件として、加速電圧を２．５ｋＶ、ドーズ量を１×１０１５ｉｏｎｓ／ｃｍ２にて酸素イオンを注入した酸化シリコン膜中の、注入した酸素濃度を示す。
図２０（Ａ）より、第１の条件によって深さ５０ｎｍ〜６０ｎｍに注入した酸素濃度の極大値を有し、第２の条件によって深さ１０ｎｍ程度に注入した酸素濃度の極大値を有する酸化シリコン膜が得られた。
図２０（Ｂ）は、第１の条件として、加速電圧を５０ｋＶ、ドーズ量を１×１０１５ｉｏｎｓ／ｃｍ２にて酸素イオンを注入し、第２の条件として、加速電圧を５ｋＶ、ドーズ量を１×１０１５ｉｏｎｓ／ｃｍ２にて酸素イオンを注入した酸化シリコン膜中の、注入した酸素濃度を示す。
図２０（Ｂ）より、第１の条件によって深さ１２０ｎｍ〜１６０ｎｍに注入した酸素濃度の極大値を有し、第２の条件によって深さ１０ｎｍ〜２０ｎｍに注入した酸素濃度の極大値を有する酸化シリコン膜が得られた。
図２１（Ａ）は、第１の条件として、加速電圧を５０ｋＶ、ドーズ量を１×１０１５ｉｏｎｓ／ｃｍ２にて酸素イオンを注入し、第２の条件として、加速電圧を２０ｋＶ、ドーズ量を１×１０１５ｉｏｎｓ／ｃｍ２にて酸素イオンを注入し、第３の条件として、加速電圧を１ｋＶ、ドーズ量を１×１０１５ｉｏｎｓ／ｃｍ２にて酸素イオンを注入した酸化シリコン膜中の、注入した酸素濃度を示す。
図２１（Ａ）より、第１の条件によって深さ１２０ｎｍ〜１６０ｎｍに注入した酸素濃度の極大値を有し、第２の条件によって深さ５０ｎｍ〜６０ｎｍに注入した酸素濃度の極大値を有し、第３の条件によって深さ４ｎｍ程度に注入した酸素濃度の極大値を有する酸化シリコン膜が得られた。
図２１（Ｂ）は、第１の条件として、加速電圧を５０ｋＶ、ドーズ量を１×１０１５ｉｏｎｓ／ｃｍ２にて酸素イオンを注入し、第２の条件として、加速電圧を２０ｋＶ、ドーズ量を１×１０１５ｉｏｎｓ／ｃｍ２にて酸素イオンを注入し、第３の条件として、加速電圧を５ｋＶ、ドーズ量を１×１０１５ｉｏｎｓ／ｃｍ２にて酸素イオンを注入した酸化シリコン膜中の、注入した酸素濃度を示す。
図２１（Ｂ）より、第１の条件によって深さ１２０ｎｍ〜１６０ｎｍに注入した酸素濃度の極大値を有し、第２の条件によって深さ５０ｎｍ〜６０ｎｍに注入した酸素濃度の極大値を有し、第３の条件によって深さ１０〜２０ｎｍに注入した酸素濃度の極大値を有する酸化シリコン膜が得られた。
本実施例より、複数回の酸素イオン注入により、注入した酸素濃度の極大値を複数有する酸化シリコン膜を得られることがわかる。
１００ 基板
１０２ 下地絶縁膜
１０２ａ 下地絶縁膜
１０２ｂ 下地絶縁膜
１０４ ゲート電極
１０５ ゲート電極
１０６ 酸化物半導体膜
１１２ ゲート絶縁膜
１１６ 一対の電極
１４０ａ 酸素
１４０ｂ 酸素
２０４ ゲート電極
２０６ 酸化物半導体膜
２０６ａ 領域
２０６ｂ 領域
２１２ ゲート絶縁膜
２１３ ゲート絶縁膜
２１６ 一対の電極
２１８ 保護絶縁膜
２３４ 導電膜
３０４ ゲート電極
３０６ 酸化物半導体膜
３０６ａ 領域
３０６ｂ 領域
３１０ 側壁絶縁膜
３１１ 側壁絶縁膜
３１２ ゲート絶縁膜
３１６ 一対の電極
３１７ 導電膜
３１８ 保護絶縁膜
３１９ 保護絶縁膜
３２０ 絶縁膜
３２１ 絶縁膜
３２２ 絶縁膜
３２８ 保護絶縁膜
３３４ 導電膜
３６６ 配線
４０２ 下地絶縁膜
４０４ ゲート電極
４０６ 酸化物半導体膜
４１２ ゲート絶縁膜
４１２ａ ゲート絶縁膜
４１２ｂ ゲート絶縁膜
４１６ 一対の電極
４１８ 保護絶縁膜
４４０ａ 酸素
４４０ｂ 酸素
１１４１ スイッチング素子
１１４２ 記憶素子
１１４３ 記憶素子群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２２００ 画素
２２１０ 液晶素子
２２２０ キャパシタ
２２３０ トランジスタ
９３００ 筐体
９３０１ ボタン
９３０２ マイクロフォン
９３０３ 表示部
９３０４ スピーカ
９３０５ カメラ
９３１０ 筐体
９３１１ 表示部
９３２０ 筐体
９３２１ ボタン
９３２２ マイクロフォン
９３２３ 表示部
９６３０ 筐体
９６３１ａ 表示部
９６３１ｂ 表示部
９６３３ 留め具
９６３８ 操作スイッチ

Claims (4)

  1. 下地絶縁膜を成膜し、
    前記下地絶縁膜に第１の条件、第２の条件の順で酸素添加を行った後、前記下地絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜上にゲート絶縁膜を成膜し、
    前記ゲート絶縁膜上に前記酸化物半導体膜と重畳する領域を有するゲート電極を形成し、
    前記第１の条件で行う酸素添加は、加速電圧が１０ｋＶ以上１００ｋＶ以下であるイオン注入法で行い、
    前記第２の条件で行う酸素添加は、加速電圧が１ｋＶ以上１０ｋＶ未満であるイオン注入法で行うことを特徴とする半導体装置の作製方法。
  2. 下地絶縁膜を成膜し、
    前記下地絶縁膜上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、前記ゲート電極と重畳する領域を有する酸化物半導体膜を形成し、
    前記酸化物半導体膜上に保護絶縁膜を形成し、
    前記保護絶縁膜に第１の条件、第２の条件の順で酸素添加を行い、
    前記第１の条件で行う酸素添加は、加速電圧が１０ｋＶ以上１００ｋＶ以下であるイオン注入法で行い、
    前記第２の条件で行う酸素添加は、加速電圧が１ｋＶ以上１０ｋＶ未満であるイオン注入法で行うことを特徴とする半導体装置の作製方法。
  3. 下地絶縁膜を成膜し、
    前記下地絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜上にゲート絶縁膜を成膜し、
    前記ゲート絶縁膜に第１の条件、第２の条件の順で酸素添加を行った後、前記ゲート絶縁膜上に前記酸化物半導体膜と重畳する領域を有するゲート電極を形成し、
    前記第１の条件で行う酸素添加は、加速電圧が１０ｋＶ以上１００ｋＶ以下であるイオン注入法で行い、
    前記第２の条件で行う酸素添加は、加速電圧が１ｋＶ以上１０ｋＶ未満であるイオン注入法で行うことを特徴とする半導体装置の作製方法。
  4. 下地絶縁膜を成膜し、
    前記下地絶縁膜上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜に第１の条件、第２の条件の順で酸素添加を行った後、前記ゲート絶縁膜上に、前記ゲート電極と重畳する領域を有する酸化物半導体膜を形成し、
    前記酸化物半導体膜上に保護絶縁膜を形成し、
    前記第１の条件で行う酸素添加は、加速電圧が１０ｋＶ以上１００ｋＶ以下であるイオン注入法で行い、
    前記第２の条件で行う酸素添加は、加速電圧が１ｋＶ以上１０ｋＶ未満であるイオン注入法で行うことを特徴とする半導体装置の作製方法。
JP2012277604A 2011-12-22 2012-12-20 半導体装置の作製方法 Expired - Fee Related JP6093564B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012277604A JP6093564B2 (ja) 2011-12-22 2012-12-20 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011281566 2011-12-22
JP2011281566 2011-12-22
JP2012277604A JP6093564B2 (ja) 2011-12-22 2012-12-20 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2013149968A JP2013149968A (ja) 2013-08-01
JP2013149968A5 JP2013149968A5 (ja) 2016-02-04
JP6093564B2 true JP6093564B2 (ja) 2017-03-08

Family

ID=48654966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012277604A Expired - Fee Related JP6093564B2 (ja) 2011-12-22 2012-12-20 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US8748240B2 (ja)
JP (1) JP6093564B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748240B2 (en) * 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102232133B1 (ko) 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10361290B2 (en) * 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
WO2015159183A2 (en) 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
DE112015003266T5 (de) * 2014-07-15 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür und Anzeigevorrichtung mit der Halbleitervorrichtung
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN113793872A (zh) 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
KR102262834B1 (ko) 2014-12-24 2021-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11189736B2 (en) 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180097198A (ko) * 2017-02-22 2018-08-31 삼성디스플레이 주식회사 트랜지스터, 이를 구비한 표시 장치 및 트랜지스터의 제조 방법
KR20200077532A (ko) 2017-11-02 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP7022592B2 (ja) * 2018-01-11 2022-02-18 株式会社ジャパンディスプレイ 表示装置
US12100747B2 (en) 2018-11-02 2024-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2020229915A1 (ja) 2019-05-10 2020-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2021090115A1 (ja) 2019-11-08 2021-05-14 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4958253B2 (ja) 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009224737A (ja) 2008-03-19 2009-10-01 Fujifilm Corp 酸化ガリウムを主成分とする金属酸化物からなる絶縁膜およびその製造方法
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5501586B2 (ja) 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010062276A (ja) 2008-09-03 2010-03-18 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN105390402B (zh) 2010-04-23 2018-09-07 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN105321961B (zh) 2010-04-23 2018-10-02 株式会社半导体能源研究所 半导体装置的制造方法
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102344452B1 (ko) 2010-04-23 2021-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8748240B2 (en) * 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20130164920A1 (en) 2013-06-27
JP2013149968A (ja) 2013-08-01
US9099303B2 (en) 2015-08-04
US8748240B2 (en) 2014-06-10
US20140193947A1 (en) 2014-07-10

Similar Documents

Publication Publication Date Title
JP6093564B2 (ja) 半導体装置の作製方法
JP7508632B2 (ja) 半導体装置、記憶装置
JP7612900B2 (ja) 半導体装置
JP6559764B2 (ja) 半導体装置
JP5716048B2 (ja) 表示装置
JP6013676B2 (ja) 半導体装置及び半導体装置の作製方法
JP5829477B2 (ja) 半導体装置
JP6268248B2 (ja) トランジスタの作製方法
JP2026009204A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170213

R150 Certificate of patent or registration of utility model

Ref document number: 6093564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees