JP6068763B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6068763B2
JP6068763B2 JP2015200373A JP2015200373A JP6068763B2 JP 6068763 B2 JP6068763 B2 JP 6068763B2 JP 2015200373 A JP2015200373 A JP 2015200373A JP 2015200373 A JP2015200373 A JP 2015200373A JP 6068763 B2 JP6068763 B2 JP 6068763B2
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
capacitor
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015200373A
Other languages
English (en)
Other versions
JP2016012739A (ja
Inventor
康一郎 鎌田
康一郎 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015200373A priority Critical patent/JP6068763B2/ja
Publication of JP2016012739A publication Critical patent/JP2016012739A/ja
Application granted granted Critical
Publication of JP6068763B2 publication Critical patent/JP6068763B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0817—Thyristors only

Description

技術分野は、整流回路およびこれを用いた無線通信装置に関する。
ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）技術を用
いた無線通信システムにおいて、データキャリアに搭載されたアンテナが、リーダ／ライ
タに搭載されたアンテナから送信される搬送波を受信すると、電磁誘導により起電力が誘
起される。そして、データキャリアに搭載された整流回路が、そこで誘起された交流電流
から直流電流を生成する。
データキャリアに搭載される整流回路は、一般的には、ゲートとソース又はドレインが接
続された、いわゆるダイオード接続のＭＯＳトランジスタ（以下、「トランジスタ」と記
す）により構成される。この整流回路は、搭載されたトランジスタのしきい値電圧を超え
た実効値の交流信号を、直流信号へと整流する。
整流回路を構成するダイオード接続のトランジスタの破壊を防ぐためには、整流しようと
する交流電圧の約３倍の逆耐電圧が必要である。ここで、データキャリアに搭載される整
流回路に入力される交流電圧の値は、リーダ／ライタのアンテナとデータキャリアのアン
テナとの距離により変化する。そのため、整流回路に入力される最大の交流電圧を考慮し
て、使用するトランジスタを選択する必要がある。
図２は、整流回路を構成するダイオード接続のトランジスタ（チャネル形成領域：ポリシ
リコン，オフ電流：１０−９［Ａ／μｍ］）における、逆バイアス静特性を示すグラフで
ある。なお、横軸は電圧［Ｖ］、縦軸は電流［Ａ］の値を示している。このグラフより、
このダイオード接続のトランジスタに逆方向バイアスを印加すると、−１０［Ｖ］より大
きい電圧で降伏現象が始まり、トランジスタが破壊することがわかる。
逆バイアス状態で流れる逆方向電流は、ダイオード接続のトランジスタのオフ電流と相関
している。そして、この逆方向電流における自由電子が、電界で加速され衝突電離を引き
起こすことにより、降伏現象が発生する。
したがって、整流回路を構成するダイオード接続のトランジスタとして、オフ電流の小さ
いトランジスタを適用することが、トランジスタの破壊を防ぎ、ひいては整流回路の信頼
性を高めるうえで重要である。
ところで、酸化物半導体をチャネル形成領域に用いたトランジスタはオフ電流が小さいこ
とが知られている。
非特許文献１では、酸化物半導体をチャネル形成領域に用いたトランジスタを搭載した整
流回路が提案されている。
Ｓ．Ｈ．Ｃｈｏ，Ｓ．Ｗ．Ｋｉｍ，Ｄ．Ｗ．Ｉｈｍ，Ｂ．Ｓ．Ｂａｅ，Ｄ．Ｈ．Ｃｈｏ，Ｃ．Ｗ．Ｂｙｕｎ，Ｃ．Ｓ．Ｈｗａｎｇ，Ｓ．Ｈ．Ｋ．Ｐａｒｋ，"Ｏｘｉｄｅ ＴＦＴ Ｒｅｃｔｉｆｉｅｒ ｗｉｔｈ ＲＦ Ａｎｔｅｎｎａ"，ＩＤＷ’０９，２００９，ｐｐ．１８１５−１８１７
非特許文献１には、チャネルがＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏ
ｘｉｄｅ），オフ電流が１０−１２［Ａ／μｍ］であるトランジスタを搭載した、両波倍
電圧整流回路（非特許文献１ Ｆｉｇ．４（ａ））および半波整流回路（非特許文献１
Ｆｉｇ．４（ｂ））が開示されている。
ここで、半波整流回路は、交流の半サイクルのみを整流する回路である。一方、両波倍電
圧整流回路は、半波整流回路を２組直列にした回路であり、半波整流回路で整流しなかっ
た交流の残りの半サイクルも整流する回路である。そのため、両波倍電圧整流回路の出力
は、半波整流回路の出力の約２倍となる。
ところが、非特許文献１の両波倍電圧整流回路（非特許文献１ Ｆｉｇ．４（ａ））によ
って、電圧振幅１０［Ｖ］の交流電圧を整流し、得られた直流電圧は約４．８［Ｖ］であ
る（非特許文献１ Ｆｉｇ．５（ａ））。また、半波整流回路（非特許文献１ Ｆｉｇ．
４（ｂ））によって、電圧振幅１０［Ｖ］の交流電圧を整流し、得られた直流電圧は約５
［Ｖ］である（非特許文献１ Ｆｉｇ．５（ｂ））。
この結果について、非特許文献１において、両波倍電圧整流回路（非特許文献１ Ｆｉｇ
．４（ａ））では、高抵抗のトランジスタ（酸化物半導体をチャネル形成領域に用いたト
ランジスタ）を２つ用いているため、トランジスタを１つしか用いていない半波整流回路
（非特許文献１ Ｆｉｇ．４（ｂ））よりも電圧降下が大きい、と考察している。
非特許文献１で開示されている酸化物半導体をチャネル形成領域に用いたトランジスタの
オフ電流は１０−１２［Ａ／μｍ］なので、ポリシリコントランジスタと比較して、逆方
向バイアス印加による破壊には強いといえる。しかし、一般的な整流回路の特性が得られ
ておらず、整流効率が犠牲になっているといえる。
よって、ダイオード接続の、酸化物半導体をチャネル形成領域に用いたトランジスタを適
用し、トランジスタの破壊を防ぐことにより信頼性を高め、かつ、整流効率の向上した整
流回路の提供を課題とする。
本発明の一態様は、トランジスタと、交流信号が入力される端子と、キャパシタと、出力
端子と、を有し、前記交流信号が入力される端子に、前記トランジスタのゲートと前記ト
ランジスタのソース又はドレインの一方が電気的に接続され、前記出力端子に、前記トラ
ンジスタのソース又はドレインの他方と前記キャパシタの第１の電極が電気的に接続され
、前記キャパシタの第２の電極に、接地電位が電気的に接続され、前記トランジスタは、
酸化物半導体をチャネル形成領域に用い、前記酸化物半導体中のキャリア密度が１×１０
１４／ｃｍ３未満である、整流回路である。
本発明の一態様は、トランジスタと、交流信号が入力される端子と、キャパシタと、出力
端子と、を有し、前記交流信号が入力される端子に、前記トランジスタのゲートと前記ト
ランジスタのソース又はドレインの一方が電気的に接続され、前記出力端子に、前記トラ
ンジスタのソース又はドレインの他方と前記キャパシタの第１の電極が電気的に接続され
、前記キャパシタの第２の電極に、接地電位が電気的に接続され、前記トランジスタは、
酸化物半導体をチャネル形成領域に用い、室温において、ソース−ドレイン電圧が３．１
［Ｖ］のときにオフ電流が１０［ｚＡ／μｍ］以下である、整流回路である。
本発明の一態様は、トランジスタと、交流信号が入力される端子と、キャパシタと、出力
端子と、を有し、前記交流信号が入力される端子に、前記トランジスタのゲートと前記ト
ランジスタのソース又はドレインの一方が電気的に接続され、前記出力端子に、前記トラ
ンジスタのソース又はドレインの他方と前記キャパシタの第１の電極が電気的に接続され
、前記キャパシタの第２の電極に、接地電位が電気的に接続される整流回路の作製方法で
あって、前記トランジスタのチャネル形成領域を第１の酸化物半導体によって形成する工
程と、前記第１の酸化物半導体に、水素と、水と、水酸基と、を除去するための第１の加
熱処理を施して第２の酸化物半導体を形成する工程と、連続して、酸素雰囲気または窒素
及び酸素を含む雰囲気で、前記第２の酸化物半導体の酸素欠損を修復するための第２の加
熱処理を施して第３の酸化物半導体を形成する工程を有し、前記トランジスタのチャネル
形成領域に前記第３の酸化物半導体を用いる、整流回路の作製方法である。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、交流信号が入力され
る端子と、第１のキャパシタと、第２のキャパシタと、出力端子と、を有し、前記交流信
号が入力される端子に、前記第１のキャパシタの第１の電極が電気的に接続され、前記第
１のキャパシタの第２の電極に、前記第１のトランジスタのソース又はドレインの一方と
前記第１のトランジスタのゲートと前記第２のトランジスタのソース又はドレインの一方
が電気的に接続され、前記出力端子に、前記第１のトランジスタのソース又はドレインの
他方と前記第２のキャパシタの第１の電極が電気的に接続され、前記第２のキャパシタの
第２の電極に、接地電位と前記第２のトランジスタのゲートと前記第２のトランジスタの
ソース又はドレインの他方が電気的に接続され、前記第１のトランジスタ及び前記第２の
トランジスタは、酸化物半導体をチャネル形成領域に用い、前記酸化物半導体中のキャリ
ア密度が１×１０１４／ｃｍ３未満である、整流回路である。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、交流信号が入力され
る端子と、第１のキャパシタと、第２のキャパシタと、出力端子と、を有し、前記交流信
号が入力される端子に、前記第１のキャパシタの第１の電極が電気的に接続され、前記第
１のキャパシタの第２の電極に、前記第１のトランジスタのソース又はドレインの一方と
前記第１のトランジスタのゲートと前記第２のトランジスタのソース又はドレインの一方
が電気的に接続され、前記出力端子に、前記第１のトランジスタのソース又はドレインの
他方と前記第２のキャパシタの第１の電極が電気的に接続され、前記第２のキャパシタの
第２の電極に、接地電位と前記第２のトランジスタのゲートと前記第２のトランジスタの
ソース又はドレインの他方が電気的に接続され、前記第１のトランジスタ及び前記第２の
トランジスタは、酸化物半導体をチャネル形成領域に用い、室温において、ソース−ドレ
イン電圧が３．１［Ｖ］のときにオフ電流が１０［ｚＡ／μｍ］以下である、整流回路で
ある。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、交流信号が入力され
る端子と、第１のキャパシタと、第２のキャパシタと、出力端子と、を有し、前記交流信
号が入力される端子に、前記第１のキャパシタの第１の電極が電気的に接続され、前記第
１のキャパシタの第２の電極に、前記第１のトランジスタのソース又はドレインの一方と
前記第１のトランジスタのゲートと前記第２のトランジスタのソース又はドレインの一方
が電気的に接続され、前記出力端子に、前記第１のトランジスタのソース又はドレインの
他方と前記第２のキャパシタの第１の電極が電気的に接続され、前記第２のキャパシタの
第２の電極に、接地電位と前記第２のトランジスタのゲートと前記第２のトランジスタの
ソース又はドレインの他方が電気的に接続される整流回路の作製方法であって、前記第１
のトランジスタと、前記第２のトランジスタのチャネル形成領域を第１の酸化物半導体に
よって形成する工程と、前記第１の酸化物半導体を、水素と、水と、水酸基と、を除去す
るための第１の加熱処理を施して第２の酸化物半導体を形成する工程と、連続して、酸素
雰囲気または窒素及び酸素を含む雰囲気で、前記第２の酸化物半導体の酸素欠損を修復す
るための第２の加熱処理を施して第３の酸化物半導体を形成する工程を有し、前記第１の
トランジスタ及び前記第２のトランジスタのチャネル形成領域に前記第３の酸化物半導体
を用いる、整流回路の作製方法である。
本発明の一態様は、トランジスタと、交流信号が入力される端子と、キャパシタと、出力
端子と、アンテナと、を有し、前記交流信号が入力される端子に、前記トランジスタのゲ
ートと前記トランジスタのソース又はドレインの一方が電気的に接続され、前記出力端子
に、前記トランジスタのソース又はドレインの他方と前記キャパシタの第１の電極が電気
的に接続され、前記キャパシタの第２の電極に、接地電位が電気的に接続され、前記交流
信号は、前記アンテナが受信した信号であり、前記トランジスタは、酸化物半導体をチャ
ネル形成領域に用い、前記酸化物半導体中のキャリア密度が１×１０１４／ｃｍ３未満で
ある、無線通信装置である。
本発明の一態様は、トランジスタと、交流信号が入力される端子と、キャパシタと、出力
端子と、アンテナと、を有し、前記交流信号が入力される端子に、前記トランジスタのゲ
ートと前記トランジスタのソース又はドレインの一方が電気的に接続され、前記出力端子
に、前記トランジスタのソース又はドレインの他方と前記キャパシタの第１の電極が電気
的に接続され、前記キャパシタの第２の電極に、接地電位が電気的に接続され、前記交流
信号は、前記アンテナが受信した信号であり、前記トランジスタは、酸化物半導体をチャ
ネル形成領域に用い、室温において、ソース−ドレイン電圧が３．１［Ｖ］のときにオフ
電流が１０［ｚＡ／μｍ］以下である、無線通信装置である。
本発明の一態様は、トランジスタと、交流信号が入力される端子と、キャパシタと、出力
端子と、アンテナと、を有し、前記交流信号が入力される端子に、前記トランジスタのゲ
ートと前記トランジスタのソース又はドレインの一方が電気的に接続され、前記出力端子
に、前記トランジスタのソース又はドレインの他方と前記キャパシタの第１の電極が電気
的に接続され、前記キャパシタの第２の電極に、接地電位が電気的に接続され、前記交流
信号は、前記アンテナが受信した信号である無線通信装置の作製方法であって、前記トラ
ンジスタのチャネル形成領域を、第１の酸化物半導体によって形成する工程と、前記第１
の酸化物半導体は、水素と、水と、水酸基と、を除去するための第１の加熱処理を施して
第２の酸化物半導体を形成する工程と、連続して、酸素雰囲気または窒素及び酸素を含む
雰囲気で、前記第２の酸化物半導体の酸素欠損を修復するための第２の加熱処理を施して
第３の酸化物半導体を形成する工程を少なくとも有する、無線通信装置の作製方法である
。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、交流信号が入力され
る端子と、第１のキャパシタと、第２のキャパシタと、出力端子と、アンテナと、を有し
、前記交流信号が入力される端子に、前記第１のキャパシタの第１の電極が電気的に接続
され、前記第１のキャパシタの第２の電極に、前記第１のトランジスタのソース又はドレ
インの一方と前記第１のトランジスタのゲートと前記第２のトランジスタのソース又はド
レインの一方が電気的に接続され、前記出力端子に、前記第１のトランジスタのソース又
はドレインの他方と前記第２のキャパシタの第１の電極が電気的に接続され、前記第２の
キャパシタの第２の電極に、接地電位と前記第２のトランジスタのゲートと前記第２のト
ランジスタのソース又はドレインの他方に電気的に接続され、前記交流信号は、前記アン
テナが受信した信号であり、前記第１のトランジスタ及び前記第２のトランジスタは、酸
化物半導体をチャネル形成領域に用い、前記酸化物半導体中のキャリア密度が１×１０１
４／ｃｍ３未満である、無線通信装置である。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、交流信号が入力され
る端子と、第１のキャパシタと、第２のキャパシタと、出力端子と、アンテナと、を有し
、前記交流信号が入力される端子に、前記第１のキャパシタの第１の電極が電気的に接続
され、前記第１のキャパシタの第２の電極に、前記第１のトランジスタのソース又はドレ
インの一方と前記第１のトランジスタのゲートと前記第２のトランジスタのソース又はド
レインの一方が電気的に接続され、前記出力端子に、前記第１のトランジスタのソース又
はドレインの他方と前記第２のキャパシタの第１の電極が電気的に接続され、前記第２の
キャパシタの第２の電極に、接地電位と前記第２のトランジスタのゲートと前記第２のト
ランジスタのソース又はドレインの他方に電気的に接続され、前記交流信号は、前記アン
テナが受信した信号であり、前記第１のトランジスタ及び前記第２のトランジスタは、酸
化物半導体をチャネル形成領域に用い、室温において、ソース−ドレイン電圧が３．１［
Ｖ］のときにオフ電流が１０［ｚＡ／μｍ］以下である、無線通信装置である。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、交流信号が入力され
る端子と、第１のキャパシタと、第２のキャパシタと、出力端子と、アンテナと、を有し
、前記交流信号が入力される端子に、前記第１のキャパシタの第１の電極が電気的に接続
され、前記第１のキャパシタの第２の電極に、前記第１のトランジスタのソース又はドレ
インの一方と前記第１のトランジスタのゲートと前記第２のトランジスタのソース又はド
レインの一方が電気的に接続され、前記出力端子に、前記第１のトランジスタのソース又
はドレインの他方と前記第２のキャパシタの第１の電極が電気的に接続され、前記第２の
キャパシタの第２の電極に、接地電位と前記第２のトランジスタのゲートと前記第２のト
ランジスタのソース又はドレインの他方に電気的に接続され、前記交流信号は、前記アン
テナが受信した信号である無線通信装置の作製方法であって、前記第１のトランジスタと
、前記第２のトランジスタのチャネル形成領域を第１の酸化物半導体によって形成する工
程と、前記第１の酸化物半導体を、水素と、水と、水酸基と、を除去するための第１の加
熱処理を施して第２の酸化物半導体を形成する工程と、連続して、酸素雰囲気または窒素
及び酸素を含む雰囲気で、前記第２の酸化物半導体の酸素欠損を修復するための第２の加
熱処理を施して第３の酸化物半導体を形成する工程を有し、前記第１のトランジスタ及び
前記第２のトランジスタのチャネル形成領域に前記第３の酸化物半導体を用いる、無線通
信装置の作製方法である。
本発明の一態様は、上記に記載の整流回路を搭載した無線通信装置である。
絶縁破壊が発生しにくい整流回路を提供することができる。したがって、この整流回路を
搭載した無線通信装置の寿命を、長寿命とすることができる。
整流回路の構成を示す回路図 整流回路に搭載されたダイオード接続のトランジスタにおける、逆バイアス静特性を示すグラフ 酸化物半導体をチャネル形成領域に用いたトランジスタの特性評価用回路図 酸化物半導体をチャネル形成領域に用いたトランジスタの特性を示す図 酸化物半導体をチャネル形成領域に用いたトランジスタの特性を示す図 酸化物半導体をチャネル形成領域に用いたトランジスタの特性を示す図 酸化物半導体をチャネル形成領域に用いたトランジスタをダイオード接続した場合の、ダイオード特性を示すグラフ トランジスタの作製方法の一例を示す図 整流回路の入出力電圧を示すグラフ
（実施の形態１）
整流回路に搭載するトランジスタとして、以下に示す、高純度化および電気的にｉ型（真
性）化、または実質的にｉ型（真性）化された酸化物半導体をチャネル形成領域に用いた
トランジスタを適用する。
（酸化物半導体をチャネル形成領域に用いたトランジスタについて）
本明細書に開示する酸化物半導体について説明する。トランジスタに用いる酸化物半導体
は、ドナーの原因である水素、水、水酸基または水酸化物（水素化合物ともいう）などの
不純物を意図的に排除したのち、これらの不純物の排除工程において同時に減少してしま
う酸素を供給することで、高純度化および電気的にｉ型（真性）化、または実質的にｉ型
（真性）化されている。トランジスタの電気的特性の変動を抑制するためである。
酸化物半導体に含まれる水素を極力除去することで、酸化物半導体中のキャリア密度は、
１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、より好ましくは１×
１０１０／ｃｍ３未満となる。
ワイドギャップ半導体である酸化物半導体は、少数キャリア密度が低く、また、少数キャ
リアが誘起されにくい。そのため、酸化物半導体をチャネル形成領域に用いたトランジス
タにおいては、トンネル電流が発生し難く、ひいては、オフ電流が流れ難いといえる。
また、ワイドギャップ半導体である酸化物半導体をチャネル形成領域に用いたトランジス
タにおいては、衝突イオン化ならびにアバランシェ降伏が起きにくい。ホットキャリア劣
化の主な要因は、アバランシェ降伏によってキャリアが増大し、高速に加速されたキャリ
アがゲート絶縁膜へ注入されることである。したがって、酸化物半導体をチャネル形成領
域に用いたトランジスタは、ホットキャリア劣化への耐性があるといえる。
なお、本明細書においてオフ電流とは、室温において、−２０［Ｖ］以上−５［Ｖ］以下
の範囲で任意のゲート電圧を印加したときに、しきい値電圧Ｖｔｈが正であるｎチャネル
型トランジスタのソース−ドレイン間を流れる電流を指す。なお、室温とは、１５℃以上
２５℃以下の温度を指す。
高純度化および電気的にｉ型（真性）化、または実質的にｉ型（真性）化された酸化物半
導体をチャネル形成領域に用いたトランジスタは、室温において、チャネル幅Ｗ＝１［μ
ｍ］あたりの電流値が、１０−１６［Ａ／μｍ］以下、好ましくは１０−１８［Ａ／μｍ
］＝１［ａＡ／μｍ］（ａ：アト）以下、さらに好ましくは１０−２１［Ａ／μｍ］＝１
［ｚＡ／μｍ］（ｚ：ゼプト）以下である。
（オフ電流の測定結果について）
高純度化および電気的にｉ型（真性）化、または実質的にｉ型（真性）化された酸化物半
導体をチャネル形成領域に用いたトランジスタのオフ電流を測定した結果について説明す
る。
まず、電流測定方法に用いた特性評価用素子について、図３に基づいて説明する。図３に
示す特性評価用素子は、測定系３０が３つ並列に接続されている。測定系３０はそれぞれ
、キャパシタＣ３０，高純度化および電気的にｉ型（真性）化、または実質的にｉ型（真
性）化された酸化物半導体をチャネル形成領域に用いたトランジスタＭ３０，３１および
トランジスタＭ３２，３３から構成される。
トランジスタＭ３０のソースまたはドレインの一方は電圧Ｖ２を供給する電源に、接続さ
れている。トランジスタＭ３０のソースまたはドレインの他方はトランジスタＭ３１のソ
ースまたはドレインの一方に、接続されている。トランジスタＭ３０のゲートは電圧Ｖｅ
ｘｔ＿ｂ２を供給する配線に、接続されている。
トランジスタＭ３１のソースまたはドレインの他方は、電圧Ｖ１を供給する電源に接続さ
れている。トランジスタＭ３１のゲートは、電圧Ｖｅｘｔ＿ｂ１を供給する配線に接続さ
れている。
トランジスタＭ３２のソースまたはドレインの一方は、電圧Ｖ２を供給する電源に接続さ
れている。トランジスタＭ３２のソースまたはドレインの他方は、出力端子に接続されて
いる。トランジスタＭ３２のゲートは、キャパシタＣ３０の一端に接続されている。
トランジスタＭ３３のソースまたはドレインの一方は、出力端子に接続されている。トラ
ンジスタＭ３３のソースまたはドレインの他方は、ゲートに接続されている。
キャパシタＣ３０の他端は、電圧Ｖ２を供給する電源に接続されている。
続いて、図３に示す特性評価用素子を用いた電流測定方法について説明する。最初に、オ
フ電流を測定するために電位差を付与する初期期間について説明する。初期期間において
、トランジスタＭ３１のゲートにトランジスタＭ３１を導通状態とする電圧Ｖｅｘｔ＿ｂ
１を入力し、トランジスタＭ３１を導通状態とする。すると、トランジスタＭ３０のソー
スまたはドレインの他方と接続されるノード（つまり、トランジスタＭ３１のソースまた
はドレインの一方、キャパシタＣ３０の一端、およびトランジスタＭ３２のゲートに接続
されるノード）であるノードＡに、電圧Ｖ１が入力される。ここで、電圧Ｖ１は、高電圧
とする。また、トランジスタＭ３０は非導通状態としておく。
その後、トランジスタＭ３１のゲートに、トランジスタＭ３１を非導通状態とする電圧Ｖ
ｅｘｔ＿ｂ１を入力し、トランジスタＭ３１を非導通状態とする。トランジスタＭ３１を
非導通状態とした後に、電圧Ｖ１を低電圧とする。ここでも、トランジスタＭ３０は非導
通状態としておく。また、電圧Ｖ２は、電圧Ｖ１と同じく低電圧とする。
以上で、初期期間が終了する。初期期間が終了した状態では、ノードＡと、トランジスタ
Ｍ３０のソースまたはドレインの一方との間に、電位差が生じている。また、ノードＡと
、トランジスタＭ３１のソースまたはドレインの他方との間にも、電位差が生じている。
そのため、トランジスタＭ３０およびトランジスタＭ３１にはわずかに電荷が流れる。つ
まり、オフ電流が発生する。
次に、オフ電流の測定期間について説明する。測定期間において、電圧Ｖ１，Ｖ２はとも
に低電圧に固定する。また、ノードＡは、フローティング状態とする。その結果、トラン
ジスタＭ３０には電荷が流れ、時間の経過とともにノードＡに保持される電荷量は変動す
る。すなわち、ノードＡの電位が変動し、出力端子の出力電位Ｖｏｕｔも変動する。
続いて、得られた出力電位Ｖｏｕｔから、オフ電流を算出する方法について説明する。ノ
ードＡの電位ＶＡは、出力電位Ｖｏｕｔの関数として次の式（１）で表される。
また、ノードＡの電荷ＱＡは、次の式（２）で表される。
ＣＡ：ノードＡに接続される容量（キャパシタＣ３０の容量と他の容量との和）
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（またはノードＡから流れ出る電荷）の
時間微分により求められる。よって、ノードＡの電流ＩＡは、次の式（３）で表される。
以下に示す電流測定において、特性評価用素子のトランジスタＭ３０、Ｍ３１は、高純度
化および電気的にｉ型（真性）化、または実質的にｉ型（真性）化された酸化物半導体を
チャネル形成領域に用いたトランジスタである。トランジスタは、Ｗ／Ｌ＝５０／１０［
μｍ］である。また、並列された各測定系３０において、キャパシタＣ３０の容量値はそ
れぞれ、１００［ｆＦ］，１［ｐＦ］，３［ｐＦ］である。
また、高電圧は５Ｖ，低電圧は０Ｖとする。測定期間において、電圧Ｖ１は原則として低
電圧であるが、出力電位Ｖｏｕｔを測定するタイミングにおいて、出力回路を動作させる
必要が生じるため、１０〜３００［ｓｅｃ］ごとに、１００［ｍｓｅｃ］の期間だけ高電
圧とする。また、式（３）におけるΔｔは、約３００００［ｓｅｃ］とする。
図４は、電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す図である
。これより、時間の経過にしたがって、電位が変化する様子が確認できる。
図５は、電流測定によって算出された室温（２５℃）におけるオフ電流を示す図である。
なお、図５は、ソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表している。図５から
、ソース−ドレイン電圧が４［Ｖ］の条件において、オフ電流Ｉは約４０［ｚＡ／μｍ］
であることがわかる。また、ソース−ドレイン電圧が３．１［Ｖ］の条件において、オフ
電流は１０［ｚＡ／μｍ］以下であることがわかる。
図６は、電流測定によって算出された８５℃の温度環境下におけるオフ電流を示す図であ
る。図６は、８５℃の温度環境下におけるソース−ドレイン電圧Ｖと、オフ電流Ｉとの関
係を表している。図６から、ソース−ドレイン電圧が３．１［Ｖ］の条件において、オフ
電流は１００［ｚＡ／μｍ］以下であることがわかる。
（整流回路の構成について）
図１（Ａ）に示す整流回路は、トランジスタＭ１と、交流信号が入力される端子１０と、
キャパシタＣ１と、出力端子１１と、を有している。交流信号が入力される端子１０に、
トランジスタＭ１のゲートとトランジスタＭ１のソース又はドレインの一方が電気的に接
続されている。出力端子１１に、トランジスタＭ１のソース又はドレインの他方とキャパ
シタＣ１の第１の電極が電気的に接続されている。キャパシタＣ１の第２の電極に、接地
電位が電気的に接続された構成である。
整流回路は、端子１０から入力された交流信号を整流し、端子１１から直流信号を出力す
る。この整流回路は、高純度化および電気的にｉ型（真性）化、または実質的にｉ型（真
性）化された酸化物半導体をチャネル形成領域に用いた、ダイオード接続のトランジスタ
Ｍ１およびキャパシタＣ１から構成されている。
なお、図１において、酸化物半導体をチャネル形成領域に用いたトランジスタであること
を明確にするためにトランジスタを示す回路図記号には”ＯＳ”の文字を付している。
図１（Ｂ）に示す整流回路は、第１のトランジスタＭ３と、第２のトランジスタＭ２と、
交流信号が入力される端子１０と、第１のキャパシタＣ２と、第２のキャパシタＣ３と、
出力端子１１と、を有している。交流信号が入力される端子１０に、キャパシタＣ２の第
１の電極が電気的に接続されている。キャパシタＣ２の第２の電極に、トランジスタＭ３
のソース又はドレインの一方とトランジスタＭ３のゲートとトランジスタＭ２のソース又
はドレインの一方が電気的に接続されている。出力端子１１に、トランジスタＭ３のソー
ス又はドレインの他方とキャパシタＣ３の第１の電極が電気的に接続されている。キャパ
シタＣ３の第２の電極に、接地電位とトランジスタＭ２のゲートとトランジスタＭ２のソ
ース又はドレインの他方が電気的に接続された構成である。
整流回路は、端子１０から入力された交流信号を整流し、端子１１から直流信号を出力す
る。この整流回路は、高純度化および電気的にｉ型（真性）化、または実質的にｉ型（真
性）化された酸化物半導体をチャネル形成領域に用いた、ダイオード接続のトランジスタ
Ｍ２，Ｍ３およびキャパシタＣ２，Ｃ３から構成されている。
図７は、高純度化および電気的にｉ型（真性）化、または実質的にｉ型（真性）化された
酸化物半導体をチャネル形成領域に用いたトランジスタをダイオード接続した場合の、ダ
イオード特性を示すグラフである。このグラフより、−３０［Ｖ］の逆バイアス電圧を印
加しても、降伏現象が発生せず、トランジスタが破壊しないことがわかる。
また、整流回路における電力損失Ｐは、次の式（４）で表される。
Ｉ：電流，ＲＤＳ（ＯＮ）：トランジスタのオン抵抗
式（４）より、トランジスタのオン抵抗が高いほど（オン電流が低いほど）、整流回路に
おける電力損失は増加することがわかる。
ここで、飽和特性領域におけるトランジスタのドレイン電流ＩＤＳは、次の式（５）で表
される。
μ：移動度，Ｃ：ゲート酸化膜の単位面積のキャパシタンス，Ｗ：チャネル幅，ＶＧ：ゲ
ート電圧，ＶＴＨ：しきい値電圧，Ｌ：チャネル長
式（５）より、トランジスタのオン電流を高くするためには、次の第１乃至第３の条件を
満たせばよいことがわかる。第１の条件は、移動度μを向上させる。第２の条件は、チャ
ネル長Ｌを短くする。第３の条件は、チャネル幅Ｗを大きくする。
つまり、電力損失を低減するための手段のひとつとして、トランジスタのチャネル幅Ｗを
大きくし、オン電流を高めることが挙げられる。ところが、チャネル幅Ｗの値はオフ電流
の値にも相関するため、その大きさには限度がある。先述のとおり、オフ電流が大きいト
ランジスタを整流回路に用いると、降伏現象や発熱により絶縁破壊が生じる可能性が高ま
るためである。
ここで、高純度化および電気的にｉ型（真性）化、または実質的にｉ型（真性）化された
酸化物半導体をチャネル形成領域に用いたトランジスタは、室温において、ソース−ドレ
イン電圧が３．１［Ｖ］のときにオフ電流が１０［ｚＡ／μｍ］以下である。
例えば、このトランジスタのチャネル幅Ｗを大きくすることで、オン電流を３桁高めたと
する。このとき、オフ電流も３桁高まるが、それでもオフ電流は１０−１８［Ａ／μｍ］
以下である。ポリシリコンをチャネル形成領域に用いたトランジスタのオフ電流１０−９
［Ａ／μｍ］と比較して値が小さく、このトランジスタは破壊しにくいといえる。
したがって、高純度化および電気的にｉ型（真性）化、または実質的にｉ型（真性）化さ
れた酸化物半導体をチャネル形成領域に用いたトランジスタを整流回路に搭載することに
より、電力損失が少ない、すなわち整流効率に優れ、かつ、絶縁破壊が発生しにくい整流
回路を提供することができるといえる。
（実施の形態２）
高純度化および電気的にｉ型（真性）化、または実質的にｉ型（真性）化された酸化物半
導体をチャネル形成領域に用いたトランジスタの作製方法の一例について、図８に基づい
て説明する。
まず、基板１００上に下地膜となる絶縁層１０１を形成する。絶縁層１０１は、処理室内
の残留水分を除去しつつ成膜するとよい。絶縁層１０１に水素、水、水酸基または水酸化
物などが含まれないようにするためである。
次に、絶縁層１０１上に、酸化物半導体層をスパッタリング法により成膜する。なお、酸
化物半導体層の成膜前に、絶縁層１０１が形成された基板１００を予備加熱するとよい。
酸化物半導体層に、水素、水および水酸基が極力含まれないようにするためである。予備
加熱により、基板１００に吸着した水素、水などの不純物は脱離し、排気される。
酸化物半導体層のターゲットとしては、酸化亜鉛を主成分とする金属酸化物のターゲット
を用いることができる。例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：
１：１、すなわち、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５のターゲットを用いることができ
る。これ以外にも、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１またはＩｎ：Ｇａ：Ｚｎ＝１：１：２
の組成比を有するターゲットを用いることもできる。
その他、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ，Ｉｎ−Ｓｎ−Ｚｎ−Ｏ，Ｉｎ−Ａｌ−Ｚｎ−Ｏ，
Ｓｎ−Ｇａ−Ｚｎ−Ｏ，Ａｌ−Ｇａ−Ｚｎ−Ｏ，Ｓｎ−Ａｌ−Ｚｎ−Ｏ，Ｉｎ−Ｚｎ−Ｏ
，Ｓｎ−Ｚｎ−Ｏ，Ａｌ−Ｚｎ−Ｏ，Ｚｎ−Ｍｇ−Ｏ，Ｓｎ−Ｍｇ−Ｏ，Ｉｎ−Ｍｇ−Ｏ
，Ｉｎ−Ｏ，Ｓｎ−Ｏ，Ｚｎ−Ｏなどの金属酸化物をターゲットとして用いることができ
る。
また、酸化物半導体層として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは非自然数）で
表記される薄膜を用いることもできる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから
選ばれた１または複数の金属元素である。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、Ｇ
ａおよびＭｎ、もしくはＧａおよびＣｏが挙げられる。
成膜した酸化物半導体層は、第１のフォトリソグラフィ工程により島状の酸化物半導体層
１０２に加工される（図８（Ａ）参照）。その後、酸化物半導体層１０２から水素、水、
および水酸基等を除去するために、基板を電気炉に導入し、加熱処理する。この加熱処理
は、酸化物半導体層１０２に対する脱水化、脱水素化の効果を奏する。
この加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。また、この加熱処理の雰囲気は、水、水素などが含まれないようにする。
この加熱処理の後、連続して酸素雰囲気または窒素および酸素を含む雰囲気（例えば、窒
素：酸素の体積比＝４：１）で酸化物半導体層１０２を加熱処理するとよい。酸化物半導
体層１０２中に生じた酸素欠損を修復するためである。
その後、絶縁層１０１および酸化物半導体層１０２上に、第１の電極１０３ａおよび第２
の電極１０３ｂを形成する（図８（Ｂ）参照）。第１の電極１０３ａは、ソース電極およ
びドレイン電極の一方として機能する。第２の電極１０３ｂは、ソース電極およびドレイ
ン電極の他方として機能する。
次に、絶縁層１０１，酸化物半導体層１０２，第１の電極１０３ａおよび第２の電極１０
３ｂ上にゲート絶縁層１０４を形成する（図８（Ｃ）参照）。なお、ゲート絶縁層１０４
の成膜雰囲気には、水素が含まれないようにするとよい。
続いて、ゲート絶縁層１０４の一部を除去することにより、第１の電極１０３ａ，第２の
電極１０３ｂに達する開口１０５ａ，１０５ｂを形成する（図８（Ｄ）参照）。
そして、ゲート絶縁層１０４および開口１０５ａ，１０５ｂ上に、ゲート電極１０６，第
１の配線１０７ａおよび第２の配線１０７ｂを形成する（図８（Ｅ）参照）。
以上のように、高純度化および電気的にｉ型（真性）化、または実質的にｉ型（真性）化
された酸化物半導体をチャネル形成領域に用いたトランジスタを作製することができる。
図９（Ａ）は、図１（Ａ）に示す半波整流回路に入力された交流電圧と、これを整流し、
出力された直流電圧を示す測定データである。
図１（Ａ）における、トランジスタＭ１のサイズは、Ｗ／Ｌ＝５０００／５［μｍ］であ
る。また、キャパシタＣ１の容量値は、３００［ｐＦ］である。
グラフ９０は、入力された交流電圧のグラフである。電圧振幅は、約１０［Ｖ］である。
グラフ９１は、出力された直流電圧のグラフである。グラフ９１においてリップルは小さ
く、また、平均値３．９１［Ｖ］が得られている。
図９（Ｂ）は、図１（Ｂ）に示す半波２倍圧整流回路に入力された交流電圧と、これを整
流し、出力された直流電圧を示す測定データである。
図１（Ｂ）における、トランジスタＭ２，Ｍ３のサイズは、それぞれＷ／Ｌ＝５０００／
５［μｍ］である。また、キャパシタＣ２，Ｃ３の容量値は、それぞれ３００［ｐＦ］で
ある。
グラフ９２は、入力された交流電圧のグラフである。電圧振幅は、約１０［Ｖ］である。
グラフ９３は、出力された直流電圧のグラフである。グラフ９３において、リップルは小
さく、また、平均値６．８０［Ｖ］が得られている。
このように、高純度化および電気的にｉ型（真性）化、または実質的にｉ型（真性）化さ
れた酸化物半導体をチャネル形成領域に用いたトランジスタによって整流回路を構成する
ことにより、電力損失が少なく、リップルが低減された品質の高い直流電流を得ることが
できる。すなわち、整流回路の整流効率を向上させることができるといえる。
１０ 端子
１１ 端子
Ｍ１ 酸化物半導体をチャネル形成領域に用いたトランジスタ
Ｍ２ 酸化物半導体をチャネル形成領域に用いたトランジスタ
Ｍ３ 酸化物半導体をチャネル形成領域に用いたトランジスタ
Ｃ１ キャパシタ
Ｃ２ キャパシタ
Ｃ３ キャパシタ
３０ 測定系
Ｃ３０ キャパシタ
Ｍ３０ 高純度化および電気的にｉ型（真性）化、または実質的にｉ型（真性）化された
酸化物半導体をチャネル形成領域に用いたトランジスタ
Ｍ３１ 高純度化および電気的にｉ型（真性）化、または実質的にｉ型（真性）化された
酸化物半導体をチャネル形成領域に用いたトランジスタ
Ｍ３２ トランジスタ
Ｍ３３ トランジスタ
１００ 基板
１０１ 絶縁層
１０２ 酸化物半導体層
１０３ａ 第１の電極
１０３ｂ 第２の電極
１０４ ゲート絶縁層
１０５ａ 開口
１０５ｂ 開口
１０６ ゲート電極
１０７ａ 第１の配線
１０７ｂ 第２の配線

Claims (2)

  1. 整流回路を有し、
    前記整流回路は、
    トランジスタと、入力端子と、キャパシタと、出力端子と、を有し、
    前記入力端子に、前記トランジスタのゲートと前記トランジスタのソース又はドレインの一方とが電気的に接続され、
    前記出力端子に、前記トランジスタのソース又はドレインの他方と前記キャパシタの電極の一方とが電気的に接続され、
    前記トランジスタは、酸化物半導体層を有する半導体装置の作製方法であって、
    前記酸化物半導体層は、脱水化及び脱水素化の熱処理を行った後、酸素雰囲気、又は、窒素及び酸素を含む雰囲気で熱処理され、
    前記トランジスタは、室温において、ソースとドレインの間の電圧が３．１［Ｖ］のときにオフ電流が１０［ｚＡ／μｍ］以下であるとともに、８５℃において、ソースとドレインの間の電圧が３．１［Ｖ］のときにオフ電流が１００［ｚＡ／μｍ］以下であることを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記酸化物半導体層中のキャリア密度は１×１０１２／ｃｍ３未満であることを特徴とする半導体装置の作製方法。
JP2015200373A 2010-03-05 2015-10-08 半導体装置の作製方法 Expired - Fee Related JP6068763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015200373A JP6068763B2 (ja) 2010-03-05 2015-10-08 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010049159 2010-03-05
JP2010049159 2010-03-05
JP2015200373A JP6068763B2 (ja) 2010-03-05 2015-10-08 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011041183A Division JP2011205882A (ja) 2010-03-05 2011-02-28 整流回路、無線通信装置、整流回路の作製方法、および無線通信装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016250259A Division JP6311001B2 (ja) 2010-03-05 2016-12-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2016012739A JP2016012739A (ja) 2016-01-21
JP6068763B2 true JP6068763B2 (ja) 2017-01-25

Family

ID=44531220

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011041183A Withdrawn JP2011205882A (ja) 2010-03-05 2011-02-28 整流回路、無線通信装置、整流回路の作製方法、および無線通信装置の作製方法
JP2015200373A Expired - Fee Related JP6068763B2 (ja) 2010-03-05 2015-10-08 半導体装置の作製方法
JP2016250259A Expired - Fee Related JP6311001B2 (ja) 2010-03-05 2016-12-23 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011041183A Withdrawn JP2011205882A (ja) 2010-03-05 2011-02-28 整流回路、無線通信装置、整流回路の作製方法、および無線通信装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016250259A Expired - Fee Related JP6311001B2 (ja) 2010-03-05 2016-12-23 半導体装置

Country Status (4)

Country Link
US (1) US9673335B2 (ja)
JP (3) JP2011205882A (ja)
TW (1) TWI544735B (ja)
WO (1) WO2011108374A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5890251B2 (ja) 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US9035303B2 (en) * 2012-04-06 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP6128906B2 (ja) 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US8947158B2 (en) * 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6370795B2 (ja) * 2012-10-29 2018-08-08 アップル インコーポレイテッド 誘導電力伝達システムの受信機及び当該受信機の制御方法
US9299855B2 (en) 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
TWI643435B (zh) 2013-08-21 2018-12-01 日商半導體能源研究所股份有限公司 電荷泵電路以及具備電荷泵電路的半導體裝置
JP6581765B2 (ja) * 2013-10-02 2019-09-25 株式会社半導体エネルギー研究所 ブートストラップ回路、およびブートストラップ回路を有する半導体装置
CN111129039B (zh) 2013-12-27 2024-04-16 株式会社半导体能源研究所 发光装置
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6443667B2 (ja) * 2014-05-23 2018-12-26 パナソニックＩｐマネジメント株式会社 撮像装置
US9312280B2 (en) * 2014-07-25 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9397112B1 (en) * 2015-02-06 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. L-shaped capacitor in thin film storage technology
JP6809223B2 (ja) * 2015-04-01 2021-01-06 東レ株式会社 整流素子、その製造方法および無線通信装置
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
JP7064309B2 (ja) 2017-10-20 2022-05-10 株式会社ジャパンディスプレイ ダイオード、トランジスタ、およびこれらを有する表示装置

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6777829B2 (en) 2002-03-13 2004-08-17 Celis Semiconductor Corporation Rectifier utilizing a grounded antenna
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4519713B2 (ja) 2004-06-17 2010-08-04 株式会社東芝 整流回路とこれを用いた無線通信装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
WO2007063966A1 (ja) * 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2007148653A1 (ja) * 2006-06-21 2007-12-27 Panasonic Corporation 電界効果トランジスタ
JP4839440B2 (ja) 2006-06-27 2011-12-21 国立大学法人東北大学 整流回路
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008166749A (ja) * 2006-12-05 2008-07-17 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法、並びに該薄膜トランジスタを有する半導体装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8164933B2 (en) * 2007-04-04 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Power source circuit
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US7923733B2 (en) 2008-02-07 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
US8445947B2 (en) * 2008-07-04 2013-05-21 Stmicroelectronics (Rousset) Sas Electronic circuit having a diode-connected MOS transistor with an improved efficiency
CN102132414B (zh) * 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
TWI606592B (zh) * 2008-09-01 2017-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20110101789A1 (en) * 2008-12-01 2011-05-05 Salter Jr Thomas Steven Rf power harvesting circuit
KR101743620B1 (ko) * 2009-12-18 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 센서를 포함하는 표시 장치 및 그 구동 방법
JP5823740B2 (ja) * 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置

Also Published As

Publication number Publication date
WO2011108374A1 (en) 2011-09-09
TWI544735B (zh) 2016-08-01
JP2016012739A (ja) 2016-01-21
JP2011205882A (ja) 2011-10-13
US20110216566A1 (en) 2011-09-08
TW201201496A (en) 2012-01-01
US9673335B2 (en) 2017-06-06
JP6311001B2 (ja) 2018-04-11
JP2017069577A (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
JP6311001B2 (ja) 半導体装置
US7064942B2 (en) ESD protection circuit with tunable gate-bias
US10504892B2 (en) Semiconductor device
JP2011205882A5 (ja) 半導体装置及び無線通信装置
JP6498745B2 (ja) 薄膜トランジスタの製造方法
Jeong et al. Long life-time amorphous-InGaZnO TFT-based shift register using a reset clock signal
CN108173536B (zh) 保护电路、放大器以及开关电力供应装置
Priyadarshi et al. Reduced dynamic gate pulse stress instability in dual gate a-InGaZnO thin film transistors
CN108039365B (zh) 一种晶体管、钳位电路及集成电路
US20220109440A1 (en) Circuit for Capturing Electrical Energy from Vibrating Molecular Charges
Wakimura et al. Simulation and modeling of off-leakage current in InGaZnO thin-film transistors
JP5722499B2 (ja) 半導体集積回路装置
Ferrara et al. The boost transistor: A field plate controlled LDMOST
Filali et al. Fabrication and characterization of ZnO/Al 2 O 3 thin film transistors: channel length effect study
Wu et al. Improved reliability of a-IGZO thin-film transistor under positive gate bias stress by utilizing NH3 plasma treatment
Jeong et al. Novel gated-multiprobe method for measuring a back electrode effect in amorphous oxide-based thin-film transistors
Nguyen et al. Lateral profiling of defects and charges in oxide semiconductor channel thin-film transistors
Yu et al. 16.3: AC and DC Bias‐Temperature Stability of Coplanar Homojunction a‐InGaZnO Thin‐Film Transistors
Zeumault et al. Anomalous process temperature scaling behavior of sol-gel ZrO x gate dielectrics: Mobility enhancement in ZnO TFTs
Li et al. ZnO thin film transistors for more than just displays
Chen et al. Drain-side discrete-distributed layout influences on reliability issues in the 0.25 μm 60-V power pLDMOS
Becker et al. Time domain electrical characterization in zinc oxide nanoparticle thin-film transistors
CN203289068U (zh) 基于功率场效应管导通电阻的直流电流过流智能保护器
RU2016113118A (ru) Переключающий тпт и способ его изготовления
CN117116989A (zh) N沟道mos管反用结构

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161223

R150 Certificate of patent or registration of utility model

Ref document number: 6068763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees