JP6001539B2 - 配線基板及びこれを用いた高周波モジュール - Google Patents

配線基板及びこれを用いた高周波モジュール Download PDF

Info

Publication number
JP6001539B2
JP6001539B2 JP2013529901A JP2013529901A JP6001539B2 JP 6001539 B2 JP6001539 B2 JP 6001539B2 JP 2013529901 A JP2013529901 A JP 2013529901A JP 2013529901 A JP2013529901 A JP 2013529901A JP 6001539 B2 JP6001539 B2 JP 6001539B2
Authority
JP
Japan
Prior art keywords
wiring
frequency module
wiring board
solder resist
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013529901A
Other languages
English (en)
Other versions
JPWO2013027409A1 (ja
Inventor
亮佑 塩崎
亮佑 塩崎
藤田　卓
卓 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2013027409A1 publication Critical patent/JPWO2013027409A1/ja
Application granted granted Critical
Publication of JP6001539B2 publication Critical patent/JP6001539B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/16—Dielectric waveguides, i.e. without a longitudinal conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本開示は、配線基板及びこれを用いた高周波（マイクロ波又はミリ波）モジュールに係り、特に配線基板に高周波回路チップ、例えば、無線ＩＣが実装された高周波モジュールに関する。
ＳＭＴ（Surface Mount Technology）部品を実装する基板において、半田をつけない部分にソルダレジストと呼ばれる誘電体を塗布し、半田が基板上において広がらないように制限する技術が広く用いられている。
一方、高周波回路素子（高周波回路チップ）を実装する基板、及び、高周波アンテナモジュール用の基板では、配線部の近くに誘電体であるソルダレジストを配置することにより、ソルダレジストの誘電体損が、高周波における伝送ロスを引き起こす。ソルダレジスト層によって覆った配線基板の一例を図４１（ａ）および図４１（ｂ）に示す。
高周波アンテナモジュール用の配線基板１は、誘電体層４の表面及び裏面に、配線部３及び裏面配線部７を形成し、表面実装型の部品、例えば、チップ部品２が搭載される。
表面実装型のチップ部品２を搭載する表面の配線部３の近くに、誘電体であるソルダレジスト層５を配置することにより、半田６が基板上において広がらないようにしている。しかしながら、ソルダレジスト層５の誘電体損が、高周波における伝送ロスを引き起こす。また、ソルダレジスト層５による実効誘電率の上昇が実効波長の短縮をもたらし、伝送ロスを増大させる。
上記のモジュール基板に関連する実装方法として、特許文献１に記載の技術が知られている。特許文献１の実装方法は、基板作製時点ではソルダレジスト層を塗布し、基板にＳＭＴ部品を半田実装した後、ソルダレジスト層を全て溶剤により除去することによって、高周波特性の損失を抑制したモジュール作製が開示されている。
日本国特開昭６２−１１２９６号公報
しかしながら、特許文献１に示した従来技術には次に示す課題があった。ソルダレジスト層は半田の広がりを抑える効果に加えて、配線となる基板上の導体パターンの密着強度を上昇させる効果をあわせもつ。導体配線、又は、アンテナの無給電素子配線は、ソルダレジスト層により基板への密着強度を保っているため、レジストを全て除去する上記特許文献１による技術では、配線の剥離が生じ易く、モジュールの信頼性が低下する。
本開示は、前記実情に鑑みてなされたものであり、ソルダレジスト層を全て除去することなく、誘電体損の影響、実効波長の短縮を抑え、伝送ロスの増大を抑制し、配線の強度を高め、信頼性の高い高周波モジュール用の配線基板及びこれを用いた高周波モジュールを提供することを目的とする。
そこで本開示は、高周波伝送用の配線部と、前記配線部上に形成されたソルダレジスト層とを備えた高周波モジュール用の配線基板であって、前記ソルダレジスト層は、チップ部品の入出力端子から所定の距離までの領域では、前記配線部上の一部に開口部を持つ。
また、本開示は、上記高周波モジュール用の配線基板において、前記開口部が、所定の間隔を隔てて形成された複数の開口を含む。
また、本開示は、上記高周波モジュール用の配線基板において、前記ソルダレジスト層の前記開口部は、所定の間隔を有するストライプ状のパターンによって構成される。
また、本開示は、上記高周波モジュール用の配線基板において、前記開口部は四角形である。
また、本開示は、上記高周波モジュール用の配線基板において、前記開口部は円形または楕円形である。
また、本開示は、上記高周波モジュール用の配線基板において、前記開口部は前記配線部の側面を含む。
また、本開示は、上記高周波モジュール用の配線基板において、前記開口部は、前記配線部に沿って形成され、前記配線部の電流路（電流方向）に沿った端縁部を残して配線部上に配列される。
また、本開示は、上記高周波モジュール用の配線基板において、前記開口部の間隔は、前記配線部上において、伝送周波数（波長λｇ）のλｇ／８以下である。
また、本開示は、上記高周波モジュール用の配線基板において、前記開口部の間隔は、前記配線部に搭載される表面実装型のチップ部品の入出力端子から離れるに従って、次第に小さくなる。
また、本開示は、上記高周波モジュール用の配線基板において、前記開口部の幅は、前記配線部に搭載される表面実装型のチップ部品の入出力端子から離れるに従って、次第に大きくなる。
また、本開示は、上記高周波モジュール用の配線基板を用い、前記配線部の一部に、入出力端子を介して搭載された表面実装型のチップ部品を有する。
また、本開示は、上記高周波モジュール用の配線基板を用い、前記配線部は、マイクロ波又はミリ波伝送に用いる。
本開示によれば、ソルダレジスト層を全て除去することなく、高周波特性を維持し、配線強度の高い高周波モジュール用の配線基板を提供できる。
（ａ）は、本開示の実施の形態１の高周波モジュール用の配線基板を用いた、高周波モジュールの要部構成を示す説明図（上面図）、（ｂ）は配線方向によって切断した説明図（断面図） （ａ）は本開示の実施の形態１の高周波モジュール用の配線基板の配線部の要部斜視図、（ｂ）は（ａ）のＡ−Ａ断面図 本開示の実施の形態１の高周波モジュールの全体概要図 本開示の実施の形態１の高周波モジュールにおける表面実装型のチップ部品（ＳＭＴ部品）２の近傍のソルダレジスト層のパターンを示す上面図 本開示の実施の形態１の高周波モジュールにおける３端子構造の高周波ＩＣチップ９近傍のソルダレジスト層のパターンを示す上面図 本開示の実施の形態１の高周波モジュール用の配線基板を用いた高周波モジュールの変形例を示す図 本開示の実施の形態１の高周波モジュール用の配線基板におけるソルダレジスト層の開口部の間隔を変化させた場合の反射特性を測定した結果を示す図 本開示の実施の形態１の高周波モジュール用の配線基板におけるソルダレジスト層の開口部の間隔を変化させた場合の反射特性を測定した結果を示す図 本開示の実施の形態２の高周波モジュール用の配線基板を用いた高周波モジュールの要部構成を示す図 本開示の実施の形態３の高周波モジュール用の配線基板を用いた、高周波モジュールの要部構成を示す上面図 （ａ）は本開示の実施の形態３の高周波モジュール用の配線基板を用いた、高周波モジュールの要部構成を示す上面図、（ｂ）は配線方向によって切断した断面図（Ａ−Ａ断面図） （ａ）は本開示の実施の形態４の高周波モジュール用の配線基板を用いた、高周波モジュールの要部構成を示す上面図、（ｂ）は配線方向によって切断した断面図（Ａ−Ａ断面図） （ａ）は本開示の実施の形態５の高周波モジュール用の配線基板を用いた、高周波モジュールの要部構成を示す上面図、（ｂ）は配線方向によって切断した断面図（Ａ−Ａ断面図） 本開示の実施の形態６の高周波モジュール用の配線基板を用いた高周波モジュールの要部構成を示す図 本開示の実施の形態７の高周波モジュール用の配線基板を用いた高周波モジュールの要部構成を示す図 本開示の実施の形態７の高周波モジュール用の配線基板を用いた変形例の高周波モジュールの要部構成を示す図 本開示の実施の形態８の高周波モジュール用の配線基板を用いた変形例の高周波モジュールの要部構成を示す図 本開示の実施の形態９の高周波モジュール用の配線基板を用いた変形例の高周波モジュールの要部構成を示す図 （ａ）は、本開示の実施の形態１０の高周波モジュール用の配線基板を用いた高周波モジュールの要部構成を示す図（上面図）、（ｂ）は配線方向によって切断した図（断面図） （ａ）は、本開示の実施の形態１０の高周波モジュール用の配線基板を用いた変形例の高周波モジュールの要部構成を示す図（上面図）、（ｂ）は配線方向によって切断した図（断面図） 本開示の実施の形態１１の高周波モジュールの構成を示す斜視図 （ａ）は図２１のＡ−Ａ断面図、（ｂ）は図２１のＢ−Ｂ断面図 本開示の実施の形態１２の高周波モジュールの構成を示す上面図 本開示の実施の形態１３の高周波モジュールの構成を示す上面図 本開示の実施の形態１４の高周波モジュールの構成を示す上面図 本開示の実施の形態１５の高周波モジュールの構成を示す上面図 （ａ）〜（ｃ）は本開示の実施の形態１６の高周波モジュールの構成を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は（ｂ）の変形例を示す断面図 （ａ）および（ｂ）は本開示の実施の形態１７の高周波モジュールの構成を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図 （ａ）および（ｂ）は本開示の実施の形態１８の高周波モジュールの構成を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図 （ａ）および（ｂ）は本開示の実施の形態１９の高周波モジュールの構成を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図 （ａ）および（ｂ）は本開示の実施の形態１９の高周波モジュールの変形例の構成を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図 （ａ）および（ｂ）は本開示の実施の形態２０の高周波モジュールの変形例の構成を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図 （ａ）および（ｂ）は本開示の実施の形態２１の高周波モジュールの変形例の構成を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図 （ａ）〜（ｄ）は本開示の実施の形態２１の高周波モジュールの変形例の構成を示す図であり、（ａ）および（ｂ）は本実施の形態の高周波モジュールを示す要部上面図および要部断面図、（ｃ）および（ｄ）は本実施の形態の高周波回路チップの上面図および断面図 本開示の実施の形態２２の高周波モジュールの要部上面図を示す図 （ａ）および（ｂ）は本開示の実施の形態２３の高周波モジュールの要部上面図および断面図 比較例の高周波モジュールの構成を示す斜視図 （ａ）は図３７のＡ−Ａ断面図、（ｂ）は図３７のＢ−Ｂ断面図 比較例の高周波モジュールの要部上面図を示す図 （ａ）および（ｂ）は比較例の高周波モジュールの要部上面図を示す図 （ａ）は、従来例の高周波モジュール用の配線基板を用いた、高周波モジュールの要部構成を示す説明図（上面図）、（ｂ）は配線方向によって切断した説明図（断面図）
本開示の実施の形態における高周波モジュール用の配線基板（高周波モジュール基板）について図面を参照し、詳細に説明する。
（実施の形態１）
図１（ａ）は、本開示の実施の形態１の高周波モジュール用の配線基板を用いた、高周波モジュールの要部構成を示す説明図（上面図）、図１（ｂ）は配線方向によって切断した説明図（断面図）である。図２（ａ）は配線部の要部斜視図、図２（ｂ）は図２（ａ）のＡ−Ａ断面図、図３は高周波モジュールの全体概要図である。
図４は、表面実装型のチップ部品（ＳＭＴ部品）２の近傍のソルダレジスト層のパターンを示す上面図である。図５は、３端子構造のＳＭＴ部品である高周波ＩＣチップ９近傍のソルダレジスト層のパターンを示す上面図である。
本実施の形態の高周波モジュール用の配線基板１は、高周波伝送用の配線部３と、配線部３上に形成されたソルダレジスト層５とを備えている。ソルダレジスト層５の開口部８は、複数のストライプ状のパターンによって構成されている。ソルダレジスト層５は、所定の間隔によって、配線部３を覆っている。
ソルダレジスト層５は、図３に全体図、図４に要部拡大図を示すように、表面実装型のチップ部品（ＳＭＴ部品）２の入出力端子２ａ、２ｂから所定の距離Ｌ１までの領域では、配線部３上の一部に開口部８を持つ。
また、ソルダレジスト層５は、高周波ＩＣチップ９の入出力端子９ａ、９ｂ，９ｃから所定の距離Ｌ１までの領域では、配線部３上の一部に開口部８を持つように、配線部３を覆っている。
また、配線基板１の裏面は、金属を用いた裏面配線部７によって、全面が被覆され、表面の配線部３に対して、マイクロストリップ線路を構成している。
また、図３の全体図を参照することで、相互の位置関係および配線部の構成が明確となる。
配線基板は高融点ガラスエポキシ多層材料を用いて構成された誘電体層４に、銅Ｃｕを用いた表面の配線部３と裏面配線部７とを形成し、表面上層に、例えば、ＰＳＲ４０００−ＡｕＳ７０３と呼ばれる日立化成製の感光性液状ソルダレジストを用いたソルダレジスト層５が上述したように形成されている。
ソルダレジスト層５は、例えば、１ＧＨｚにおける比誘電率が３．８、比誘電正接ｔａｎσが０．０２６である。また、例えば、基体の板厚は４０μｍ、配線部のソルダレジスト層５の厚みは１５μｍとし、表面の配線部３、及び、裏面配線部７の厚みは、１６μｍとした。また、例えば、表面の配線部３の配線幅は、６５μｍとし、線路の特性インピーダンスが５０Ωとなるようにした。
そして、ソルダレジスト層５を塗布する部分の配線方向の幅を１００μｍ、ソルダレジストを塗布しない部分の配線方向の幅を１００μｍとし、以上の値を代表値とする。また、ソルダレジスト層の開口部８は、配線部３の方向に直交する、ストライプ状のパターンによって構成される。ソルダレジスト層５は、所定の間隔（１００μｍ毎に１００μｍ幅）によって、表面の配線部３を覆う。
また、開口部８は四角形となっている。
なお、ＳＭＴ部品実装では配線基板１上の表面の配線部３と、２端子素子、例えば、抵抗を構成するＳＭＴ部品２、３端子素子を有する高周波ＩＣチップ９の各端子がそれぞれ、半田６によって接続される。
実装のために半田６をつける部分に、ソルダレジスト層５を塗布しないことで、半田６の広がりを抑えたＳＭＴ部品実装を可能にし、他の部品、又は、配線部３における各配線との半田６による接続を回避する。
更に、本実施の形態では、誘電体損の影響、又は、実効波長の短縮を抑え、伝送ロスの増大を抑制するために、ソルダレジスト層５の一部を、配線部の伸張方向に垂直な方向をもつストライプ状に除去し、配線部３に選択的に開口部を設ける一方、配線部３の一部をソルダレジスト層５によって覆う。
従って、ソルダレジスト層５は、配線基板１上の配線部３と誘電体層４との接続強度を保つ役割も果たす。
本開示の配線基板では、図１（ａ）および図１（ｂ）に示すように、ＳＭＴ部品の実装部分以外に、ソルダレジスト層５を塗布しない部分を設けることで構成される。
本実施の形態の配線基板１によれば、配線部３の形成された配線基板１上にソルダレジストを、塗布する部分と塗布しない部分を配線に沿って交互に設置することで、ソルダレジストの誘電体損による伝送ロスを軽減できる。また実効誘電率の上昇も抑制され、実効波長の短縮を抑えることで、伝送ロスの増大を小さくできる。
なお、本実施の形態では２端子のＳＭＴ部品と接続される二つの配線の両側および３端子のＳＭＴ部品と接続される三つの配線の全てのソルダレジスト層５に塗布しない部分を設置したが、図６に変形例を示すように配線部３の配線のうちの少なくとも一つに対し、ソルダレジスト層５に塗布しない部分を設置してもよい。
本実施の形態の配線基板によれば、ソルダレジスト層５を全て除去することなく、配線部の配線上の一部において、除去することで、誘電体損の影響、実効波長の短縮を抑え、伝送ロスの増大を抑制し、配線の強度を高め、信頼性の高い高周波モジュール用の配線基板を提供することが可能となる。
また、開口部８の間隔を変化させた場合の反射特性を測定した結果を図７に示す。縦軸は反射特性、横軸は周波数（ＧＨｚ）である。
線ａは全体をソルダレジスト層によって覆った（ｗ／ｏＳＲ）測定値、線ｂはソルダレジスト層の開口部の間隔を１００μｍとした測定値、線ｃはソルダレジスト層の開口部の間隔を２００μｍとした測定値、線ｄはソルダレジスト層の開口部の間隔を３００μｍとした測定値、線ｅはソルダレジスト層の開口部の間隔を４００μｍとした測定値、線ｆはソルダレジスト層の開口部の間隔を５００μｍとした測定値、線ｇはソルダレジスト層の開口部の間隔を６００μｍとした測定値である。
図７から、ソルダレジスト層の開口部の間隔が、３００μｍ以下よりも、４００μｍ以上において、反射特性が低下していることがわかる。ソルダレジスト層の開口部の間隔が４００μｍより大きい場合では、反射特性が−３０［ｄＢ］以下となっている。
また、６０ＧＨｚにおける反射特性を測定した結果を図８に示す。図８中、縦軸は反射特性、横軸はソルダレジスト（ＳＲ）の設置幅すなわち開口部の間隔を示す。ソルダレジストの設置幅、すなわち開口部の間隔が、３００μｍ以下よりも４００μｍ以上において、反射特性が低下している。なお、６０ＧＨｚでは、３００μｍはλｇ／８（λｇ：伝達周波数の波長）となる。
つまり、高周波モジュール用の配線基板において、開口部の間隔は、配線部上において、伝送周波数のλｇ／８以下とするのが望ましい。
さらに、開口部のピッチすなわち、開口部幅とソルダレジスト層のパターン幅との和が伝送周波数における波長の２分の１より小さい値とするのが望ましい。これは波長の２分の１の間隔により繰り返しインピーダンス変化があると、入力側への信号の反射が大きくなるためである。
インピーダンス変化点は高周波信号の反射面となり、信号の一部が元の経路に反射され、残りの信号が透過する。入力側から入力された信号のうち、ｎ＋１番目の反射面において反射された信号が２分の１波長の経路を通り、ｎ番目反射面に返ってくる。反射された信号は２分の１波長分の位相変化を起こしており、ｎ番目の反射面において再度反射されることなく入力側へ戻るため、反射特性は悪化する。
そのため、開口部幅とソルダレジスト層のパターン幅との和が伝送周波数における波長λｇの２分の１より小さい値とするのが望ましいと言える。
（実施の形態２）
図９は、本開示の実施の形態２の高周波モジュール用の配線基板を用いた高周波モジュールの要部構成を示す図であり、表面実装型のチップ部品（ＳＭＴ部品）２近傍のソルダレジスト層５のパターンを示す上面図である。
実施の形態２のソルダレジスト層は、配線部３上のソルダレジスト層５のパターンを、所定の間隔により円形状の開口部８ｃを持つ。なお他の部分、例えば、配線部の構成については前記実施の形態と同様であり、ここでは説明を省略する。
なお、開口部８ｃの間隔は、実施の形態１と同様に、λｇ／８以下程度とするのが望ましい。
また、ソルダレジストを塗布しない部分、すなわち開口部についてはストライプ状、四角形、円形に限らず、例えば、多角形、図１０に示すように楕円形の開口部８ｄによって実現しても良い。
本実施の形態の配線基板によれば、前記実施の形態１と同様、ソルダレジスト層５を全て除去することなく、配線部の配線上の一部において除去することで、誘電体損の影響、実効波長の短縮を抑え、伝送ロスの増大を抑制し、配線の強度を高め、信頼性の高い高周波モジュール用の配線基板を提供できる。
（実施の形態３）
図１１（ａ）および図１１（ｂ）は、本開示の実施の形態３の高周波モジュール用の配線基板を用いた高周波モジュールの要部構成を示す図である。図１１（ａ）は本開示の実施の形態３の高周波モジュール用の配線基板を用いた、高周波モジュールの要部構成を示す上面図、図１１（ｂ）は配線方向によって切断した断面図（Ａ−Ａ断面図）である。
実施の形態３の高周波モジュール用の配線基板におけるソルダレジスト層は、実施の形態１と同様にストライプ状に開口部８を形成するが、配線部３上のソルダレジスト層５を残し、配線部３の側面のソルダレジスト層５を除去する。このため、配線部３の側面が側面開口部８ｓとなる。
なお、他の部分、例えば、配線部３の構成については前記実施の形態と同様であり、ここでは説明を省略する。
なお、開口部８の間隔は、実施の形態１と同様に、λｇ／８以下程度とするのが望ましい。
また、ソルダレジストを塗布しない部分、すなわち開口部８については、ストライプ状、四角形、円形に限らず、例えば、多角形、図１０に示す楕円形の開口部８ｄによって実現しても良い。
本実施の形態の配線基板によれば、前記実施の形態１と同様、ソルダレジスト層５を全て除去することなく、配線部の配線上の一部において除去することで、誘電体損の影響、実効波長の短縮を抑え、伝送ロスの増大を抑制し、配線の強度を高め、信頼性の高い高周波モジュール用の配線基板を提供できる。
（実施の形態４）
図１２（ａ）および図１２（ｂ）は、本開示の実施の形態４の高周波モジュール用の配線基板を用いた高周波モジュールの要部構成を示す図である。図１２（ａ）は本開示の実施の形態４の高周波モジュール用の配線基板を用いた、高周波モジュールの要部構成を示す上面図、図１２（ｂ）は配線方向によって切断した断面図（Ａ−Ａ断面図）である。
実施の形態４の高周波モジュール用の配線基板におけるソルダレジスト層は、基本的には実施の形態３と同様にストライプ状に開口部８を形成するが、配線部３上のソルダレジスト層５を残し、配線部３の側面のソルダレジスト層５を除去する。このため、配線部３の側面が開口部８ｐとなる。
更に、本実施の形態では、配線部３の側面エッジ部においても、ソルダレジスト層５を除去し、開口部８を形成した。
なお、他の部分、例えば、配線部３の構成については、前記実施の形態と同様であり、ここでは説明を省略する。
なお、配線部３を流れる電流は、配線部３のエッジ部分が大半を占めるため、エッジ部分を露呈させることは、誘電体損においては、より有効である。
また、本実施の形態においても、ソルダレジスト層を塗布しない部分すなわち開口部についてはストライプ状、四角形、円形に限らず、例えば、多角形、図１０に示す楕円形の開口部８ｄによって実現しても良い。
本実施の形態の配線基板によれば、前記実施の形態１と同様、ソルダレジスト層５をすべて除去することなく、配線部の配線上の一部において、除去することで、誘電体損の影響、実効波長の短縮を抑え、伝送ロスの増大を抑制し、配線の強度を高め、信頼性の高い高周波モジュール用の配線基板を提供することが可能となる。
（実施の形態５）
図１３（ａ）および図１３（ｂ）は、本開示の実施の形態５の高周波モジュール用の配線基板を用いた高周波モジュールの要部構成を示す図である。図１３（ａ）は本開示の実施の形態５の高周波モジュール用の配線基板を用いた、高周波モジュールの要部構成を示す上面図、図１３（ｂ）は配線方向によって切断した断面図（Ａ−Ａ断面図）である。
実施の形態５の高周波モジュール用の配線基板１においては、ソルダレジスト層５を塗布しない部分を配線基板１の配線部３上に配置して実現した。
基本的には配線部３上のソルダレジスト層５に、所定の間隔により開口部を形成したが、本実施の形態では、配線部３の側面エッジ部の周辺においても、配線幅よりも、やや幅広領域において、ソルダレジスト層５を除去し、開口部８ｐを形成した。
配線部３を流れる電流は、配線部３のエッジ部分が大半を占めるため、エッジ部分を露呈させることは、誘電体損においては、より有効である。
なお、他の部分、例えば、配線部３の構成については前記実施の形態と同様であり、ここでは説明を省略する。
また、本実施の形態においても、ソルダレジスト層を塗布しない部分すなわち開口部についてはストライプ状、四角形、円形に限らず、例えば、多角形、楕円形によって実現しても良い。
本実施の形態の配線基板によれば、前記実施の形態１と同様、ソルダレジスト層５をすべて除去することなく、配線部３の配線上の一部を除去することで、誘電体損の影響、実効波長の短縮を抑え、伝送ロスの増大を抑制し、配線の強度をより高め、より表面保護性を高めることができ、信頼性の高い高周波モジュール用の配線基板を提供できる。
（実施の形態６）
図１４は、本開示の実施の形態６の高周波モジュール用の配線基板を用いた高周波モジュールの要部構成を示す図である。
実施の形態６の高周波モジュール用の配線基板においては、図１４に示すように配線基板上の配線部３にソルダレジスト層を塗布する部分、塗布しない部分を連続的に配置したのち、図１４の右部に示したように、ソルダレジスト層を塗布しない部分Ｒを連続的に配置して実現しても良い。
図１４では、入出力端子の部分からＬ1＝λｇ／４の距離の範囲では、ソルダレジスト層を塗布する部分と塗布しない部分とを連続的に配置し、ストライプ状の開口部８を形成している。
ここで、入出力端子の部分からＬ1＝λｇ／４とした場合、例えば、開口部の間隔をλｇ／２４とすることで、複数の開口部を形成でき、更に、上記実施の形態において記載した開口部の間隔λｇ／８以下の条件を満たすことが出来る。
なお、他の部分、例えば、配線部の構成については、前記実施の形態と同様であり、ここでは説明を省略する。
この構成によれば、ソルダレジスト層のパターン設計において、自由度が高くなり、設計が容易となる。
（実施の形態７）
図１５は、本開示の実施の形態７の高周波モジュール用の配線基板を用いた高周波モジュールの要部構成を示す図である。
実施の形態７の高周波モジュール用の配線基板においては、図１５に示すように、ＳＭＴ部品に直接接続されていない配線基板上の配線部３ｓに対して、あるいは、図１６に示すように、部品の電極、又は、他の配線と接続しない配線基板上の配線部３ｐに対して、ソルダレジスト層５によって覆い、間欠的に開口部８を形成してもよい。
なお配線部、他の部分の構成については前記実施の形態と同様であり、ここでは説明を省略する。
以上のように、本開示は、ＳＭＴ部品に直接接続されていない配線に対して、あるいは部品の電極、他の配線と接続しない配線に対しても適用可能である。
（実施の形態８）
図１７は、本開示の実施の形態８の高周波モジュール用の配線基板を用いた高周波モジュールの要部構成を示す図である。
実施の形態８の高周波モジュール用の配線基板においては、図１７に示すように、開口部８の配置間隔は、配線部３に搭載される表面実装型のチップ部品２の入出力端子２ｂから離れるに従って、次第に小さく形成される。
つまり、ソルダレジスト層５の幅が、配線部３に搭載される表面実装型のチップ部品２の入出力端子２ｂから離れるに従って、次第に幅広く形成される。
なお、他の部分、例えば、配線部の構成については前記実施の形態と同様であり、ここでは説明を省略する。
この構成によれば、線路上の誘電体の割合を段階的に減らすことで、誘電率の急激な変化による反射特性の悪化を防ぐ、という効果がある。
（実施の形態９）
図１８は、本開示の実施の形態９の高周波モジュール用の配線基板を用いた高周波モジュールの要部構成を示す図である。
実施の形態８の高周波モジュール用の配線基板においては、図１８に示すように、開口部８の間隔は、配線部３に搭載される表面実装型のチップ部品２の入出力端子２ｂから離れるに従って、次第に大きく形成される。なお他の部分、例えば、配線部の構成については前記実施の形態と同様であり、ここでは説明を省略する。
この構成によれば、線路上の誘電体の割合を段階的に減らすことで、誘電率の急激な変化による反射特性の悪化を防ぐ、という効果がある。
（実施の形態１０）
図１９（ａ）は、本開示の実施の形態１０の高周波モジュール用の配線基板を用いた高周波モジュールの要部構成を示す説明図（上面図）、図１９（ｂ）は配線方向によって切断した説明図（Ａ−Ａ線断面図）である。図１９（ａ）に示した高周波モジュールは、図１（ａ）に示した実施の形態１の高周波モジュール用の配線基板１上に設けられた表面実装型のＳＭＴ部品２の代わりに、アンテナエレメント１０が設けられている。配線基板上の配線部３及びソルダレジスト層５は実施の形態１と同様である。なお、アンテナエレメント１０の端と一番近いソルダレジスト層５の距離はλ／８以上であることが望ましい。
図２０（ａ）は、本開示の実施の形態１０の高周波モジュール用の配線基板を用いた変形例の高周波モジュールの要部構成を示す説明図（上面図）、図２０（ｂ）は配線方向によって切断した説明図（Ａ−Ａ線断面図）である。図２０（ａ）及び図２０（ｂ）に示すように、アンテナエレメント１０の配線基板への実装強度を高めたい場合は、アンテナエレメント１０上にソルダレジスト層５を塗布しても良い。
（実施形態１１〜２３の内容に至る経緯）
小型の無線モジュールでは、モジュール基板を構成する配線基板に、高周波回路チップ（例えば、無線ＩＣ）をフリップチップ実装する、又は、高周波回路チップをＢＧＡ（ボールグリッドアレイ）パッケージに１次実装した後に２次実装することでモジュール基板に搭載する。高周波回路チップあるいはＢＧＡパッケージの配線基板への実装強度を高め、高周波回路チップの防塵、防湿特性を高めるために、配線基板と高周波回路チップあるいは、ＢＧＡパッケージとの間に封止樹脂が注入される。
しかしながら、封止樹脂は誘電体であるため、高周波モジュールでは、配線上に、又は、配線の周辺に、封止樹脂が存在すると、インピーダンスが変化し、信号の損失、又は、インピーダンス不整合が生じる。なお、封止樹脂以外でも、部品実装のための接着剤、又は、誘電体部品が存在しても同様である。
ところで、「インピーダンス」は、伝送線路を高周波電力が伝播するときの電圧と電流の比を示す物理量である。また、ある信号源が持っている最大電力を取り出せる条件に合致することを「整合」という。逆に、ある信号源と、信号の入力先とのインピーダンスが一致しない状態を「不整合」という。
不整合の状態において、全ての電力が伝送されず、電力の一部が逆行して戻るものを、「反射波」という。進む電力と逆行して戻ってくる電力が合成され、特定の位置に電力の相殺が起きたものを「定在波」と呼ぶ。
反射の大きさは電圧反射係数Γにより表され、
Γ=（ＺＸ−Ｚ０）/（ＺＸ＋Ｚ０）
を用いて求められる。ここで、ＺＸは被測定物のインピーダンス(Ω)、Ｚ０は測定回路の特性インピーダンス(Ω)であり、一般には５０Ωである。
リターンロスを用いて表すと、
リターンロス(ｄＢ)=-２０ｘＬＯＧ|Γ|
となる。
部品実装用のランド（配線電極）は、配線と同様に、高精度にインピーダンス整合を調整して設計されるが、半田レジストはマスク印刷にて形成されるため、位置、厚さの制御が難しい。
また、配線基板の配線上に封止樹脂が被ると、この部分において実効誘電率が変化する。このため、インピーダンスが変化し、インピーダンス不整合による損失、定在波の発生が生じる。また、高周波回路チップ実装時に用いる封止樹脂は、高周波回路チップの実装の高さ、塗布量の精度が低いため、その部分のインピーダンスを一定に実現するのは難しい。
このため、半田レジストの影響を軽減する方法として、参考文献１（日本国特開昭６３−６７７９５号公報）に記載のものが知られている。参考文献１の高周波モジュールでは、基板製造時に半田レジスト（ソルダレジスト）を形成し、半田プロセスにおいて部品を実装した後、水、又は、有機溶剤を用いて、半田レジストを除去し、特性変化を防ぐ。
また、高周波回路チップ、又は、ＢＧＡパッケージのモジュール基板への実装強度を高め、高周波回路チップの防塵、防湿特性を高めるために、基板と高周波回路チップ、ＢＧＡパッケージとの間に封止樹脂が注入されている。
しかしながら、封止樹脂は誘電体であるため、モジュール基板の配線上に封止樹脂が被ると、この部分において実効誘電率が変化する。このため、インピーダンス不整合によって伝送損失が増加し、定在波が顕在化する。
封止樹脂の影響を軽減する技術として、参考文献２（日本国特開２０００−２６９３８４号公報）に記載の技術が知られている。参考文献２に記載された高周波モジュールは、ＭＭＩＣ（モノリシックマイクロ波集積回路）チップの内側の回路を囲む絶縁体壁を設け、絶縁体壁の外側に封止樹脂を施す。これにより、配線基板と高周波回路チップとの間において、封止樹脂が被る範囲を狭め、インピーダンスの変化を小さくできる。
しかしながら、参考文献１、２に示した従来の高周波モジュールには次に示す課題があった。
参考文献１では、実装後にソルダレジストを除去するが、ソルダレジストによる被覆がないため、配線と配線基板との間において十分な接合強度を得ることは困難である。また、高周波回路チップ近傍の配線上は封止樹脂により被覆されている場合もあり、配線上においてインピーダンスが急峻に変化する部分があり、不連続を生じる。
また、参考文献２では、高周波回路チップの回路面に封止樹脂を被らない場所ができるため、防塵、防水効果が損なわれ、十分な接合強度を得ることは困難である。また、配線基板の配線上には封止樹脂が存在するため、封止樹脂の存在する領域と存在しない領域とでのインピーダンスの不連続による損失、定在波の発生を防ぐことが困難である。
本開示は、前記実情に鑑みてなされたものであり、高周波回路チップのＩＣ回路面を全て封止樹脂により覆っても配線基板上の配線のインピーダンス変化による損失、又は、定在波発生を抑制できる高周波モジュールの提供を目的とする。
本開示の実施の形態における無線モジュールを構成する高周波モジュール１０１について図面を参照しながら説明する。
（実施の形態１１）
図２１は、実施の形態１の高周波モジュール１０１の構成を示す説明図（斜視図）であり、図２２（ａ）及び図２２（ｂ）は図２１の断面図であり、図２２（ａ）は高周波モジュールを配線方向によって、配線部１０７を含むように切断した場合のＡ−Ａ断面図であり、図２２（ｂ）はＢ−Ｂ断面図である。高周波モジュール１０１は、高周波回路（マイクロ波又はミリ波用ＩＣ）チップ１０２がモジュール基板としての配線基板１０３に実装されて構成される。
図２１、図２２（ａ）および図２２（ｂ）では、高周波回路チップ１０２の回路形成面が、配線基板１０３に対向し、上下面を逆にして実装されるフリップチップ実装の例を示す。図２１、図２２（ａ）および図２２（ｂ）に示す本実施の形態の高周波モジュール１０１では、高周波回路チップ１０２の実装部すなわち、入出力端子１０４の外側に、インピーダンス調整回路１０６が配置される。図３７、図３８（ａ）および図３８（ｂ）は比較図であり、図３７はインピーダンス調整回路１０６を形成しない、高周波モジュールの構成を示す説明図（斜視図）、図３８（ａ）は高周波モジュールを配線方向によって、配線部１０７を含むように切断したＡ−Ａ断面図であり、図３８（ｂ）は配線に垂直な方向によって切断したＢ−Ｂ断面図である。
本実施の形態の高周波モジュール１０１は、高周波回路チップ１０２と、高周波回路チップ１０２の入出力端子１０４としてのバンプをフリップチップ接続する配線部１０７を備えた配線基板１０３とを含み、配線基板１０３と高周波回路チップ１０２との間に封止樹脂１０５が充填されている。配線基板１０３の配線部１０７が、入出力端子１０４の外側において所定の範囲内に、インピーダンス調整回路１０６を有する。
フリップチップ実装では、高周波回路チップ１０２の回路面が配線基板１０３と向き合い、高周波回路チップ１０２上のチップ配線１０９における電極は、配線基板１０３上の配線部１０７とバンプと呼ばれる金属の突起部（入出力端子１０４）において接続される。高周波回路チップ１０２と配線基板１０３の間に、封止樹脂１０５と呼ばれる熱硬化性樹脂（例えば、エポキシ樹脂）を注入することで、高周波回路チップ１０２の配線基板１０３への実装強度を高め、更に、高周波回路チップ１０２の回路面を樹脂により覆うことで防水・防湿、防塵の効果を得ている。
インピーダンス調整回路１０６は、入出力端子１０４から、所定の距離を隔した位置において、配線部１０７上に被るように設けられた、例えば、幅Ｗ=０．３ｍｍ、長さＬ=０．５ｍｍ、厚さＴ=０．０２ｍｍをもつ、ソルダレジストを含む誘電体層を用いて構成される。誘電体層の誘電率は例えば３．４である。入出力端子１０４から、所定の距離とは、λｇ／４以内の領域とした。配線基板１０３は誘電体基板１１０（例えば、樹脂基板あるいはセラミック基板）の表面に配線部１０７を形成し、裏面全面をグランド層１０８としてグランドコプラナ構造を構成する。
なお、インピーダンス調整回路１０６の位置の一例としては、モジュール基板すなわち配線基板１０３上の配線を伝送する信号周波数をｆ、配線基板１０３の実効誘電率をεｒとすると、配線基板１０３上での信号波長λｇ＝１／（ｆ・√εｒ）を用いて表すことができる。
インピーダンス調整回路１０６は、高周波回路チップ１０２上の入出力端子１０４すなわちバンプ（電極）より約λｇ／４の位置より近くに設置される。図２３乃至図２６に示したように、複数の誘電体パターンを並べる寸法は、例えば誘電体材料の幅、間隔はそれぞれλｇ／１６とするのが望ましい。これは、λｇ／４の場合に対して、λｇ／８の場合、「誘電体パターン有り」「なし」が1組になってしまう。これを、「誘電体パターン有り」「なし」が2回（複数回）繰り返されるように、ここではλｇ／１６としている。
実施の形態１１の高周波モジュール１０１によれば、高周波回路チップ１０２の電極に接続されるチップ配線１０９（高周波配線）の上に封止樹脂が存在するため、インピーダンスが設計値からずれて不整合が生じる場合がある。
そこで、配線基板１０３の配線部１０７上にインピーダンス調整回路１０６を配置することで、インピーダンス不整合を緩和し、インピーダンス不整合による伝搬損失、定在波発生の小さい高周波モジュールを実現できる。
特性インピーダンスがＺ０である伝送線路の両端に、信号線と負荷インピーダンスＺの負荷とが接続されている場合を考える。負荷側の電圧定在波比（ＶＳＷＲ）は次式により表す。
ＶＳＷＲ＝（１＋|Γ|）／（１‐|Γ|）
Γ＝（Ｚ−Ｚ０）／（Ｚ＋Ｚ０）＝Ｖ２／Ｖ１
Ｖ１は進行波の振幅電圧、Ｖ２は反射波の振幅電圧、Γは電圧反射係数である。伝送線路の特性インピーダンスと負荷インピーダンスが一致した場合、すなわちＺ０＝ＺにおいてＶＳＷＲ＝１となる。
信号線から伝送線路に送りだされた高周波信号（進行波）において、伝送線路と負荷とにインピーダンスの不連続（不整合）があると、不連続部分において信号の反射が生じ、伝送線路を逆向きに進行する成分（反射波）が発生する。
伝送線路では進行波と反射波とが加算されるが、それらの周波数は等しいため、伝送線路には固定した節点位置を持つ振動が観測される。これを定在波という。定在波比は、定在波の振動の度合を表し、ひいては高周波信号の反射の度合を示す。
無線設備、特に送信設備では、伝送線路、信号線、負荷を、それぞれ給電線、送信機、アンテナと置き換えることができる。
例えば、封止樹脂による実効誘電率の変化が２倍であると、インピーダンスは５０Ωから２５Ωに変化するため、
Γ＝（２５−５０）／（２５＋５０）＝−０．３３
リターンロス＝９．６ｄＢとなる。これに対し、上記インピーダンス調整回路を配置することで、例えばリターンロス(ｄＢ)=−２０ｘＬＯＧ|Γ|を１６．９ｄＢまで改善できる。
ここでＶＳＷＲは１．９８となっている。ちなみにＶＳＷＲは２以下であればよい。
次に、インピーダンス調整回路１０６の形成方法について説明する。
配線基板１０３の設計では、インピーダンスを考慮して、配線パターン及び誘電体パターンを設計し、ソルダレジストのパターンの大きさおよび位置を算出し、マスクを形成する。
配線基板１０３の形成後、マスクを用いて、誘電体パターンとして、ソルダレジスト層を形成する。このため、容易にインピーダンス調整回路１０６を備えた配線基板１０３を形成できる。
配線基板１０３を用いて、高周波回路チップ１０２あるいは他の面実装部品（ＳＭＴ）を搭載した後、ＶＳＷＲを測定し、測定値に応じて、ソルダレジストパターンを削除、又は、追加することにより微調整し、より伝送特性に優れた高周波モジュール１０１を形成する。
また、誘電体としては、ソルダレジストのほか、例えば、レジスト、又は、シルクの誘電体材料も適用可能である。レジスト、又は、シルクの誘電体材料により実現するためには、配線基板１０３の製造工程において、それぞれのパターン形成のためのマスクを変更すればよい。また、配線基板１０３の製造後に、任意の誘電体（例えば、樹脂膜、誘電体ペースト）を塗布してもよい。塗布後の加熱温度と加熱時間を調整し、誘電体の垂れの度合を制御することで、インピーダンス調整ができる。
更なる高精度化を図るためには、ＶＳＷＲを測定しながら、ＶＳＷＲを限りなく１に近づけるために、インピーダンス調整回路１０６を構成するソルダレジストを用いた誘電体パターンを追加又は削除して調整する。
以上、本実施の形態によれば、電圧定在波比（ＶＳＷＲ）の改善を図ることが可能となる。
また、ＩＣチップ（例えば、高周波回路チップ）の実装方法としては、上下面を逆さにして実装するフリップチップ実装の他、例えば、ＩＣチップの回路面を上向きにして実装するフェースアップ実装があるが、本実施の形態はいずれにも適用可能である。
また、本実施の形態１１では誘電体パターンとしてソルダレジストを用いたが、ソルダレジストに限定されることなく、熱硬化性樹脂として例えばエポキシ樹脂、熱可塑性樹脂として例えばポリカーボネート樹脂、ポリエチレン樹脂を用いることも可能である。
（実施の形態１２）
次に本開示の実施の形態１２の高周波モジュールについて説明する。
なお、前記実施の形態１１では、図２１、図２２（ａ）および図２２（ｂ）において、インピーダンス調整回路１０６を配線基板１０３の配線部１０７上に１つずつ配置した例を示したが、図２３に示すように、緩和構造を複数並べ、徐々にインピーダンスを変化させてもよい。
図２３は、実施の形態１２の高周波モジュールの要部を示す上面図である。図２３ではフリップチップ実装の例を示す。図３９は比較図であり、図３９はインピーダンス調整回路１０６を形成しない、高周波モジュールの構成を示す上面図である。
前記実施の形態１１の高周波モジュール１０１では、配線基板１０３上の配線部１０７にインピーダンス調整回路１０６として、誘電体層のパターンをひとつずつ配置したが、本実施の形態では３個の誘電体層のパターン１０６ａ、１０６ｂ、１０６ｃを配置している。
上記構成によれば、複数個のパターンを配線部の伸長方向に沿って、複数個配置することで、徐徐にインピーダンスを変化できる。
他部については前記実施の形態と同様であるため、ここでは説明を省略する。
（実施の形態１３）
次に本開示の実施の形態１３の高周波モジュールについて説明する。
図２４は、実施の形態１３の高周波モジュールの要部を示す上面図である。
前記実施の形態では、インピーダンス調整回路１０６として、配線基板１０３上の配線部１０７の配線幅方向全体にわたって配線部１０７を覆うように、誘電体層のパターンを配置したが、本実施の形態では、配線部１０７のエッジ１０７ｅを覆うように、３個の誘電体層のパターン１６ａ、１６ｂ、１６ｃを配置している。
本実施の形態によっても、複数個の誘電体層のパターンを配線基板１０３上における配線部１０７の伸長方向に沿って、複数個配置することで、徐徐にインピーダンスを変化できる。
他部については前記実施の形態と同様であるため、ここでは説明を省略する。
ここで、線路上の電流・電界分布は、線路端（電流方向に沿った端部：エッジ１０７ｅ）に集中する。このため、端部に、誘電体層を配置することでもインピーダンス調整の効果が得られる。また、インピーダンス調整回路の面積が減るため、例えばディスペンサを用いての塗布では、作業時間を短くすることで製造コストを抑制できる。
なお、インピーダンス調整回路を構成する誘電体層の２本のパターンを配線部１０７の両縁（エッジ１０７ｅ）に並べてもよい。
以上、本実施の形態の構成によっても、電流は、線路端（エッジ１０７ｅ）の近傍に集中して流れるため、線路端（エッジ１０７ｅ）の近傍を誘電体層により覆うことで、インピーダンスの不連続性を緩和できる。従って本実施の形態においても、前記実施の形態１２と同様の効果を奏功する。
（実施の形態１４）
次に本開示の実施の形態１４の高周波モジュールについて説明する。図２５は、実施の形態１４の高周波モジュールの要部を示す上面図である。
前記実施の形態では、インピーダンス調整回路２６として、同じ大きさの誘電体層のパターンである、３個の誘電体層のパターン２６ａ、２６ｂ、２６ｃは、間隔Ｃ１、Ｃ２を高周波回路チップ１０２の入出力端子１０４から離間にするに従って徐々に広がるように配置される（Ｃ１＜Ｃ２）。
上記構成によっても、高周波回路チップ１０２の入出力端子１０４から離間するに従って、間隔Ｃを徐々に広げて配置され、インピーダンスが徐々に変化するため、インピーダンスの不連続性を緩和できる。
（実施の形態１５）
次に本開示の実施の形態１５の高周波モジュールについて説明する。図２６は、実施の形態１５の高周波モジュールの要部を示す上面図である。
前記実施の形態では、インピーダンス調整回路３６として、長さＬａ、Ｌｂ、Ｌｃ（Ｌａ＞Ｌｂ＞Ｌｃ）が徐徐に小さくなる誘電体層のパターンであり、３個の誘電体層のパターン３６ａ、３６ｂ、３６ｃが、配置されている。つまり、３個の誘電体層のパターン面積は、徐徐に小さくなっている。
上記構成によっても、高周波回路チップ１０２の入出力端子１０４から離間するに従って、長さＬａ、Ｌｂ、Ｌｃが徐徐に小さくなる、すなわち、パターン面積が徐徐に小さくなるため、インピーダンスが徐々に変化する。従ってより円滑に、インピーダンスの不連続性を緩和できる。
さらに本実施の形態においても、前記実施の形態１３と同様、３個の誘電体層のパターン３６ａ、３６ｂ、３６ｃは、高周波回路チップ１０２の入出力端子１０４から離間するに従って間隔Ｃ１、Ｃ２を徐々に広げて配置される。（Ｃ１＜Ｃ２）。
（実施の形態１６）
次に本開示の実施の形態１６の高周波モジュールについて説明する。
図２７（ａ）〜図２７（ｃ）は、実施の形態１６の高周波モジュールの要部を示す図であり、図２７（ａ）は上面図、図２７（ｂ）は図２７（ａ）のＡ−Ａ断面図である。
前記実施の形態では、インピーダンス調整回路４６として、配線基板１０３上の配線部１０７を覆う領域の誘電体パターン幅Ｗが、入出力端子１０４を構成するバンプの位置から外側に離れる程、徐徐に小さくなる誘電体層のパターンを用いる。
上記構成によっても、高周波回路チップ１０２の入出力端子１０４から離間するに従って、配線部１０７を覆う領域の誘電体パターン幅Ｗは、徐々に小さくなる配置であり、誘電体パターン面積も徐々に小さくなり、インピーダンスが徐々に変化する。このため、インピーダンスの不連続性を緩和できる。上記誘電体パターンはマスクを用いてパターニングするため容易に形成できる。
なお、変形例を図２７（ｃ）に示すように、高周波回路チップ１０２の入出力端子１０４から離間するに従って、配線部１０７を覆う領域の誘電体パターン幅Ｗ以外に、厚さも、徐々に小さくしても良い。さらに円滑に、インピーダンスが徐々に変化する。
（実施の形態１７）
次に本開示の実施の形態１７の高周波モジュールについて説明する。
図２８（ａ）および図２８（ｂ）は、実施の形態１７の高周波モジュールの要部を示す図であり、図２８（ａ）は上面図、図２８（ｂ）は図２８（ａ）のＡ−Ａ断面図である。
前記実施の形態では、インピーダンス調整回路５６として、配線部を覆う誘電体パターンの厚さ（膜厚）Ｔａ、Ｔｂ、Ｔｃが高周波回路チップ１０２の入出力端子１０４から離れるに従って徐徐に小さくなる３個の誘電体層のパターン５６ａ、５６ｂ、５６ｃを用いている。３個の誘電体層のパターン５６ａ、５６ｂ、５６ｃの膜厚Ｔａ,Ｔｂ,Ｔｃは、下式の関係を有する。
（Ｔａ＞Ｔｂ＞Ｔｃ）
本実施の形態では、膜厚の異なる誘電体層のパターンを形成するために、熱硬化性樹脂として例えばエポキシ樹脂を用い、順次膜厚を変化させる。塗布法による形成では、選択的な開口を有するマスクを用意し、マスクの開口に樹脂を充填する方法をとる。膜厚を厚くする必要のある領域を複数回重ね塗りすることで、容易に順次膜厚を変化させた誘電体層のパターンを形成することが可能である。
上記構成によっても、インピーダンスの不連続性を、より円滑に緩和できる。また、誘電体層としてソルダレジストあるいは塗布法によって形成する誘電体層のパターンでも良い。
（実施の形態１８）
次に本開示の実施の形態１８の高周波モジュールについて説明する。
図２９（ａ）および図２９（ｂ）は、実施の形態１８の高周波モジュールの要部を示す図であり、図２９（ａ）は上面図、図２９（ｂ）は図２９（ａ）のＡ−Ａ断面図である。
前記実施の形態では、インピーダンス調整回路１６６として、配線部を覆う誘電体パターンの厚さＴがなだらかに小さくなる１個の誘電体層のパターンを用いている。誘電体層のパターンの膜厚は、入出力端子に近い側からＴ１、Ｔ２、Ｔ３は、下式の関係を有する。
Ｔ１＞Ｔ２＞Ｔ３
本実施の形態でも、前記実施の形態１７と同様、膜厚の異なる誘電体層のパターンを形成するために、熱硬化性樹脂として、例えば、エポキシ樹脂を用い、順次膜厚を変化させてもよい。塗布法による形成では、回路設計に応じて形成された開口を有するマスクを用意し、マスクの開口に樹脂を充填する方法をとる。誘電体層のパターンは、膜厚を厚くする必要のある領域を複数回重ね塗りすることで、容易に形成可能である。
上記構成によっても、インピーダンスの不連続性をさらに円滑に緩和できる。
以上、実施の形態１２乃至１８に示したように、インピーダンス調整回路として種々の形態をとることができる。
例えば、誘電体パターンの間隔を徐々に変化させて複数並べても良いし、誘電体パターンの面積を徐々に変化させても良いし、三角形状のパターンを構成し、配線部を覆う幅を徐々に変化させても良い。
また、配線上のパターンの面積、幅、間隔を変更する例のほか、図２８（ａ）、図２８（ｂ）、図２９（ａ）および図２９（ｂ）に示したように、インピーダンス調整回路を構成する誘電体パターンの高さを変化させても良い。
また、インピーダンス調整回路を、例えば、半田レジスト、又は、シルクの誘電体材料を用いて実現するためには、配線基板の製造工程において、それぞれのパターン形成のためのマスクを変更することによって容易に形成できる。また、配線基板製造後に任意の誘電体として、例えば樹脂膜、誘電体ペーストを塗布してもよい。
具体的には、インピーダンス調整回路の実現方法としては、半田レジスト又はモジュール基板にシルクスクリーンを用いて、印刷される文字の形成工程と同一工程において、誘電体材料であるシルクを印刷しても良いし、又は、基板製造後に任意の誘電体をディスペンサによって塗布しても良い。
なお、インピーダンス調整回路の位置の一例としては、モジュール基板すなわち配線基板１０３上の配線を伝送する信号周波数をｆ、配線基板１０３の実効誘電率をεｒとすると、配線基板１０３上での信号波長λｇ＝１／（ｆ・√εｒ）により表すことができ、インピーダンス調整回路は高周波回路チップ上の電極より約λｇ／４の位置より近くに設置される。図２３乃至図２６に示したように、複数の誘電体パターンを並べる場合の寸法は、例えば誘電体材料の幅、間隔はそれぞれλｇ／１６とするのが望ましい。この場合も、前記実施の形態１１の場合と同様の理由による。λg／４の場合に対して、λg／８の場合、「誘電体パターン有り」「なし」が1組になってしまう。これを、「誘電体パターン有り」「なし」が複数回（２回）繰り返されるように、ここではλg／１６としている。
また、前述したが、インピーダンス調整回路の高さを変化させる方法としては、例えば、半田レジストを複数回塗布すること、ディスペンサにて複数回塗布すること、粘度の異なる材料を塗布すること、高周波回路チップ全体に封止樹脂を被せること、がある。
また、インピーダンス調整回路が基板表面に配置される場合、例えば、レーザ加工機でのインピーダンス調整回路の形状トリミングが可能であり、製造後に特性を調整できる。
（実施の形態１９）
次に本開示の実施の形態１９の高周波モジュールについて説明する。
以上説明してきた、実施の形態１１乃至１８では、インピーダンス調整回路を配線基板上に、一体的に形成する例について説明したが、本実施の形態では、部品としてインピーダンス調整回路（緩和チップ）６０を搭載する構造について説明する。
実施の形態１９の高周波モジュールの構成を示す図である。実施の形態１１乃至１８と同様、図３０（ａ）および図３０（ｂ）に要部上面図および要部断面図を示す。本実施の形態の高周波モジュールは、高周波回路チップ１０２と、配線基板１０３と、インピーダンス調整回路６０とを含む構成である。なお、実施の形態１１の高周波モジュール１０１と同一の構成要素については同一の符号を用い、説明を省略する。
インピーダンス調整回路６０は凸部６２と凹部６３を有するシリコンのインピーダンス調整素子チップ６１を含む構成であり、高周波回路チップ１０２と同様にフリップチップ実装される。そして、インピーダンス調整素子チップ６１の凸部６２と配線基板１０３上の配線部１０７との間にソルダレジストを用いた誘電体が充填されると、毛管現象により、隙間にソルダレジストが入り込み、誘電体層６６のパターンを形成する。
なお、インピーダンス調整回路６０の凸部６２が配線基板１０３上の配線部１０７上に密着することが必要である。従って凸部６２は、入出力端子１０４として形成されるバンプとほぼ同一高さとするのが望ましい。
また、図３１（ａ）および図３１（ｂ）に変形例の要部上面図および要部断面図を示すように、インピーダンス調整素子チップ６１の高さ、固定には、例えば四隅に配置したバンプ６４を用いてもよい。これにより、高さ方向の位置をあらかじめ決定しておくことができ、配線基板１０３上へのインピーダンス調整回路６０の密着性を高めることができる。
（実施の形態２０）
次に本開示の実施の形態２０の高周波モジュールについて説明する。
また、図３２（ａ）および図３２（ｂ）に示すように、インピーダンス調整素子チップ６１の凸部６２と配線基板１０３上の配線部１０７との間に、封止樹脂１０５を充填することによって密着度を高め、インピーダンスの緩和を図る構成でも良い。図３２（ａ）および図３２（ｂ）は、本開示の実施の形態２０の高周波モジュールの要部を示す図であり、図３２（ａ）は上面図、図３２（ｂ）は図３２（ａ）のＡ−Ａ断面図である。
なお、実施の形態１１の高周波モジュール１０１と同一の構成要素については同一の符号を用い、説明を省略する。
本実施の形態においても、インピーダンス調整回路６０は前記実施の形態１９よりも若干凹凸の小さい、凸部６２と凹部６３を有するシリコンのインピーダンス調整素子チップ６１を含む構成であり、高周波回路チップ１０２と同様にフリップチップ実装される。そして、インピーダンス調整素子チップ６１の凸部６２と配線基板１０３上の配線部１０７との間に封止樹脂１０５と同一の樹脂を用いた誘電体層が充填される。
インピーダンス調整回路６０の凸部６２が配線基板１０３上の配線部１０７上に密着することが必要である。
以上、実装手順の一例としては、モジュール基板製造後、実装工程にて、高周波回路チップ１０２とインピーダンス調整回路６０を有するチップとをそれぞれバンプ実装する。その後、それぞれのチップの実装強度を高めるために、チップと基板の間に封止樹脂１０５を注入し、炉にて所定の温度及び時間によって加熱することで封止樹脂１０５を硬化させる。
（実施の形態２１）
次に本開示の実施の形態２１の高周波モジュールについて説明する。
なお、前記実施の形態２０では、インピーダンス調整素子チップ６１の凸部６２に封止樹脂１０５を付着させたが、本実施の形態では高周波回路チップ１０２と配線基板１０３との間に充填される封止樹脂１０５を、インピーダンス調整素子チップ６１と配線基板１０３の配線部１０７との間全体に充填している。
そして本実施の形態では、封止樹脂１０５の幅が、高周波回路チップ１０２の外部接続端子から外側に離れる程、狭くした凸部６２Ｓのパターンと、凹部６３Ｓとを形成している。また、図３３（ａ）および図３３（ｂ）に示すように、インピーダンス調整素子チップ６１の凸部６２Ｓと配線基板１０３上の配線部１０７との間に封止樹脂１０５を充填することによって密着度を高め、インピーダンスを緩和してもよい。
図３３（ａ）および図３３（ｂ）は、本開示の実施の形態２１の高周波モジュールの要部を示す図であり、図３３（ａ）は上面図、図３３（ｂ）は図３３（ａ）のＡ−Ａ断面図である。
なお、実施の形態１１の高周波モジュール１０１と同一の構成要素については同一の符号を用い、説明を省略する。
本実施の形態によれば、インピーダンス調整回路６０は凹凸のパターンにより、誘電体層のパターンが形成されるため、パターン調整が容易である。また、インピーダンス調整素子チップ全体が封止樹脂により固着されるため、密着性が良好である。また、高周波回路チップと同時にインピーダンス調整素子チップを搭載できるため、実装作業性が良好である。
なお、インピーダンス調整回路６０の凸部６２が配線基板１０３上の配線部１０７上に密着することが重要である。
なお、前記実施の形態１９乃至２１において、インピーダンス調整素子チップを高周波回路チップの近傍に配したが、図３４（ａ）乃至図３４（ｄ）に高周波モジュールの変形例を示すように、高周波回路チップの周縁部の一部に、高周波回路チップ１０２の内部回路と電気的に独立したインピーダンス調整部６０Ｒを構成し、一体的に形成してもよい。
図３４（ａ）および図３４（ｂ）は本実施の形態の高周波モジュールを示す要部上面図、および要部断面図、図３４（ｃ）および図３４（ｄ）は本実施の形態の高周波回路チップの上面図および断面図である。
上記構成により、実装工数を減らすことで製造コストを抑制できる。インピーダンス調整部６０Ｒは凹部６０ｃのパターンにより、その反転パターンとして誘電体層のパターンが形成されるため、パターン調整が容易である。また、インピーダンス調整素子チップ６１全体が封止樹脂により固着されるため、密着性が良好である。また、高周波回路チップと同時にインピーダンス調整素子チップを搭載できるため、実装作業性が良好である。
なお、インピーダンス調整部６０Ｒの凸部６２Ｓが配線基板１０３上の配線部１０７上に密着することが重要である。
（実施の形態２２）
次に本開示の実施の形態２２の高周波モジュールについて説明する。
以上、実施の形態１１乃至１８では、インピーダンス調整回路を、配線基板上に、一体的に形成する例、実施の形態１９乃至２１では、インピーダンス調整回路を、部品としてインピーダンス調整素子（緩和チップ）を搭載する構造について説明したが、本実施の形態では、図３５に本実施の形態の高周波モジュールの要部上面図を示すように、インピーダンス調整回路を配線基板１０３上の配線形状を用いて実現する例について説明する。
本実施の形態では、配線基板１０３上の配線部１０７自体のパターンを、外側に離れる程、徐徐に幅狭とすることで、インピーダンス調整部としている。
なお、実施の形態１１の高周波モジュール１０１と同一の構成要素については同一の符号を用い、説明を省略する。
本実施の形態のインピーダンス調整部は、高周波回路チップ１０２の入出力端子１０４としてのバンプの位置から徐徐に幅広となり、入出力端子１０４の位置から封止樹脂１０５の端部（封止端１０５ｅ）を超え、所定距離Ｌ０離間した位置において、配線と同一幅をなす構成である。徐徐に幅狭となる部分の長さＬ０は、信号周波数の波長に対して、概ねλｇ／４となる。
インピーダンスの不連続部が緩和し、ＶＳＷＲが１に近づく。
ちなみに、通例の配線パターンは図４０（ａ）に示すように、高周波回路チップ下において徐徐に細くなっているか、あるいは、図４０（ｂ）に示すように、封止端１０５ｅまでの領域において徐徐に細くなっている。
（実施の形態２３）
次に本開示の実施の形態２３の高周波モジュールについて説明する。
以上、実施の形態１１乃至２２では、フリップフロップ実装によって高周波回路チップ１０２が配線基板１０３上に搭載される例について説明したが、本実施の形態では、フェースアップ接続によって高周波回路チップ１０２が搭載される場合について説明する。図３６（ａ）および図３６（ｂ）に本開示の実施の形態２３の高周波モジュールの要部の上面図および断面図を示す。
フェースアップ接続によって高周波回路チップ１０２が配線基板１０３上に搭載されると搭載されると、配線部１０７にワイヤＷＢを介して接続がなされ、封止樹脂１０５によってワイヤＷＢと高周波回路チップ１０２が覆われる。
本実施の形態では、インピーダンス調整回路の長さＬを、高周波回路チップ１０２の実装時に封止樹脂１０５が覆う位置により決めており、おおよそ封止樹脂１０５により覆われる位置および配線部１０７上の封止樹脂１０５の封止端１０５ｅの角度を調整する。よって、フェースアップ実装では、例え同じ高周波回路チップを用いる場合であっても、インピーダンス調整回路の長さは異なる。
なお、本実施の形態においても実施の形態１１の高周波モジュール１０１と同一の構成要素については同一の符号を用い、説明を省略する。
また、前記実施の形態では、封止樹脂１０５の端部の形状が設計値となるように調整して形成後であっても、インピーダンス整合をとりながら、封止樹脂１０５の一部を切除することで、更に、インピーダンス整合性を高めることも可能である。
また、粘度の高い樹脂により壁部を形成し、封止端１０５ｅのテーパを調整しても良い。また、封止樹脂を硬化させる工程において温度プロファイルを用いて垂れの度合を制御し、封止端１０５ｅのテーパを調整できる。
また前記実施の形態では、誘電体層によってインピーダンス調整回路を構成したが、誘電体層に限定されることなく、例えば、ＳＭＴ部品を搭載する位置をλｇ／４の範囲内にする、ＳＭＴ部品を接続するための導電性ペーストの長さを調整する、あるいは、誘電体層をレーザ加工により切断し、形状、厚さの調整をする、などの調整も可能である。
以上説明した各実施の形態は、次のような態様の開示を含むものである。
＜高周波モジュールの開示１＞
高周波回路チップと、
前記高周波回路チップの入出力端子を接続する配線部を備えた配線基板と、
少なくとも前記高周波回路チップと前記配線部との接続部を覆う封止樹脂を充填した高周波モジュールであって、
前記配線部が、前記入出力端子の外側に、インピーダンス調整回路を備えた、
高周波モジュール。
＜高周波モジュールの開示２＞
高周波回路チップと、
前記高周波回路チップの入出力端子をフリップチップ接続する配線部を備えた配線基板と、
前記配線基板と前記高周波回路チップとの間に封止樹脂を充填した高周波モジュールであって、
前記配線部が、前記入出力端子の外側に、インピーダンス調整回路を備えた、
高周波モジュール。
＜高周波モジュールの開示３＞
上記高周波モジュールの開示１または２に記載の高周波モジュールであって、
前記インピーダンス調整回路は、前記入出力端子から外側に所定の距離を隔した位置において前記配線部上に形成された所定幅の誘電体層である、
高周波モジュール。
＜高周波モジュールの開示４＞
上記高周波モジュールの開示３に記載の高周波モジュールであって、
前記誘電体層は前記配線部に沿って形成された複数の誘電体パターンを備えた、
高周波モジュール。
＜高周波モジュールの開示５＞
上記高周波モジュールの開示４に記載の高周波モジュールであって、
前記複数の誘電体パターンの間隔は、前記高周波回路チップから外側に離れる程、大きくなる、
高周波モジュール。
＜高周波モジュールの開示６＞
上記高周波モジュールの開示４に記載の高周波モジュールであって、
前記複数の誘電体パターンのパターン面積は、前記高周波回路チップから外側に離れる程、小さくなる、
高周波モジュール。
＜高周波モジュールの開示７＞
上記高周波モジュールの開示４に記載の高周波モジュールであって、
前記複数の誘電体パターンの膜厚は、前記高周波回路チップから外側に離れる程、小さくなる、
高周波モジュール。
＜高周波モジュールの開示８＞
上記高周波モジュールの開示３に記載の高周波モジュールであって、
前記誘電体層と前記配線部との重なり領域の幅は、前記高周波回路チップから外側に離れる程、徐々に小さくなる、
高周波モジュール。
＜高周波モジュールの開示９＞
上記高周波モジュールの開示３乃至８のいずれかに記載の高周波モジュールであって、
前記誘電体層は、前記配線部を構成する配線の周縁部を選択的に覆うように形成された、
高周波モジュール。
＜高周波モジュールの開示１０＞
上記高周波モジュールの開示３乃至９のいずれかに記載の高周波モジュールであって、
前記誘電体層は、前記封止樹脂と同一材料を用いて構成された、
高周波モジュール。
＜高周波モジュールの開示１１＞
上記高周波モジュールの開示２または３に記載の高周波モジュールであって、
前記インピーダンス調整回路は、前記入出力端子の外側において、前記配線部上に搭載され、前記配線基板に対向する面に凹凸を有するインピーダンス調整素子チップと、
前記インピーダンス調整素子チップの凸部と前記配線部との界面に充填された誘電体層とを具備した、
高周波モジュール。
＜高周波モジュールの開示１２＞
上記高周波モジュールの開示１１に記載の高周波モジュールであって、
前記インピーダンス調整素子チップは、前記高周波回路チップと一体的に形成された、
高周波モジュール。
＜高周波モジュールの開示１３＞
上記高周波モジュールの開示１１に記載の高周波モジュールであって、
前記凸部は前記入出力端子として形成されるバンプとほぼ同一高さである、
高周波モジュール。
＜高周波モジュールの開示１４＞
上記高周波モジュールの開示１または２に記載の高周波モジュールであって、
前記インピーダンス調整回路は、配線基板上の配線部であって、前記高周波回路チップの入出力端子から外方に、信号周波数の波長λｇに対して概ねλｇ／４の位置まで徐々に線幅が増大するテーパ部を構成する、
高周波モジュール。
＜高周波モジュールの開示１５＞
上記高周波モジュールの開示１または２に記載の高周波モジュールであって、
前記高周波回路チップは、マイクロ波又はミリ波用回路チップである、
高周波モジュール。
＜高周波モジュール用基板の開示１＞
基板と、
前記基板上に形成された配線部を用いた高周波伝送路と、
前記高周波伝送路に接続されたインピーダンス調整回路とを備え、
前記高周波伝送路の端子部に、高周波回路チップを搭載する高周波モジュール用の配線基板であって、
前記インピーダンス調整回路は、配線基板上の配線部であって、前記高周波回路チップの入出力端子から外方に、信号周波数の波長λｇに対して概ねλｇ／４の位置まで徐々に線幅が増大するテーパ部を構成する高周波モジュール用基板。
＜高周波モジュール用基板の開示２＞
上記高周波モジュール用基板の開示１に記載の高周波モジュール用基板であって、
前記高周波回路チップは、マイクロ波又はミリ波用回路チップである、
高周波モジュール用基板。
上記高周波モジュール及び高周波モジュール用基板の開示によれば、配線基板上にインピーダンス調整回路を設けているため、インピーダンス変化による不連続を低減できる。このため、フリップフロップ接続において、高周波回路チップの回路面を全て封止樹脂により覆っても配線基板上の配線のインピーダンス変化による不連続を小さくできる。
本開示を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
本出願は、2011年8月23日出願の日本特許出願（特願2011-181946）、2011年8月29日出願の日本特許出願（特願2011-186338）に基づくものであり、その内容はここに参照として取り込まれる。
以上説明してきたように、本開示の高周波モジュール用の配線基板によれば、配線部を覆うソルダレジスト層は、配線部の一部に開口部を持つ構成のため、高周波特性を維持し、配線強度の高い高周波モジュール用の配線基板を提供でき、主回路構成に有効に適用可能である。
また、本開示は、高周波モジュールのインピーダンス不整合を低減でき、伝送損失の小さい高周波モジュール（例えば、無線モジュール）を提供でき、無線通信端末として有用である。
１ 配線基板
２ 表面実装型のチップ部品（ＳＭＴ部品）
２ａ、２ｂ 入出力端子
３、３ｓ、３ｐ 配線部
４ 誘電体層
５ ソルダレジスト層
６ 半田
７ 裏面配線部
８、８ｃ、８ｄ、８ｐ 開口部
８ｓ 側面開口部
９ 高周波ＩＣチップ
９ａ、９ｂ，９ｃ 入出力端子
１０ アンテナエレメント
１０１ 高周波モジュール
１０２ 高周波回路チップ
１０３ 配線基板
１０４ 入出力端子（バンプ）
１０５ 封止樹脂
１０５ｅ 封止端
１０６ インピーダンス調整回路
１０７ 配線部
１０７ｅ エッジ
１０８ グランド層
１０９ チップ配線
１１０ 誘電体基板
１６、２６，３６，４６，５６，１６６ インピーダンス調整回路
１６ａ、１６ｂ、１６ｃ 誘電体層のパターン
６０Ｒ インピーダンス調整部
６１ インピーダンス調整素子チップ
６２ 凸部
６３ 凹部

Claims (8)

  1. 高周波伝送用の配線部と、
    前記配線部上に形成されたソルダレジスト層と、
    を備えた高周波モジュール用の配線基板であって、
    前記ソルダレジスト層は、前記配線基板上に搭載されるチップ部品の入出力端子から所定の距離までの間にある領域では、前記配線部上の一部に開口部を持ち、
    前記開口部は、所定の間隔を隔てて形成された複数の開口を含み、
    前記所定の間隔は、前記配線部上において、伝送周波数の波長λｇの１／８以下である、
    高周波モジュール用の配線基板。
  2. 請求項１に記載の高周波モジュール用の配線基板であって、
    前記開口部は、ストライプ状のパターンによって構成され、前記配線部を前記所定の間隔によって覆う、高周波モジュール用の配線基板。
  3. 請求項１に記載の高周波モジュール用の配線基板であって、
    前記開口は四角形である、高周波モジュール用の配線基板。
  4. 請求項１に記載の高周波モジュール用の配線基板であって、
    前記開口は円形または楕円形である、高周波モジュール用の配線基板。
  5. 請求項１に記載の高周波モジュール用の配線基板であって、
    前記開口は前記配線部の側面を含む、高周波モジュール用の配線基板。
  6. 請求項１に記載の高周波モジュール用の配線基板であって、
    前記開口は、前記配線部に沿って形成され、前記配線部の電流方向に沿った端縁部を残して配線部上に配列された、高周波モジュール用の配線基板。
  7. 請求項１に記載の高周波モジュール用の配線基板を用い、
    前記配線部の一部に、入出力端子を介して搭載された表面実装型のチップ部品を有する、高周波モジュール。
  8. 請求項１に記載の高周波モジュール用の配線基板を用い、
    前記配線部は、マイクロ波又はミリ波伝送に用いる、高周波モジュール。
JP2013529901A 2011-08-23 2012-08-23 配線基板及びこれを用いた高周波モジュール Expired - Fee Related JP6001539B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011181946 2011-08-23
JP2011181946 2011-08-23
JP2011186338 2011-08-29
JP2011186338 2011-08-29
PCT/JP2012/005296 WO2013027409A1 (ja) 2011-08-23 2012-08-23 配線基板及びこれを用いた高周波モジュール

Publications (2)

Publication Number Publication Date
JPWO2013027409A1 JPWO2013027409A1 (ja) 2015-03-05
JP6001539B2 true JP6001539B2 (ja) 2016-10-05

Family

ID=47746169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013529901A Expired - Fee Related JP6001539B2 (ja) 2011-08-23 2012-08-23 配線基板及びこれを用いた高周波モジュール

Country Status (5)

Country Link
US (1) US9431357B2 (ja)
JP (1) JP6001539B2 (ja)
CN (1) CN103563071B (ja)
TW (1) TWI593332B (ja)
WO (1) WO2013027409A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204333194U (zh) 2012-06-29 2015-05-13 株式会社村田制作所 高频信号线路
US9583811B2 (en) * 2014-08-07 2017-02-28 Infineon Technologies Ag Transition between a plastic waveguide and a semiconductor chip, where the semiconductor chip is embedded and encapsulated within a mold compound
JP6438792B2 (ja) * 2015-02-17 2018-12-19 ルネサスエレクトロニクス株式会社 半導体装置
WO2020115978A1 (ja) * 2018-12-06 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 伝送装置、印刷配線基板、並びに情報機器
EP4415157A1 (en) * 2023-02-09 2024-08-14 Universidad Carlos III de Madrid External port

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211296A (ja) 1985-07-09 1987-01-20 株式会社東芝 回路部品の実装方法
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
EP0506122A3 (en) 1991-03-29 1994-09-14 Matsushita Electric Ind Co Ltd Power module
JP2719067B2 (ja) * 1991-03-29 1998-02-25 松下電器産業株式会社 電力用モジュール
JP2000269384A (ja) 1999-03-12 2000-09-29 Nec Corp マイクロ波・ミリ波回路装置及びその製造方法
GB2374984B (en) * 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
JP2003174244A (ja) * 2001-12-07 2003-06-20 Mitsubishi Electric Corp 高周波プリント配線板及び高周波多層プリント配線板
JP2003273611A (ja) * 2002-03-18 2003-09-26 Kyocera Corp 配線基板
JP2007184381A (ja) 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP2009267227A (ja) * 2008-04-28 2009-11-12 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージとその製造方法

Also Published As

Publication number Publication date
WO2013027409A1 (ja) 2013-02-28
US9431357B2 (en) 2016-08-30
TWI593332B (zh) 2017-07-21
CN103563071A (zh) 2014-02-05
CN103563071B (zh) 2017-06-06
JPWO2013027409A1 (ja) 2015-03-05
US20140091885A1 (en) 2014-04-03
TW201315316A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
US7649499B2 (en) High-frequency module
KR100891763B1 (ko) 반도체 장치
US7436056B2 (en) Electronic component package
JP5431433B2 (ja) 高周波線路−導波管変換器
US8179304B2 (en) Direct-current blocking circuit, hybrid circuit device, transmitter, receiver, transmitter-receiver, and radar device
JP6001539B2 (ja) 配線基板及びこれを用いた高周波モジュール
US9748664B2 (en) Semiconductor device, transmission system, method for manufacturing semiconductor device, and method for manufacturing transmission system
US20130234304A1 (en) Semiconductor device
CN103650132B (zh) 无线模块
JP6973667B2 (ja) 回路基板及び電子機器
US10959358B2 (en) Electronic component module
US8436450B2 (en) Differential internally matched wire-bond interface
JP4081284B2 (ja) 高周波集積回路モジュール
JP6602326B2 (ja) 無線装置
US8531023B2 (en) Substrate for semiconductor package and method of manufacturing thereof
US20200411418A1 (en) Semiconductor package structures for broadband rf signal chain
JP6215577B2 (ja) 半導体パッケージ容器、半導体装置、電子機器
US20200091057A1 (en) Mounting structure and module
JP6352839B2 (ja) 高周波パッケージ
JP3933601B2 (ja) 高周波集積回路パッケージ及び電子装置
WO2016098340A1 (ja) 半導体チップおよび導波管変換システム
JP3987659B2 (ja) 高周波半導体装置
JP2002359443A (ja) 高周波パッケ−ジと配線基板との接続構造
JP5440898B2 (ja) 高周波伝送線路およびそれを用いた回路基板
JP2015002206A (ja) 素子収納用パッケージおよび実装構造体

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160901

R151 Written notification of patent or utility model registration

Ref document number: 6001539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees