JP5955624B2 - 半導体集積回路のテスト回路及び方法 - Google Patents
半導体集積回路のテスト回路及び方法 Download PDFInfo
- Publication number
- JP5955624B2 JP5955624B2 JP2012100649A JP2012100649A JP5955624B2 JP 5955624 B2 JP5955624 B2 JP 5955624B2 JP 2012100649 A JP2012100649 A JP 2012100649A JP 2012100649 A JP2012100649 A JP 2012100649A JP 5955624 B2 JP5955624 B2 JP 5955624B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- test
- chip
- input voltage
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims description 207
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000000034 method Methods 0.000 title claims description 9
- 238000007599 discharging Methods 0.000 claims description 5
- 238000010998 test method Methods 0.000 claims 2
- 230000002950 deficient Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318513—Test of Multi-Chip-Moduls
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
- G01R31/3008—Quiescent current [IDDQ] test or leakage current test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
また、本発明によって不良のTSVに対する正確なテストを遂行することができる。
200、200a、200b 電圧駆動部
210 プルアップ部
220 プルダウン部
300 判定部
400 バッファー部
500 出力部
Claims (16)
- 入力電圧で充電または放電になる貫通ビアと、
テスト制御信号に応答して前記貫通ビアから伝送された前記入力電圧のレベルを変化させてテスト電圧を生成する電圧駆動部と、
前記入力電圧及び前記テスト電圧を比較して結果信号を出力する判定部と、
を備え、
前記テスト制御信号は、
第1パルス幅を持つ第1テスト制御信号と、
第2パルス幅を持つ第2テスト制御信号と、を含み、
前記第1テスト制御信号及び前記第2テスト制御信号は、互い異なる時点にアクティブとされ、前記第1パルス幅及び前記第2パルス幅は調節可能である半導体集積回路のテスト回路。 - 前記貫通ビアを充電または放電させるために、所定時間の間、前記入力電圧を提供するバッファー部を備えたことを特徴とする請求項1に記載の半導体集積回路のテスト回路。
- 前記電圧駆動部は、前記第1テスト制御信号及び前記第2テスト制御信号に応答して、前記貫通ビアから伝送された前記入力電圧を前記入力電圧より高いレベルの電圧で駆動するプルアップドライバーを備えたことを特徴とする請求項1に記載の半導体集積回路のテスト回路。
- 前記電圧駆動部は、前記テスト制御信号に応答して、前記入力電圧を前記入力電圧より低いレベルの電圧で駆動するプルダウンドライバーを備えたことを特徴とする請求項3に記載の半導体集積回路のテスト回路。
- 前記判定部は、前記入力電圧及び前記テスト電圧の論理レベルが同じである場合、前記結果信号を非活性化させ、前記入力電圧及び前記テスト電圧の論理レベルが異なる場合、前記結果信号をアクティブにすることを特徴とする請求項2に記載の半導体集積回路のテスト回路。
- 前記テスト制御信号に応答して、前記入力電圧及び前記結果信号のうち1つを出力する出力部を備えたことを特徴とする請求項1に記載の半導体集積回路のテスト回路。
- 入力電圧を受信する第1チップの貫通ビアと、
該第1チップの貫通ビアに連結され、前記第1チップの貫通ビアから伝送された前記入力電圧のレベルを変化させて第1チップのテスト電圧を生成する第1チップの電圧駆動部と、
前記入力電圧及び前記第1チップのテスト電圧を比較して第1チップの結果信号を生成する第1チップの判定部を備えた第1チップと、
前記第1チップの貫通ビアに電気的に連結されて前記第1チップの貫通ビアから伝送された前記入力電圧を受信する第2チップの貫通ビアと、
該第2チップの貫通ビアから伝送された前記入力電圧を受信し、前記入力電圧のレベルを変化させて第2チップのテスト電圧を生成する第2チップの電圧駆動部と、
前記入力電圧及び前記第2チップのテスト電圧を比較して第2チップの結果信号を生成する第2チップの判定部を備えた第2チップと、
を備えた半導体集積回路。 - 前記第1チップの貫通ビア及び第2チップの貫通ビアが電気的に連結された時、前記第
1チップの電圧駆動部は非活性化されることを特徴とする請求項7に記載の半導体集積回路。 - 前記第1チップの電圧駆動部は、前記入力電圧を前記入力電圧より高いレベルの電圧で駆動するプルアップドライバー及び前記入力電圧を前記入力電圧より低いレベルの電圧で駆動するプルダウンドライバーのうち1つまたはその以上を備えたことを特徴とする請求項7に記載の半導体集積回路。
- 前記第2チップの電圧駆動部は、前記入力電圧を前記入力電圧より高いレベルの電圧で駆動するプルアップドライバー及び前記入力電圧を前記入力電圧より低いレベルの電圧で駆動するプルダウンドライバーのうち1つまたはその以上を備えたことを特徴とする請求項7に記載の半導体集積回路。
- 前記第1チップは、テストモード信号に応答して前記入力電圧及び前記第1チップ結果
信号のうち1つを出力する第1チップの出力部を備えたことを特徴とする請求項7に記載
の半導体集積回路。 - 前記第2チップは、テストモード信号に応答して前記入力電圧及び前記第2チップの結果信号のうち1つを出力する第2チップの出力部を備えたことを特徴とする請求項7に記載の半導体集積回路。
- 入力電圧を印可して貫通ビアに電荷を充電する段階と、
前記貫通ビアに充電された電荷を第1時間充電または放電して第1テスト電圧を生成する段階と、
前記入力電圧及び前記第1テスト電圧のレベルを比較して第1結果信号を生成する段階と、
前記第1テスト電圧で充電された前記貫通ビアを第2時間充電または放電して第2テスト電圧を生成する段階と、
前記入力電圧及び前記第2テスト電圧のレベルを比較して第2結果信号を生成する段階と、
を含む半導体集積回路のテスト方法。 - 前記第1テスト電圧を生成した後、前記入力電圧と前記第1テスト電圧を差動増幅する段階を含むことを特徴とする請求項13に記載の半導体集積回路のテスト方法。
- 前記第2テスト電圧を生成した後、前記入力電圧と前記第2テスト電圧を差動増幅する段階を含むことを特徴とする請求項13に記載の半導体集積回路のテスト方法。
- テスト動作の中に前記第1結果信号及び第2結果信号を出力し、テスト動作の中でない時には、前記第1結果信号及び第2結果信号が出力されるのを遮断することを特徴とする請求項13に記載の半導体集積回路のテスト方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110039472A KR101212777B1 (ko) | 2011-04-27 | 2011-04-27 | 반도체 집적회로의 테스트 회로 및 방법 |
KR10-2011-0039472 | 2011-04-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012235114A JP2012235114A (ja) | 2012-11-29 |
JP5955624B2 true JP5955624B2 (ja) | 2016-07-20 |
Family
ID=47054211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012100649A Active JP5955624B2 (ja) | 2011-04-27 | 2012-04-26 | 半導体集積回路のテスト回路及び方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20120274348A1 (ja) |
JP (1) | JP5955624B2 (ja) |
KR (1) | KR101212777B1 (ja) |
CN (1) | CN102759700B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8704541B2 (en) * | 2011-12-01 | 2014-04-22 | Nanya Technology Corporation | Test method of driving apparatus and circuit testing interface thereof |
JP5980556B2 (ja) * | 2012-04-27 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101919415B1 (ko) | 2012-08-08 | 2018-11-16 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9264648B2 (en) | 2012-10-09 | 2016-02-16 | Sony Corporation | Receiving device, receiving method, transmitting device, and transmitting method |
KR102079829B1 (ko) * | 2013-04-04 | 2020-02-21 | 에스케이하이닉스 주식회사 | 수신회로 |
KR102144874B1 (ko) | 2013-10-24 | 2020-08-14 | 에스케이하이닉스 주식회사 | 관통 비아를 포함하는 반도체 장치 |
KR102103865B1 (ko) * | 2013-11-05 | 2020-04-24 | 에스케이하이닉스 주식회사 | 반도체 시스템 |
US9768128B2 (en) * | 2014-01-29 | 2017-09-19 | Infineon Technologies Ag | Chip and method for detecting an attack on a chip |
JP6663104B2 (ja) | 2015-09-10 | 2020-03-11 | 富士通株式会社 | 半導体装置および半導体装置の制御方法 |
KR102482023B1 (ko) * | 2016-01-28 | 2022-12-28 | 삼성전자주식회사 | 적층 메모리 칩 전기적 단락 검출 장치 및 방법 |
US10110213B2 (en) * | 2016-08-26 | 2018-10-23 | Ablic Inc. | Semiconductor device |
CN108133094B (zh) * | 2017-12-14 | 2021-08-24 | 中国电子科技集团公司第四十七研究所 | 用于反熔丝的现场可编程门阵列的布局布线显示方法 |
KR20190107368A (ko) | 2018-03-12 | 2019-09-20 | 삼성전자주식회사 | 관통 전극의 부하를 판별하기 위한 반도체 다이 및 이를 포함하는 반도체 장치 |
KR20200106734A (ko) * | 2019-03-05 | 2020-09-15 | 에스케이하이닉스 주식회사 | 테스트방법 및 이를 이용한 반도체칩 |
CN113097180B (zh) * | 2019-12-23 | 2024-01-02 | 爱思开海力士有限公司 | 层叠式半导体器件及其测试方法 |
US20230082419A1 (en) * | 2020-02-28 | 2023-03-16 | Sony Semiconductor Solutions Corporation | Semiconductor device and test system |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002123501A (ja) * | 2000-10-17 | 2002-04-26 | Mitsubishi Electric Corp | 半導体集積回路 |
KR200225512Y1 (ko) | 2000-12-27 | 2001-06-01 | 엘지전자주식회사 | 회로보드 어셈블리의 신호선 에러 검출 장치 |
DE10355116B4 (de) * | 2003-11-24 | 2016-07-14 | Infineon Technologies Ag | Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung |
JP2006329814A (ja) * | 2005-05-26 | 2006-12-07 | Denso Corp | ボード上に実装された回路の検査方法 |
JP4345798B2 (ja) * | 2006-10-12 | 2009-10-14 | エルピーダメモリ株式会社 | 積層型半導体装置及びそのテスト方法 |
US7977962B2 (en) * | 2008-07-15 | 2011-07-12 | Micron Technology, Inc. | Apparatus and methods for through substrate via test |
US8531199B2 (en) * | 2009-10-01 | 2013-09-10 | National Tsing Hua University | Method for testing through-silicon-via and the circuit thereof |
KR101094916B1 (ko) * | 2009-10-29 | 2011-12-15 | 주식회사 하이닉스반도체 | 반도체 장치의 테스트 회로 및 방법 |
KR101742281B1 (ko) * | 2010-03-24 | 2017-06-01 | 삼성전자주식회사 | 스위치 장치 및 그것을 포함하는 반도체 집적 회로 장치 |
US8680874B2 (en) * | 2010-07-30 | 2014-03-25 | Imec | On-chip testing using time-to-digital conversion |
KR101242614B1 (ko) * | 2010-12-17 | 2013-03-19 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
-
2011
- 2011-04-27 KR KR1020110039472A patent/KR101212777B1/ko active IP Right Grant
-
2012
- 2012-03-15 US US13/421,087 patent/US20120274348A1/en not_active Abandoned
- 2012-04-10 CN CN201210102764.2A patent/CN102759700B/zh active Active
- 2012-04-26 JP JP2012100649A patent/JP5955624B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN102759700A (zh) | 2012-10-31 |
KR101212777B1 (ko) | 2012-12-14 |
CN102759700B (zh) | 2016-09-21 |
US20120274348A1 (en) | 2012-11-01 |
KR20120121591A (ko) | 2012-11-06 |
JP2012235114A (ja) | 2012-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5955624B2 (ja) | 半導体集積回路のテスト回路及び方法 | |
KR102451650B1 (ko) | 적층형 반도체 장치 | |
KR102047930B1 (ko) | 임피던스 조정 기능을 갖는 적층형 반도체 회로 | |
US9275920B2 (en) | Semiconductor apparatus and stacked semiconductor apparatus for checking formation and connection of through silicon via | |
Huang et al. | Small delay testing for TSVs in 3-D ICs | |
US11327109B2 (en) | Stacked semiconductor device and test method thereof | |
US7583125B2 (en) | Methods and apparatus for pulse generation used in characterizing electronic fuses | |
US9322868B2 (en) | Test circuit and method of semiconductor integrated circuit | |
US9465058B2 (en) | Test circuit and semiconductor apparatus including the same | |
US9459318B2 (en) | Semiconductor chip, stack chip including the same, and testing method thereof | |
TW201346296A (zh) | 測試晶片外驅動器之阻抗的電路與方法 | |
US11456283B2 (en) | Stacked semiconductor device and test method thereof | |
Huang et al. | Programmable leakage test and binning for TSVs with self-timed timing control | |
CN112530502A (zh) | 具有复制路径的穿硅通孔检查电路 | |
US9576936B2 (en) | Semiconductor system having semiconductor apparatus and method of determining delay amount using the semiconductor apparatus | |
US20200286798A1 (en) | Semiconductor chips including through electrodes and methods of testing the through electrodes | |
JP2013131534A (ja) | 半導体装置 | |
KR102010963B1 (ko) | 반도체 장치 | |
US11156657B2 (en) | Stacked semiconductor device and test method thereof | |
US20160299190A1 (en) | Semiconductor apparatus and test method thereof | |
US6237115B1 (en) | Design for testability in very high speed memory | |
KR20210006815A (ko) | 테스트회로를 포함하는 반도체장치 | |
US20230070785A1 (en) | Semiconductor device including through-silicon via (tsv) test device and operating method thereof | |
US11302387B2 (en) | Input/output capacitance measurement, and related methods, devices, and systems | |
KR101747191B1 (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5955624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |