KR200225512Y1 - 회로보드 어셈블리의 신호선 에러 검출 장치 - Google Patents

Abstract

본 고안에 따른 회로보드 어셈블리의 신호선 에러 검출장치는, 상호 통신하기 위한 장치 간을 연결해 주는 신호선 각각에 연결된 인출선과, 상기 인출된 인출선 각각을 신호선 테스트 포인트용으로 집속하는 기판상의 비아 홀과, 상기 신호선 에러시 파워 오프상태에서 상기 비아 홀에 집속된 각 인출선에 걸리는 전위로부터 검출된 저항 값을 이용하여 신호선에서의 에러 유무를 측정하기 위한 풀업 저항 어레이로 이루어진 신호선 에러 검출부를 포함하는 것을 특징으로 한다.

이 같은 본 고안에 의하면, 회로보드 어셈블리의 기능이 복잡해지고 고집적화됨에 따라 장치 상호간에 연결되는 많은 신호선에 대한 에러 유무의 확인 및 검출함으로써, 시스템 측면에서의 테스트등의 운용 품질을 향상시킬 수 있다.

Description

회로보드 어셈블리의 신호선 에러 검출 장치{Device of Signal Line Error Detection for Circuit Board Assembly}

본 고안은 회로보드 어셈블리에 있어서, 특히 많은 신호선을 사용하는 회로보드어셈블리 버스의 에러 발생시 그 발생된 신호선에서의 에러 유무 및 그 에러 신호선을 검출할 수 있도록 한 회로보드 어셈블리의 신호선 에러 검출장치에 관한 것이다.

일반적으로, 회로보드 어셈블리(PBA: Printed Board Assembly)는 유무선 교환시스템에 실장되는 것으로, 이러한 회로보드가 기능이 복잡해 지고 고집적화됨에 따라 상호 통신을 하기 위한 신호선의 수가 증가하게 되어 그 신뢰성 또한 중요한 문제로 대두되고 있다.

도 1은 종래 회로보드 어셈블리의 신호선 연결을 나타낸 것으로, 이에 도시된 바와 같이, 멀티 레이어 상에 위치한 서로 다른 제 1내지 제 3장치(101,102,103)간의 통신을 위해서 n개의 신호선(S0~Sn)을 서로 연결하여 망(net)을 구성한 것이다.

이러한 회로보드 어셈블리에서의 신호선(S0~Sn)은 기판(PCB)이나 회로보드 어셈블리(PBA) 상에서 데이터(data) 또는 어드레스(address) 버스등의 신호선(S0~Sn)으로서, 제 1 내지 제 3장치(101,102,103)의 개수 및 통신 용량에 따라 점차로 많아지게 되며, 또 공간상의 제약으로 인해 많은 신호선들이 제한된 공간상에 밀집되게 된다.

그러므로, 여러 장치간의 상호 통신함에 있어, 에러(error)의 가장 큰 문제는 신호선(S0~Sn)에 의한 에러로서, 이러한 신호선 에러는 시스템의 운용 품질에 큰 영향을 주기 때문이다.

그런데, 회로보드 어셈블리가 고 집적화됨에 따라 상호 통신을 하기 위한 신호선 수가 증가하게 되고 각 장치(101~103)간의 신호선 연결로 복잡한 망을 구성하여 사용하게 됨에 따라, 신호선 사이에서의 에러 발생시 즉, 특정 신호선에서의 쇼트(short)등의 문제 발생시 그 원인을 추적하게 된다.

이때, 쇼트가 발생된 신호선들을 추적하기 위한 측정기로는 오실로 스코프나 테스터기를 사용하게 된다.

상기 에러 발생 원인을 측정하기 위해서는 많은 작업 공수가 필요하게 되는데, 그 경우의 수는 신호선의 수에 비례하여 기하 급수적으로 증가하게 된다. 예를 들면, 32비트 버스 신호이면 에러 신호선을 확인하기 위해서는 각 신호선의 조합(31 + 30 + 29 + …+ 0)에 해당하는 만큼의 확인 과정이 필요하다.

또한, 집적회로에서의 핀 번호 식별이 쉽지 않고 핀 간격이 점차로 좁아지고 있어 계측기로 측정할 공간이 용이하지 않고 많은 측정 시간이 걸린다는 문제가 있다.

그리고, 회로보드 어셈블리의 신호선이 단락이 되면 검출하는 방법 또한 복잡하고, 컴팩트한 회로보드 어셈블리에서는 신호선 에러를 찾는 것이 어렵고, 많은 시간과 공수가 필요하다.

본 고안은 상기한 종래의 문제점을 해결하기 위해 도출된 것으로서, 각 장치 간의 통신을 가능하게 하는 개개의 신호선을 패치하여 기판 상의 비아 홀에 인출시키고, 상기 인출된 신호선들의 에러 발생시 개개의 신호선으로부터 나오는 전위로부터 그 신호선의 에러 유무를 판단할 수 있도록 하는 풀업 저항 어레이를 구비함으로써, 물리적으로 발생된 문제를 쉽게 찾아 해결하여 시스템 테스트 능력을 보장할 수 있도록 한 기판보드 어셈블리의 신호선 에러검출 장치를 제공함에 그 목적이 있다.

도 1은 종래 회로보드 어셈블리의 신호선 연결를 나타낸 구성도.

도 2는 본 고안에 따른 회로보드어셈블리의 신호선 에러 검출장치를 나타낸 구성도.

<도면의 주요 부분에 대한 부호의 설명>

101,102,103,201,202,203...장치

S₀~Sn...신호선 DS₀~DSn...인출선

204...신호선 에러 검출부

205...통과 홀

206...풀업 어레이 저항

상기한 목적 달성을 위한, 본 고안에 따른 기판보드 어셈블리의 신호선 에러검출 장치는,

상호 통신하기 위한 장치 간을 연결해 주는 신호선 각각에 연결된 인출선과,

상기 인출된 인출선 각각을 신호선 테스트 포인트용으로 집속하는 기판상의 비아 홀과,

상기 신호선 에러시 파워 오프상태에서 상기 비아 홀에 집속된 각 인출선에 걸리는 전위로부터 검출된 저항 값을 이용하여 그 신호선의 에러 유무를 측정하기 위한 풀업 어레이 저항로 이루어진 신호선 에러 검출부를 포함하는 것을 특징을 한다.

여기서, 상기 신호선 에러가 발생될 경우 각 신호선으로부터 인출된 인출선 핀을 각각 테스트한 후 검출된 값으로 에러가 발생된 신호선을 검출하는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2는 본 고안에 따른 회로보드 어셈블리의 신호선 에러 검출장치를 나타낸 구성도이다.

도 2를 참조하면, 상호 통신하기 위한 다수의 장치(201~203)와, 통신이 가능하도록 제 1내지 제 3장치(201~203)간의 데이터 버스 및 어드레스 버스등의 신호선(S0~Sn)과, 상기 신호선(S0~Sn)과 일대일 연결된 다수의 인출선(DS₀~DS₁)을 집속하기 위한 기판(205)의 비아 홀(via hole, 205a) 및 상기 에러 발생시 비아 홀(205a)에 인출된 각 인출선(DS₀~DS_n)의 전위를 검출하기 위한 풀업 어레이(pull-up array) 저항(206)으로 이루어진 신호선 에러 검출부(204)로 구성된다.

상기와 같이 구성되는 본 고안에 따른 기판보드 어셈블리의 신호선 에러 검출장치에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2는 본 고안의 설명의 편의를 위해 3개의 장치를 예로 설명한 것으로, 제 1내지 제 3장치(201~203)간에 데이터 버스 및 어드레스 버스등의 신호선(S₀~S_n)을 연결하여 장치 상호간의 통신을 수행할 수 있게 한다.

다수의 장치(201~203)를 연결해 주는 n개의 신호선(S₀~S_n)들은 일정한 전위가 걸려있어 장치 상호간의 통신을 수행할 수 있게 된다. 이러한 통신 수행시 물리적인 에러 중에서 임의의 신호선이 쇼트되는 문제가 발생할 수 있다.

이와 같은 신호선 에러가 발생된 해당 신호선(S₀~S_n)을 확인할 수 있도록, 신호선 에러 검출부(204)에서 상기 신호선 각각의 전위를 검출하고 그 검출된 전위로부터 각 신호선의 에러 유무를 판단하게 된다.

이를 위해서, 신호선 검출부(204)는 인출선(DS₀~DS_n)과, 기판(205)과, 풀업 어레이 저항(206)으로 구성하고, 인출선(DS₀~DS_n)은 각 신호선(S₀~S_n)과 일대일 연결하여 인출(Patch)시키고, 상기 인출선(DS₀~DS_n)의 끝단은 기판(205)의 비아 홀(205a)에 각각 집속시켜 주어 모든 신호선들을 한 곳으로 집속하여 테스트 포인트용으로 이용할 수 있게 한다.

그리고, 풀업 어레이 저항(206)을 상기 비아 홀(205a)에 집속된 각각의 인출선(DS₀~DS_n)에 전기적으로 연결하고 장치(201~203)들을 파워 오프(power off)상태로 둔다.

여기서, 풀업 어레이 저항(206)의 각 저항 값은 회로 신호의 통신에 영향을 주지 않을 정도로 설정하여 실장해 준다. 즉, 각 신호선의 통신에 있어 버스의 전기적 특성에 영향을 주지 않을 만큼의 큰 저항 값으로 계산하여 풀업(pull-up)을 할 수 있도록 한다.

이와 같이 풀업 저항을 어레이로 하는 풀업 어레이 저항(206)을 사용하여 모든 버스 신호선(S₀~S_n)을 한 곳으로 집속시켜 테스트 포인트(test point)용에 집속된 인출선(DS₀~DS_n) 각각을 측정하여 줌으로써, 에러 발생시 측정된 각 신호선에서 나온 수치가 처음 세팅된 풀업 저항 수치와 비교하여 그 단락 유무를 찾을 수 있어, 해당 신호선(S₀~S_n)를 확인할 수 있게 해 준다.

예를 들면, 각 신호선(S₀~S_n)에 10kΩ으로 풀업 하였다면, 에러 발생시 파워 오프 상태에서 각 인출선 핀의 전원전압간 저항이 모두 10kΩ이 나와야 신호선이 정상이다.

그러나, 두 신호선이 임의의 위치에서 쇼트되었다면 그 두 신호는 인출선 핀과 전원전압이 각각 5kΩ이 나오고, 세 개의 신호선이 쇼트되었다면 각 인출선 핀에 걸리는 저항값은 10/3 kΩ이 나온다. 이러한 저항값을 통해서 신호선 에러 유무를 확인하게 된다.

그리고, 신호선(S₀~S_n) 에러가 있다면 해당 신호선을 검출할 수 있게 되는데, 만약, 32비트 버스 신호선을 사용하는 장치들이라면 각 인출선 핀에 한 번씩 상기 신호선 에러 확인 과정을 거치면 되므로 32번만 확인하면 가능하게 된다.

상기와 같이 신호선 에러 검출부(204)에 물리적인 특성으로 각 소자간에 통신의 영향을 주지 않는 풀업(혹은 풀 다운) 저항값을 세팅시키고, 신호선 에러 발생시 각 신호선을 측정하여 나온 수치가 처음 세트된 풀업(혹은 풀다운) 저항 수치와 비교하여 신호선들이 단락되었는지 확일할 수 있고, 각 인출선 핀을 각각 체크하여 에러가 발생된 신호선을 검출할 수 도 있다.

이상에서 설명한 바와 같이, 본 고안에 따른 회로보드 어셈블리의 신호선 에러 검출장치는 회로보드 어셈블리의 기능이 복잡해지고 고집적화됨에 따라 장치 상호간에 연결되는 많은 신호선에 대한 에러 유무의 확인 및 검출을 간단하게 해결할 수 있어, 통신의 신뢰성을 향상시킬 수 있다.

또한, 회로보드 어셈블리의 제작 후 시험에 있어, 시스템에 대한 테스트 기능을 보장할 수 있어, 시스템 측면에서의 운용 품질을 향상시킬 수 있다.

Claims (2)

1. 상호 통신하기 위한 장치 간을 연결해 주는 신호선 각각에 연결된 인출선과,

   상기 인출된 인출선 각각을 신호선 테스트 포인트용으로 집속하는 기판상의 비아 홀과,

   상기 신호선 에러시 파워 오프상태에서 상기 비아 홀에 집속된 각 인출선에 걸리는 전위로부터 검출된 저항 값을 이용하여 신호선에서의 에러 유무를 측정하기 위한 풀업 저항 어레이로 이루어진 신호선 에러 검출부를 포함하는 것을 특징을 하는 회로보드 어셈블리의 신호선 에러 검출장치.
2. 제 1항에 있어서, 상기 신호선 에러가 발생될 경우 각 신호선으로부터 인출된 인출선 핀을 각각 테스트한 후 검출된 값으로 에러가 발생된 신호선을 검출하는 것을 특징으로 하는 회로보드 어셈블리의 신호선 에러 검출장치.